JPH01317039A - 同期化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野） この発明は、時分割多動化装置などを用いた時分割交換
網において、各局に入力するデータ列を局内のクロック
に同期させ、かつフレーム位相も局内のフレーム位相に
変換する同期化方式に関するものである。

（従来の技術） 第３図は、従来の同期化方式を示すブロック図であり、
図において、１は入力データ列、２は入力側クロックで
あり、３は入力データ列１から位相を検出するフレーム
位相検出回路、４は入力データ列１をｍビットに遅延さ
せる遅延回路、５はフレーム位相検出回路３から出力さ
れる入力側フレームパルス６をｍビット遅延させる遅延
回路、７は入力データ列１と遅延回路４からの遅延入力
データ列９とをセレクタ制御回路１５から出力されるセ
レクタ制御信号１７によりセレクトするセレクタ、８は
同じくセレクタ制御信号１７により、入力側フレームパ
ルス６と遅延回路５からの遅延入力側フレームパルス１
０とをセレクトするセレクタである。

１１は書き込みが入力側クロック２とセレクタフ、８か
らの出力信号を用い、読み込みが出力側フレームパルス
１２、出力側クロック１３を用いて出力データ列１４を
発生させるイラスティック・ストアト・メモリ（Ｅ１ａ
ｓｔｌＣ５ｔｏｒｅｄ　Ｍｅｍｏｒｙ　；以下、Ｅ−３
という）である。

上記セレクタ制御回路１５は、ＥＳＩＩから計力される
出力側フレームパルス１２と入力側フレームパルス６の
位相が近接した場合に、ＥＳＩＩから出力される警報信
号１６により、セレクタ７．８を制御するための制御信
号１７を出力するものである。

次に動作について説明する。１フレームＮビツトの入力
データ列１からフレーム位相検出回路３において、入力
側フレームパルス６を生成する。この入力側フレームパ
ルス６はセレクタ８に入力されるとともに、遅延回路５
でｍビット遅延されて、遅延入力側フレームパルス１０
となってセレクタ８に入力され、セレクタ８から入力側
フレームパルス６がＥＳＩＩに出力される。

一方、データ列１はセレクタ７に入力されるとともに、
遅延回路４でｍビット遅延されて、遅延入力データ列９
となってセレクタ７に入力され、セレクタ７から人力デ
ータ列１がＥＳｌｌに出力される。

ＥＳＩＩでは、この入力側フレームパルス６を基準にし
て入力側クロック２でＥＳＩＩに入力される入力データ
列１を書き込む。

また、ＥＳＩＩで書き込まれた入力データ列１の読み出
しを行う場合には、出力側クロック１３を用い、出力側
フレームパルス１２を基準にして行なえば、出力側クロ
ック１３に同期したクロックで１フレームＮビツトの出
力データ列１４を得ることができる。

しかしながら、ＥＳＩＩは構造上、データの書き込みと
読出しを同時に行うと、データの読み出し、書き込みを
誤る可能性があるため、入力側クロック２と出力側クロ
ック１３との間の位相変動の影響を考慮して、そのよう
な状態になることを禁止しなければならない、または、
位相変動の影響がなくても、入力側フレームパルス６の
位相と出力側フレームパルス１２の位相は独立であるた
め、フレーム位相が一致しないようにする必要がある。

これに対処するために、ＥＳＩＩには、書き込み側基準
パルス（入力側クロック２）と読み出し側基準パルス（
出力側クロック１３）が接近すると、アラームとして警
報信号１６を出力する機能がある。

この警報信号１６を利用して、セレクタ制御回路１５か
ら制御信号１７を発生させ、この制御信号１フをセレク
タ７．８に送ることにより、セレクタ７から入力データ
列１を選択するとともに、セレクタ８から入力側フレー
ムパルス６を選択して、上述のようにこの入力側フレー
ムパルス６を基準にしてＥＳＩＩで入力側クロック２に
より入力データ列１を書き込む。

また、入力側フレームパルス６と出力側フレームパルス
１２の位相が接近すると、制御信号１７によりセレクタ
フから遅延入力データ列９を選択し、セレクタ８から遅
延入力側フレームパルス１０を選択して、ＥＳＩＩでは
ｍビット遅延された遅延入力側フレームパルス１０を基
準にして、ｍビット遅延された入力データ列９を入力側
クロック２により書き込むようにし、ている、かくして
、ＥＳＩＩの書き込みと読出しの位相が一致しないよう
にする。

ここで、この動作についてさらに詳述する。

いま、例えば、ＥＳＩＩの書き込みデータとして、入力
データ列１、書き込み基準パルスとして、入力側フレー
ムパルス６がセレクタ８で選択されているときに、入力
側クロック２と出力側クロック１３の位相変動により、
ＥＳＩＩの書き込みと読み出しの位相が接近し、警報信
号１６がＥＳＩＩから出力された場合、セレクタ制御回
路１５はセレクタ７．８を制御信号１７で制御して、書
き込みデータとして遅延入力データ列９、書き込み基準
パルスとして遅延入力側フレームパルス１０を選択する
ようにする。

その結果として、接近したＥＳＩＩの書き込みと読み出
しの位相を遅延量ｍビットスリップさせたこととなり、
遅延量ｍビットを入力側に対する出力側の位相変動より
大にとフでおけば、その後はＥＳＩＩの書き込みと読み
出しが同時に起こることはなく、フレーム同期のとれた
出力データ列１４を得ることができる。

逆にＥＳｌｌの書き込みデータとして遅延入力データ列
９、書き込み基準パルスとして遅延入力側フレームパル
ス１０が選択されている場合も、ＥＳＩＩの書き込みと
読み出しの位相が接近したときに、ＥＳＩＩから出力さ
れる警報信号１６によりセレクタ制御回路１５から制御
信号１フが出力され、それによって、セレクタ７．８が
切り替えられ、ＥＳＩＩの書き込みと読み出しの位相を
スリップさせる。

以上のように、ＥＳＩＩへの書き込み位相を遅延回路４
．５、セレクタフ、８、セレクタ制御回路１５を用いて
制御するため、ＥＳＩＩの書き込みと読み出しの位相が
一致することがなく、出力データ列１４としてはフレー
ム同期のとれたデータ列を得ることができる。

（発明が解決しようとする課題） 従来の同期化方式は以上のように構成されているので、
遅延回路４．５、セレクタフ、８、セレクタ制御回路１
５が必要であり、ハードウェアが大がかりとなるという
問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、ハードウェア量を少なくすることができる同
期化方式を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る同期化方式は、出力パルスの位相をずら
す出力側クロック位相変換手段と、この出力側クロック
位相変換手段から出力される位相のずれた出力側クロッ
クを用いて１フレームＮビツトの入力データ例を出力側
クロック系に変換する位相変動吸収装置と、この位相変
動吸収装置の出力から入力側フレームパルスを生成する
フレーム位相検出回路、このフレーム位相検出回路の出
力を基準に位相のずれた出力側クロックにより位相変動
吸収装置の出力を書き込み、出力側クロックとそれに同
期した出力側フレームパルスとにより書き込んだデータ
を読み出して出力データ列を得る記憶手段とを設けたも
のである。

（作用） この発明における出力側クロック位相変換手段により、
出力側クロックを位相のずれた出力側クロックに変換し
、この位相のずれた出力側クロックにより位相変動吸収
装置に入力した人力データ列を出力側クロック系に変換
するとともに、入力側クロックと出力側クロックの位相
の変動を位相変動吸収装置で吸収し、フレーム位相検出
回路に位相変動吸収装置の出力を入力して入力側フレー
ムパルスを生成し、この入力側フレームパルスを基準に
して記憶手段で位相のずれた出力側クロックにより位相
変動吸収装置の出力を記憶し、読み出し時に出力側クロ
ックとそれに同期した出力側フレームパルスとにより読
み出しを行って、フレーム位相同期のとれた出力データ
列を得る。

（実施例） 以下、この発明の一実施例を図について説明する。第１
図において、１は入力データ列、２は入力側クロック、
２２は入力データ列１゜入力側クロック２を入力して、
入力データ列１を出力側クロック反転用インバータ出力
に変換するＦ　Ｉ　Ｆ　Ｏ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒ
ｓｔ　Ｏｕｔ　Ｍｅｍｏｒｙ；先入れ先出しメモリ）な
どの位相変動吸収装置、２３はこの位相変動吸収装置２
２の出力、３は位相変動吸収装置２２の出力２３を入力
して、入力側フレームパルス６を生成するフレーム位相
検出回路、１１はこの入力側フレームパルス６を書き込
み基準パルスとして出力側クロック反転用インバータ１
８で反転された出力側反転クロック１９により、位相変
動吸収装置２２の出力２３を書き込みデータとして書き
込み、かつ読み出しは出力側フレームパルス１２を基準
パルスとして出力側クロック１３により読み出す記憶手
段としてのＥＳである。なお、上記出力側クロック反転
用インバータ１８は出力側クロック位相変換手段として
用いられており、出力側クロック１３を反転して上記出
力側反転クロック１９を出力するものである。１４はＥ
ＳＩＩから出力される出力データ列である。

次に動作について説明する。１フレームＮビツトより構
成される入力データ列１はＦＩＦＯなとの位相変動吸収
装置２２に入力される０位相変動吸収装置２２の出力側
クロックは出力側クロック１３を出力側クロック反転用
インバータ１８で反転した出力側反転クロック１９を用
いることにより、入力データ列１は出力側クロック系に
変換される。

出力側クロック系に変換された入力データ列（位相変動
吸収装置２２の出力２３）はフレーム位相検出回路３に
入力され、このフレーム位相検出回路３で入力側フレー
ムパルス６を生成し、これをＥＳＩＩの書き込み基準パ
ルスとしてＥＳＩＩに人力される。

これにより、位相変動吸収装置２２の出力２３をＥＳＩ
Ｉの書き込みデータとして出力側反転クロック１９を用
いてＥＳＩＩへ書き込む。

ＥＳＩＩの読み出しを出力側クロック１３゜出力側フレ
ームパルス１２を用いて行えば、フレーム同期のとれた
出力データ列１４を得ることができる。このとき、ＥＳ
ＩＩの書き込み位相と、読み出し位相は書き込み側クロ
ックを読み出し側クロックの反転したものを利用してい
るので、一致することがなく、書き込み位相と読み出し
位相の接近を監視する必要はない。

また、入力側クロック２と出力側クロック１３との間に
ジッタなどの影響による位相変動がある場合、ＦＩＦＯ
なとの位相変動吸収装置２２で吸収できる。

なお、上記実施例では、位相変動吸収装置２２の出力側
クロック、ＥＳＩＩの書き込みクロックとして、出力側
クロック位相変換手段としての出力側クロック反転用イ
ンバータ１８を用いて、出力側反転クロック１９を生成
して、ＥＳＩＩの書き込みを行なったが、第２図に示す
ように、出力側クロック反転用インバータ１８の代わり
に、出力側クロック位相変換手段として、クロック位相
変換回路２０を用いても良い。

この第２図において、２０は出力側クロック位相変換回
路、２１はクロック位相変換回路出力である。この出力
側クロック位相変換回路２０でＥＳＩＩの書き込み、読
出し位相が同時に起こる時間以上に出力側クロック位相
をずらしておけば、第１図の出力側クロック反転用イン
バータ１８を用いた場合と同様の効果を得ることができ
る。

〔発明の効果〕

以上のように、この発明によれば、位相変動吸収装置を
用いて入力側と出力側の位相変動を吸収し、出力側の反
転クロックでＥＳの書き込みを行ない、ＥＳの読出しを
出力側クロックで行なうように構成したので、ＥＳの書
き込み読出し位相接近の警報ビットを監視する必要がな
くなり、ハードウェア量が減るという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による同期化方式を示すブ
ロック図、第２図はこの発明の他の実施例による同期化
方式を示すブロック図、第３図は従来の同期化方式を示
すブロック図である。 ３はフレーム位相検出回路、１１はＥＳ（記憶手段）、
！８は出力側クロック反転用インバータ、】９は出力側
反転クロック、２０は出力側クロック位相変換回路、１
８．２０は出力側クロック位相変換手段、２２は位相変
動吸収装置。 図中、同一符号は同一、又は相当部分を示す。 （外２名） 第　１　図 第２図

Claims (1)

【特許請求の範囲】
1. １フレームがＮ（Ｎは整数）ビットより構成される入力
   データ列を入力側クロックに対して位相変動をもつ出力
   側クロックに同期した入力データ列に変換する同期化方
   式において、上記出力側クロックの位相をずらす出力側
   クロック位相変換手段と、上記入力データ列を上記出力
   側クロック位相変換手段で位相をずらした上記出力側ク
   ロックを用いて出力側クロック系に変換して入力側クロ
   ックと出力側クロックとの位相変動を吸収する位相変動
   吸収装置と、この位相変動吸収装置の出力を入力して入
   力側フレームパルスを生成するフレーム位相検出回路と
   、この入力側フレームパルスを書き込みの基準として上
   記出力側クロック位相変換手段により位相のずれた上記
   出力側クロックで上記位相変動吸収装置の出力を書き込
   み、かつ読み出し時に上記出力側クロックとこれと同期
   した出力側フレームパルスを用いて出力データ列を得る
   記憶手段とを備えたことを特徴とする同期化方式。