JPH05143802A - メモリーカード - Google Patents
メモリーカードInfo
- Publication number
- JPH05143802A JPH05143802A JP3300445A JP30044591A JPH05143802A JP H05143802 A JPH05143802 A JP H05143802A JP 3300445 A JP3300445 A JP 3300445A JP 30044591 A JP30044591 A JP 30044591A JP H05143802 A JPH05143802 A JP H05143802A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- external
- voltage
- detection
- external system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Abstract
(57)【要約】
【構成】メモリーカード外部から供給される電圧を検出
する複数の素子により、メモリーカードがメモリーカー
ド外部システムに対しアクセス可能になったことを、メ
モリーカード外部に出力する。メモリーカード外部から
供給される電圧を検出するために、外部から供給される
電圧を検出する第一の素子７と、前記素子より高い検出
電圧を有する。外部から供給される電圧を検出する第二
の素子９を有する。 【効果】メモリーカード外部システムからメモリーカー
ドへの誤アクセスを防止し、メモリーカードのデータを
保持することができる。
する複数の素子により、メモリーカードがメモリーカー
ド外部システムに対しアクセス可能になったことを、メ
モリーカード外部に出力する。メモリーカード外部から
供給される電圧を検出するために、外部から供給される
電圧を検出する第一の素子７と、前記素子より高い検出
電圧を有する。外部から供給される電圧を検出する第二
の素子９を有する。 【効果】メモリーカード外部システムからメモリーカー
ドへの誤アクセスを防止し、メモリーカードのデータを
保持することができる。
Description
【０００１】
【産業上の利用分野】本発明は、メモリーカードにおけ
る外部電源印可時および遮断時のアクセス方法に関す
る。
る外部電源印可時および遮断時のアクセス方法に関す
る。
【０００２】
【従来の技術】従来の少なくともＲＡＭとＲＡＭを制御
する素子から構成されるメモリーカードのブロック図
は、図２である。
する素子から構成されるメモリーカードのブロック図
は、図２である。
【０００３】図２において21は、メモリーカード検出信
号である。メモリーカード外部システムは、メモリーカ
ード検出信号21の状態を調べることにより、メモリーカ
ードがメモリーカード外部システムに接続されているか
否か、判断することができる。従来例では、メモリーカ
ード検出信号21は、メモリーカード内部において、外部
電源22に接続されていた。
号である。メモリーカード外部システムは、メモリーカ
ード検出信号21の状態を調べることにより、メモリーカ
ードがメモリーカード外部システムに接続されているか
否か、判断することができる。従来例では、メモリーカ
ード検出信号21は、メモリーカード内部において、外部
電源22に接続されていた。
【０００４】メモリーカード外部から電源が印可される
と、メモリーカード検出信号21は、高電位となり、メモ
リーカードが外部システムに接続されていることが判
る。
と、メモリーカード検出信号21は、高電位となり、メモ
リーカードが外部システムに接続されていることが判
る。
【０００５】
【発明が解決しようとする課題】上記従来技術では、図
２に示すように、メモリーカード検出信号は21は、メモ
リーカード内部において、外部電源端子22に接続されて
いる。
２に示すように、メモリーカード検出信号は21は、メモ
リーカード内部において、外部電源端子22に接続されて
いる。
【０００６】このため、外部システムから電源が印可さ
れると同時に、メモリーカード検出信号21は高電位とな
り、メモリーカードがメモリーカード外部システムとア
クセス可能状態になっているか否かは、メモリーカード
検出信号21とは無関係である。このため、メモリーカー
ドが外部システムとアクセス不可能状態にあるにも係わ
らず、メモリーカード検出信号21が高電位となり、メモ
リーカード外部システムがメモリーカードをアクセスし
てしまい、メモリーカードを誤動作させるという問題が
あった。
れると同時に、メモリーカード検出信号21は高電位とな
り、メモリーカードがメモリーカード外部システムとア
クセス可能状態になっているか否かは、メモリーカード
検出信号21とは無関係である。このため、メモリーカー
ドが外部システムとアクセス不可能状態にあるにも係わ
らず、メモリーカード検出信号21が高電位となり、メモ
リーカード外部システムがメモリーカードをアクセスし
てしまい、メモリーカードを誤動作させるという問題が
あった。
【０００７】本発明は、上記の課題を解決すべくなされ
るもので、その目的とするところは、外部から供給され
る電圧を検出する第１の素子により、メモリーカードの
メモリーカード外部システムに対するアクセス可能状態
及びアクセス不可能状態の切換を行い、前記第１の素子
より高い検出電圧を有する外部から供給される電圧を検
出する第２の素子により、メモリーカードがメモリーカ
ード外部システムに対しアクセス可能になったことをメ
モリーカード外部に出力することにより、メモリーカー
ド外部システムからメモリーカードへの誤アクセスを防
止し、メモリーカードのデータを保持することを目的と
したものである。
るもので、その目的とするところは、外部から供給され
る電圧を検出する第１の素子により、メモリーカードの
メモリーカード外部システムに対するアクセス可能状態
及びアクセス不可能状態の切換を行い、前記第１の素子
より高い検出電圧を有する外部から供給される電圧を検
出する第２の素子により、メモリーカードがメモリーカ
ード外部システムに対しアクセス可能になったことをメ
モリーカード外部に出力することにより、メモリーカー
ド外部システムからメモリーカードへの誤アクセスを防
止し、メモリーカードのデータを保持することを目的と
したものである。
【０００８】
【課題を解決するための手段】本発明に係るメモリーカ
ードは、外部から供給される電圧を検出する第１の素子
によりメモリーカードのメモリーカード外部システムに
対するアクセス可能状態およびアクセス不可能状態の切
換を行い、前記第一の素子より高い検出電圧を有する外
部から供給されている電圧を検出する第２の素子によ
り、メモリーカードがメモリーカード外部システムに対
しアクセス可能となったことをメモリーカード外部に出
力することにより、メモリーカード外部システムからメ
モリーカードへの誤アクセスを防止し、メモリーカード
のデータを保持することを提供するものである。
ードは、外部から供給される電圧を検出する第１の素子
によりメモリーカードのメモリーカード外部システムに
対するアクセス可能状態およびアクセス不可能状態の切
換を行い、前記第一の素子より高い検出電圧を有する外
部から供給されている電圧を検出する第２の素子によ
り、メモリーカードがメモリーカード外部システムに対
しアクセス可能となったことをメモリーカード外部に出
力することにより、メモリーカード外部システムからメ
モリーカードへの誤アクセスを防止し、メモリーカード
のデータを保持することを提供するものである。
【０００９】
【実施例】図１は、本発明の実施例を示すブロック図で
ある。
ある。
【００１０】図１において、メモリーカード外部から供
給されている電源２（以下、外部電源２と略す）は，Ｒ
ＡＭを制御する素子４，ＲＡＭ５を駆動する電源であ
る。
給されている電源２（以下、外部電源２と略す）は，Ｒ
ＡＭを制御する素子４，ＲＡＭ５を駆動する電源であ
る。
【００１１】外部電源２は、外部から供給されている電
圧を検出する第１の素子７（以下、外部電圧検出第１素
子７と略す）に入力している。外部電圧検出第１素子７
の検出結果は、外部電圧検出信号８としてＲＡＭを制御
する素子５に入力している。
圧を検出する第１の素子７（以下、外部電圧検出第１素
子７と略す）に入力している。外部電圧検出第１素子７
の検出結果は、外部電圧検出信号８としてＲＡＭを制御
する素子５に入力している。
【００１２】外部電圧検出信号８は、外部電源２が外部
電圧検出第一素子の検出電圧以上なら有効信号を出力す
る。この時、ＲＡＭを制御する素子５は、ＲＡＭ６をア
クセス可能状態にする。
電圧検出第一素子の検出電圧以上なら有効信号を出力す
る。この時、ＲＡＭを制御する素子５は、ＲＡＭ６をア
クセス可能状態にする。
【００１３】また、外部電圧検出信号８は、外部電源２
が外部電源検出第１素子の検出電圧以下なら無効信号を
出力する。この時，ＲＡＭを制御する素子５はＲＡＭ６
をアクセス不可能状態とする。
が外部電源検出第１素子の検出電圧以下なら無効信号を
出力する。この時，ＲＡＭを制御する素子５はＲＡＭ６
をアクセス不可能状態とする。
【００１４】外部電源２は、さらに、前記外部電圧検出
第１素子より高い検出電圧を有する、外部から供給され
る電圧を検出する第２の素子（以下、外部電圧検出第２
素子と略す）に入力している。
第１素子より高い検出電圧を有する、外部から供給され
る電圧を検出する第２の素子（以下、外部電圧検出第２
素子と略す）に入力している。
【００１５】外部電圧検出第２素子の検出結果は、メモ
リーカード検出信号１として、メモリーカード外部へ出
力している。
リーカード検出信号１として、メモリーカード外部へ出
力している。
【００１６】メモリーカード検出信号１は、外部電源２
が外部電圧検出第２素子の検出電圧以上の時、有効信号
を出力し、検出電圧以下では無効信号を出力する。
が外部電圧検出第２素子の検出電圧以上の時、有効信号
を出力し、検出電圧以下では無効信号を出力する。
【００１７】ここで、外部電圧検出第２素子９の検出電
圧は、外部電圧検出第１素子７の検出電圧よりも高い。
圧は、外部電圧検出第１素子７の検出電圧よりも高い。
【００１８】このため、外部電源２が印可されると、ま
ず外部電圧検出第１素子７が動作し、外部電圧検出信号
８が有効信号となる。これにより、ＲＡＭ６は、メモリ
ーカード外部システムに対してアクセス可能状態とな
る。
ず外部電圧検出第１素子７が動作し、外部電圧検出信号
８が有効信号となる。これにより、ＲＡＭ６は、メモリ
ーカード外部システムに対してアクセス可能状態とな
る。
【００１９】そして、さらに外部電源２の電圧が上昇
し、外部電圧検出第２素子９が動作し、メモリーカード
検出信号１が有効信号となる。
し、外部電圧検出第２素子９が動作し、メモリーカード
検出信号１が有効信号となる。
【００２０】メモリーカード検出信号１が有効信号を出
力するときに、ＲＡＭ６はすでにメモリーカード外部シ
ステムに対してアクセス可能状態となっている。
力するときに、ＲＡＭ６はすでにメモリーカード外部シ
ステムに対してアクセス可能状態となっている。
【００２１】従って、メモリーカード外部システムは、
メモリーカード検出信号１の状態を調べることで、メモ
リーカードがアクセス可能状態であるか否かを認識でき
る。これにより、メモリーカード外部システムからメモ
リーカードへの誤アクセスを防止し、メモリーカードの
データを保持することができる。
メモリーカード検出信号１の状態を調べることで、メモ
リーカードがアクセス可能状態であるか否かを認識でき
る。これにより、メモリーカード外部システムからメモ
リーカードへの誤アクセスを防止し、メモリーカードの
データを保持することができる。
【００２２】
【発明の効果】以上の説明から明らかなように、本発明
は、少なくともＲＡＭとＲＡＭを制御する素子から構成
されるメモリーカードにおいて、外部から供給される電
圧を検出する第１の素子によりメモリーカードのメモリ
ーカード外部システムに対するアクセス可能状態及びア
クセス不可能状態の切換を行い、前記第１の素子より高
い検出電圧を有する外部から供給される電圧を検出する
第２の素子により、メモリーカードがメモリーカード外
部システムに対しアクセス可能になったことをメモリー
カード外部に出力することにより、メモリーカード外部
システムからメモリーカードへの誤アクセスを防止し、
メモリーカードのデータを保持することができるという
効果がある。
は、少なくともＲＡＭとＲＡＭを制御する素子から構成
されるメモリーカードにおいて、外部から供給される電
圧を検出する第１の素子によりメモリーカードのメモリ
ーカード外部システムに対するアクセス可能状態及びア
クセス不可能状態の切換を行い、前記第１の素子より高
い検出電圧を有する外部から供給される電圧を検出する
第２の素子により、メモリーカードがメモリーカード外
部システムに対しアクセス可能になったことをメモリー
カード外部に出力することにより、メモリーカード外部
システムからメモリーカードへの誤アクセスを防止し、
メモリーカードのデータを保持することができるという
効果がある。
【図１】本発明の実施例を示すメモリーカードのブロッ
ク図である。
ク図である。
【図２】従来のメモリーカードのブロック図である。
１ メモリーカード検出信号 ２ メモリーカード外部から供給される電源 ３ ＧＮＤ ４ メモリーカードの端子列 ５ ＲＡＭを制御する素子 ６ ＲＡＭ ７ 外部から供給される電圧を検出する第一の素子 ８ 外部電圧検出信号 ９ 外部から供給される電圧を検出する第２の素子 21 メモリーカード検出信号 22 メモリーカード外部から供給される電源 23 ＧＮＤ 24 メモリーカードの端子列 25 ＲＡＭを制御する素子 26 ＲＡＭ
Claims (1)
- 【請求項１】 少なくともＲＡＭと、ＲＡＭを制御する
素子から構成されるメモリーカードにおいて、外部から
供給される電圧を検出する第一の素子により、メモリー
カードのメモリーカード外部システムに対するアクセス
可能状態及びアクセス不可能状態の切換を行い、前記第
一の素子より高い検出電圧を有する外部から供給される
電圧を検出する第２の素子により、メモリーカードがメ
モリーカード外部システムに対しアクセス可能になった
ことをメモリーカード外部に出力することを特徴とする
メモリーカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300445A JPH05143802A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300445A JPH05143802A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143802A true JPH05143802A (ja) | 1993-06-11 |
Family
ID=17884890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300445A Pending JPH05143802A (ja) | 1991-11-15 | 1991-11-15 | メモリーカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143802A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1326250A2 (en) * | 2001-12-27 | 2003-07-09 | Kabushiki Kaisha Toshiba | Voltage detection circuit control device, memory control device wth the same, and memory card with the same |
-
1991
- 1991-11-15 JP JP3300445A patent/JPH05143802A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1326250A2 (en) * | 2001-12-27 | 2003-07-09 | Kabushiki Kaisha Toshiba | Voltage detection circuit control device, memory control device wth the same, and memory card with the same |
| EP1326250A3 (en) * | 2001-12-27 | 2004-01-21 | Kabushiki Kaisha Toshiba | Voltage detection circuit control device, memory control device wth the same, and memory card with the same |
| US7196944B2 (en) | 2001-12-27 | 2007-03-27 | Kabushiki Kaisha Toshiba | Voltage detection circuit control device, memory control device with the same, and memory card with the same |
| US7203104B2 (en) | 2001-12-27 | 2007-04-10 | Kabushiki Kaisha Toshiba | Voltage detection circuit control device, memory control device with the same, and memory card with the same |
| CN100409369C (zh) * | 2001-12-27 | 2008-08-06 | 株式会社东芝 | 电压检测电路控制设备及其存储器控制设备和存储卡 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
| KR960042760A (ko) | 반도체 메모리 소자 | |
| KR970029804A (ko) | 디램 | |
| US20040263142A1 (en) | Internal voltage generator for semiconductor device | |
| JP2002132210A (ja) | プラズマディスプレイ駆動方法及びプラズマディスプレイ | |
| JPH05143802A (ja) | メモリーカード | |
| JP4111553B2 (ja) | 出力信号ドライバ及びその駆動方法 | |
| JPH05143788A (ja) | メモリーカード | |
| KR970049539A (ko) | 버스 드라이버 고장 검출 시스템 | |
| JPH04258885A (ja) | 半導体記憶装置 | |
| US6633469B2 (en) | Power semiconductor circuit | |
| JP2000137644A (ja) | メモリ制御回路 | |
| KR100280390B1 (ko) | 메모리의 내부전압감지회로 | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| KR100344803B1 (ko) | 티브이 시스템에서 주변 집적회로부의 리세트 방법 | |
| JP2864438B2 (ja) | スイッチ入力検出方法 | |
| JPH03104315A (ja) | Ｃｍｏｓ半導体装置の入力端子電位固定回路 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| KR100505574B1 (ko) | 내부 선택 사양의 확인이 가능한 반도체 장치 | |
| KR950001258Y1 (ko) | 병렬 인터페이스 전원감지회로 | |
| US5576998A (en) | Semiconductor memory device | |
| JPH047868A (ja) | 半導体装置 | |
| JPH05143806A (ja) | メモリーカード | |
| JPH05335926A (ja) | 短絡保護付き出力回路 | |
| JPS63177397A (ja) | 半導体集積回路装置 |