JPH0513543A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0513543A JPH0513543A JP16670391A JP16670391A JPH0513543A JP H0513543 A JPH0513543 A JP H0513543A JP 16670391 A JP16670391 A JP 16670391A JP 16670391 A JP16670391 A JP 16670391A JP H0513543 A JPH0513543 A JP H0513543A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- voltage
- mosfet
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【構成】 半導体チップ上に、温度検出手段を設けると
ともに、電源パッドから内部回路に電源電圧を供給する
電源供給系に電源電圧の供給／遮断を制御可能な電源電
圧供給制御手段を設け、温度検出手段がチップの異常な
温度上昇を検出した場合に電源電圧の供給を停止させる
ようにした。 【効果】 絶縁膜に開いたピンホールによる電源ライン
の短絡や回路を構成する素子の接合破壊等の故障あるい
はラッチアップの発生により電源ラインに大電流が流れ
ると、温度検出手段がチップの温度上昇を検知して電源
電圧供給制御手段を制御し電流を遮断するため、ラッチ
アップによる回路の破壊やパッケージの発火を防止する
ことができる。
ともに、電源パッドから内部回路に電源電圧を供給する
電源供給系に電源電圧の供給／遮断を制御可能な電源電
圧供給制御手段を設け、温度検出手段がチップの異常な
温度上昇を検出した場合に電源電圧の供給を停止させる
ようにした。 【効果】 絶縁膜に開いたピンホールによる電源ライン
の短絡や回路を構成する素子の接合破壊等の故障あるい
はラッチアップの発生により電源ラインに大電流が流れ
ると、温度検出手段がチップの温度上昇を検知して電源
電圧供給制御手段を制御し電流を遮断するため、ラッチ
アップによる回路の破壊やパッケージの発火を防止する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路技術さ
らには電源ラインの短絡等の故障により大電流が流れた
場合のパッケージの発火防止に適用して特に有効な技術
に関し、例えば内部降圧回路を有するダイナミック型Ｒ
ＡＭに利用して有効な技術に関する。
らには電源ラインの短絡等の故障により大電流が流れた
場合のパッケージの発火防止に適用して特に有効な技術
に関し、例えば内部降圧回路を有するダイナミック型Ｒ
ＡＭに利用して有効な技術に関する。
【０００２】
【従来の技術】従来、半導体集積回路においては、回路
を駆動する電源電圧は外部端子（電源ピン）から与えら
れ、半導体チップ上に張り巡らせられた電源ラインを介
して各回路部分に供給されるように構成されており、一
般に半導体集積回路への電源電圧の供給／遮断は外部に
設けられた電源スイッチにより行なわれいる。ただし、
スタンバイ時等においてパワーダウンを図るため、半導
体集積回路内の一部の回路に対する電源電圧の供給／遮
断を行なえるようにスイッチを設けたものも提案されて
いるが、半導体集積回路全体の電源電圧の供給／遮断を
行なえるような電源スイッチがチップ内に設けられてい
るものはなかった。
を駆動する電源電圧は外部端子（電源ピン）から与えら
れ、半導体チップ上に張り巡らせられた電源ラインを介
して各回路部分に供給されるように構成されており、一
般に半導体集積回路への電源電圧の供給／遮断は外部に
設けられた電源スイッチにより行なわれいる。ただし、
スタンバイ時等においてパワーダウンを図るため、半導
体集積回路内の一部の回路に対する電源電圧の供給／遮
断を行なえるようにスイッチを設けたものも提案されて
いるが、半導体集積回路全体の電源電圧の供給／遮断を
行なえるような電源スイッチがチップ内に設けられてい
るものはなかった。
【０００３】
【発明が解決しようとする課題】半導体集積回路は、ラ
ッチアップの発生あるいは絶縁膜に開いたピンホールに
よる電源ラインの短絡や回路を構成する素子の接合破壊
等の故障により電源ラインに大電流が流れることがあ
る。しかるに、従来の半導体集積回路は、チップ内に電
源スイッチや大電流もしくは温度の検出手段を備えてい
ないため、大電流が流れても電源を遮断することができ
ず、ラッチアップ電流が流れ続けることによって回路が
破壊されるに至ったり、チップの温度が上昇することが
あった。その場合、大電流が流れることで電源ラインが
速やかに焼き切れてしまえば、損害はそのチップのみで
あるためそれほど被害は大きくないが、電源ラインが焼
き切れないで電流が流れつづけると、パッケージが発火
して同一ボード上の隣接するＩＣやＬＳＩまで損傷され
てしまうことがあるという問題点があった。
ッチアップの発生あるいは絶縁膜に開いたピンホールに
よる電源ラインの短絡や回路を構成する素子の接合破壊
等の故障により電源ラインに大電流が流れることがあ
る。しかるに、従来の半導体集積回路は、チップ内に電
源スイッチや大電流もしくは温度の検出手段を備えてい
ないため、大電流が流れても電源を遮断することができ
ず、ラッチアップ電流が流れ続けることによって回路が
破壊されるに至ったり、チップの温度が上昇することが
あった。その場合、大電流が流れることで電源ラインが
速やかに焼き切れてしまえば、損害はそのチップのみで
あるためそれほど被害は大きくないが、電源ラインが焼
き切れないで電流が流れつづけると、パッケージが発火
して同一ボード上の隣接するＩＣやＬＳＩまで損傷され
てしまうことがあるという問題点があった。
【０００４】本発明の目的は、半導体集積回路におい
て、ラッチアップの発生あるいは電源ラインの短絡等の
故障により大電流が流れた場合の回路の破壊やパッケー
ジの発火を防止することにある。この発明の前記ならび
にそのほかの目的と新規な特徴については、本明細書の
記述および添附図面から明らかになるであろう。
て、ラッチアップの発生あるいは電源ラインの短絡等の
故障により大電流が流れた場合の回路の破壊やパッケー
ジの発火を防止することにある。この発明の前記ならび
にそのほかの目的と新規な特徴については、本明細書の
記述および添附図面から明らかになるであろう。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、半導体チップ上に、例えば電流
検出手段もしくは温度検出手段を設けるとともに、電源
パッドから内部回路に電源電圧を供給する電源供給系に
電源電圧の供給／遮断を制御可能な電源電圧供給制御手
段を設け、電流検出手段が大電流を検出しまたは温度検
出手段がチップの異常な温度上昇を検出した場合に電源
電圧の供給を停止させるようにしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、半導体チップ上に、例えば電流
検出手段もしくは温度検出手段を設けるとともに、電源
パッドから内部回路に電源電圧を供給する電源供給系に
電源電圧の供給／遮断を制御可能な電源電圧供給制御手
段を設け、電流検出手段が大電流を検出しまたは温度検
出手段がチップの異常な温度上昇を検出した場合に電源
電圧の供給を停止させるようにしたものである。
【０００６】ところで、半導体集積回路はますます微細
加工による高密度化が進んでおり、例えばダイナミック
型ＲＡＭでは大容量化に伴って内部回路を従来に比べて
低い３．３Ｖのような電源電圧で駆動するようにしたも
のが提案されている。この場合、システムを構成する他
のＬＳＩとのインタフェースはＴＴＬレベルであるた
め、入出力部にはまだ５Ｖの電源電圧が必要とされる。
そこで、ＬＳＩ内部に外部電源電圧を降圧して内部電源
電圧を発生する降圧回路を設けるようにしたダイナミッ
ク型ＲＡＭも提案されている。
加工による高密度化が進んでおり、例えばダイナミック
型ＲＡＭでは大容量化に伴って内部回路を従来に比べて
低い３．３Ｖのような電源電圧で駆動するようにしたも
のが提案されている。この場合、システムを構成する他
のＬＳＩとのインタフェースはＴＴＬレベルであるた
め、入出力部にはまだ５Ｖの電源電圧が必要とされる。
そこで、ＬＳＩ内部に外部電源電圧を降圧して内部電源
電圧を発生する降圧回路を設けるようにしたダイナミッ
ク型ＲＡＭも提案されている。
【０００７】そこで、半導体集積回路が内部降圧回路を
有する場合には、電源パッドから内部回路に電源電圧を
供給する電源供給経路の途中に設けられた電圧降下用の
ＭＯＳＦＥＴと、基準となる電圧を発生する基準電圧発
生回路と、差動増幅回路とによりその内部降圧回路を構
成し、上記ＭＯＳＦＥＴのゲート電圧を発生される内部
電圧が基準電圧と等しくなるようにフィードバック制御
するとともに、上記電流検出手段が大電流を検出しまた
は温度検出手段がチップの異常な温度上昇を検出した場
合に上記ＭＯＳＦＥＴをオフさせて電源電圧の供給を停
止させるようにする。
有する場合には、電源パッドから内部回路に電源電圧を
供給する電源供給経路の途中に設けられた電圧降下用の
ＭＯＳＦＥＴと、基準となる電圧を発生する基準電圧発
生回路と、差動増幅回路とによりその内部降圧回路を構
成し、上記ＭＯＳＦＥＴのゲート電圧を発生される内部
電圧が基準電圧と等しくなるようにフィードバック制御
するとともに、上記電流検出手段が大電流を検出しまた
は温度検出手段がチップの異常な温度上昇を検出した場
合に上記ＭＯＳＦＥＴをオフさせて電源電圧の供給を停
止させるようにする。
【０００８】
【作用】上記した手段によれば、絶縁膜に開いたピンホ
ールによる電源ラインの短絡や回路を構成する素子の接
合破壊等の故障あるいはラッチアップの発生により電源
ラインに大電流が流れると、温度検出手段がチップの温
度上昇を検知して電源電圧供給制御手段を制御し電流を
遮断するため、ラッチアップによる回路の破壊やパッケ
ージの発火を防止するという上記目的を達成することが
できる。また、半導体集積回路が内部降圧回路を有する
場合においては、電源ラインに大電流が流れたときに電
圧降下用のＭＯＳＦＥＴを利用してこれをオフさせるこ
とで電源電圧の供給を停止させることで、電源遮断回路
を付加することに伴うチップサイズの増大を最小限に抑
えることができる。
ールによる電源ラインの短絡や回路を構成する素子の接
合破壊等の故障あるいはラッチアップの発生により電源
ラインに大電流が流れると、温度検出手段がチップの温
度上昇を検知して電源電圧供給制御手段を制御し電流を
遮断するため、ラッチアップによる回路の破壊やパッケ
ージの発火を防止するという上記目的を達成することが
できる。また、半導体集積回路が内部降圧回路を有する
場合においては、電源ラインに大電流が流れたときに電
圧降下用のＭＯＳＦＥＴを利用してこれをオフさせるこ
とで電源電圧の供給を停止させることで、電源遮断回路
を付加することに伴うチップサイズの増大を最小限に抑
えることができる。
【０００９】
【実施例】図１には、本出願人が開発したダイナミック
型ＲＡＭにおける電源降圧回路の一例が示されている。
図１において、１は外部から供給された電源電圧Ｖccが
印加される電源パッド、２は図示しない内部回路に電源
電圧を供給する電源ライン、３は上記電源パッド１と電
源ライン２との間に挿入された電圧降下用のＰチャネル
ＭＯＳＦＥＴ、４は所望の内部電源電圧と同一レベルの
基準電圧Ｖrefを発生する基準電圧発生回路、５は上記
ＭＯＳＦＥＴ３のゲート制御電圧を発生するための差動
増幅回路である。この電源降圧回路は、上記差動増幅回
路５の非反転入力端子に上記基準電圧発生回路４により
発生された基準電圧Ｖrefが、また差動増幅回路５の反
転入力端子に上記電源ライン２により内部回路に供給さ
れる内部電源電圧Ｖcciがそれぞれ印加されることによ
って、差動増幅回路５の出力端子から上記ＭＯＳＦＥＴ
３のゲート端子に対して、ＭＯＳＦＥＴ３のドレイン電
圧が基準電圧Ｖrefに一致するようにフィードバックが
かかり、電源パッド２に印加された電源電圧Ｖccが降圧
されて内部電源電圧Ｖcciが発生される。
型ＲＡＭにおける電源降圧回路の一例が示されている。
図１において、１は外部から供給された電源電圧Ｖccが
印加される電源パッド、２は図示しない内部回路に電源
電圧を供給する電源ライン、３は上記電源パッド１と電
源ライン２との間に挿入された電圧降下用のＰチャネル
ＭＯＳＦＥＴ、４は所望の内部電源電圧と同一レベルの
基準電圧Ｖrefを発生する基準電圧発生回路、５は上記
ＭＯＳＦＥＴ３のゲート制御電圧を発生するための差動
増幅回路である。この電源降圧回路は、上記差動増幅回
路５の非反転入力端子に上記基準電圧発生回路４により
発生された基準電圧Ｖrefが、また差動増幅回路５の反
転入力端子に上記電源ライン２により内部回路に供給さ
れる内部電源電圧Ｖcciがそれぞれ印加されることによ
って、差動増幅回路５の出力端子から上記ＭＯＳＦＥＴ
３のゲート端子に対して、ＭＯＳＦＥＴ３のドレイン電
圧が基準電圧Ｖrefに一致するようにフィードバックが
かかり、電源パッド２に印加された電源電圧Ｖccが降圧
されて内部電源電圧Ｖcciが発生される。
【００１０】図２には、本発明を上記電源降圧回路を備
えた半導体集積回路に適用した場合の一実施例が示され
ている。この実施例では、上記電源パッド１と電圧降下
用ＭＯＳＦＥＴ３のゲート端子との間に第２のＰチャネ
ルＭＯＳＦＥＴ６が接続され、このＭＯＳＦＥＴ６のゲ
ート端子には、同一半導体チップ上に形成された温度検
出回路７からの制御電圧が印加されている。この温度検
出回路７は、半導体チップの温度が予め設定されたある
温度Ｔｃ以上になるとロウレベルの電圧を出力する。こ
れによって、ＭＯＳＦＥＴ６はオンされ、上記電圧降下
用ＭＯＳＦＥＴ３のゲート電圧を電源電圧Ｖccに引き上
げる。すると、ＭＯＳＦＥＴ３がオフされるため、内部
回路に供給されるべき内部電源電圧Ｖcciが遮断され
る。
えた半導体集積回路に適用した場合の一実施例が示され
ている。この実施例では、上記電源パッド１と電圧降下
用ＭＯＳＦＥＴ３のゲート端子との間に第２のＰチャネ
ルＭＯＳＦＥＴ６が接続され、このＭＯＳＦＥＴ６のゲ
ート端子には、同一半導体チップ上に形成された温度検
出回路７からの制御電圧が印加されている。この温度検
出回路７は、半導体チップの温度が予め設定されたある
温度Ｔｃ以上になるとロウレベルの電圧を出力する。こ
れによって、ＭＯＳＦＥＴ６はオンされ、上記電圧降下
用ＭＯＳＦＥＴ３のゲート電圧を電源電圧Ｖccに引き上
げる。すると、ＭＯＳＦＥＴ３がオフされるため、内部
回路に供給されるべき内部電源電圧Ｖcciが遮断され
る。
【００１１】図３には上記温度検出回路７の一実施例が
示されている。この実施例の温度検出回路７は、電源電
圧Ｖccと接地点との間に直列接続されたｎｐｎ型バイポ
ーラ・トランジスタＱ１とＮチャネルＭＯＳＦＥＴ Ｑ
２とからなる温度センサ部１１およびＱ１，Ｑ２の接続
ノードｎ１のレベル変化を検出してラッチするラッチ回
路１２とにより構成されている。上記温度センサ部１１
を構成するバイポーラ・トランジスタＱ１とＭＯＳＦＥ
Ｔ Ｑ２は、その特性の温度依存性が異なっており、図
４に示すように、半導体チップの温度が上昇すると、バ
イポーラ・トランジスタＱ１の電流増幅率ｈFEは増大
し、ＭＯＳＦＥＴＱ２の伝達コンダクタンスｇmは低下
する。しかも、上記バイポーラ・トランジスタＱ１のベ
ース端子とＭＯＳＦＥＴ Ｑ２のゲート端子には、電源
電圧Ｖccが印加されている。従って、温度センサ部１１
のノードｎ１の電位は、半導体チップの温度が低いうち
ロウレベルであるが温度が上昇するに従って徐々に高く
なっていく。
示されている。この実施例の温度検出回路７は、電源電
圧Ｖccと接地点との間に直列接続されたｎｐｎ型バイポ
ーラ・トランジスタＱ１とＮチャネルＭＯＳＦＥＴ Ｑ
２とからなる温度センサ部１１およびＱ１，Ｑ２の接続
ノードｎ１のレベル変化を検出してラッチするラッチ回
路１２とにより構成されている。上記温度センサ部１１
を構成するバイポーラ・トランジスタＱ１とＭＯＳＦＥ
Ｔ Ｑ２は、その特性の温度依存性が異なっており、図
４に示すように、半導体チップの温度が上昇すると、バ
イポーラ・トランジスタＱ１の電流増幅率ｈFEは増大
し、ＭＯＳＦＥＴＱ２の伝達コンダクタンスｇmは低下
する。しかも、上記バイポーラ・トランジスタＱ１のベ
ース端子とＭＯＳＦＥＴ Ｑ２のゲート端子には、電源
電圧Ｖccが印加されている。従って、温度センサ部１１
のノードｎ１の電位は、半導体チップの温度が低いうち
ロウレベルであるが温度が上昇するに従って徐々に高く
なっていく。
【００１２】一方、ラッチ回路１２は２つのＮＡＮＤゲ
ートＧ１，Ｇ２が交差結合されてなり、電源投入時にロ
ウレベルのセット信号Ｓが入力されるによって当初出力
がハイレベルになるように設定されている。そのため、
チップ温度の上昇により温度センサ部１１のノードｎ１
の電位が高くなって、ＮＡＮＤゲートＧ１の論理しきい
値を越えると、ラッチ回路１２の出力がハイレベルから
ロウレベルに反転される。その結果、上記ＭＯＳＦＥＴ
６がオンされてＭＯＳＦＥＴ３がオフされるため、内部
回路に供給されるべき内部電源電圧Ｖcciが遮断され
る。しかも、ラッチ回路１２は一旦出力が反転すると、
セット信号Ｓがハイレベルに変化されない限り出力ロウ
レベルを保持するため、大電流が流れてチップの温度が
上昇してＭＯＳＦＥＴ６がオンし、内部電源が遮断され
た結果チップの温度が低下し、それによって再び大電流
が流れ始めるのを防止することができる。
ートＧ１，Ｇ２が交差結合されてなり、電源投入時にロ
ウレベルのセット信号Ｓが入力されるによって当初出力
がハイレベルになるように設定されている。そのため、
チップ温度の上昇により温度センサ部１１のノードｎ１
の電位が高くなって、ＮＡＮＤゲートＧ１の論理しきい
値を越えると、ラッチ回路１２の出力がハイレベルから
ロウレベルに反転される。その結果、上記ＭＯＳＦＥＴ
６がオンされてＭＯＳＦＥＴ３がオフされるため、内部
回路に供給されるべき内部電源電圧Ｖcciが遮断され
る。しかも、ラッチ回路１２は一旦出力が反転すると、
セット信号Ｓがハイレベルに変化されない限り出力ロウ
レベルを保持するため、大電流が流れてチップの温度が
上昇してＭＯＳＦＥＴ６がオンし、内部電源が遮断され
た結果チップの温度が低下し、それによって再び大電流
が流れ始めるのを防止することができる。
【００１３】なお、上記ラッチ回路１２のセット信号Ｓ
は、半導体チップの外部で形成して入力させるようにし
ても良いし、あるいはチップ内において形成するように
しても良い。例えば近年、絶縁膜を保護し消費電力の低
減を図るためメモリアレイ内の共通電極（プレート電
極）に、グランド（０Ｖ）の代わりに電源電圧Ｖccの２
分の１の電圧（Ｖcc／２）を印加するようにしたダイナ
ミック型ＲＡＭが提案されている。この種のＲＡＭで
は、基板電位発生回路とともにＶcc／２発生回路が設け
られる。また、基板電位Ｖbbが安定してからメモリアレ
イ内のプレート電極にＶcc／２電圧を印加すべく、基板
電位発生回路で発生された電圧を検出する起動検出回路
が設けられ、起動検出信号ＷＫ（ロウレベル）を発生す
るようにされている。この起動検出信号ＷＫは基板電位
Ｖbbが安定してからロウレベルに変化される信号である
ので、ダイナミック型ＲＡＭではこの起動検出信号ＷＫ
を上記温度検出回路７のラッチ回路のセット信号Ｓとし
て利用することができる。
は、半導体チップの外部で形成して入力させるようにし
ても良いし、あるいはチップ内において形成するように
しても良い。例えば近年、絶縁膜を保護し消費電力の低
減を図るためメモリアレイ内の共通電極（プレート電
極）に、グランド（０Ｖ）の代わりに電源電圧Ｖccの２
分の１の電圧（Ｖcc／２）を印加するようにしたダイナ
ミック型ＲＡＭが提案されている。この種のＲＡＭで
は、基板電位発生回路とともにＶcc／２発生回路が設け
られる。また、基板電位Ｖbbが安定してからメモリアレ
イ内のプレート電極にＶcc／２電圧を印加すべく、基板
電位発生回路で発生された電圧を検出する起動検出回路
が設けられ、起動検出信号ＷＫ（ロウレベル）を発生す
るようにされている。この起動検出信号ＷＫは基板電位
Ｖbbが安定してからロウレベルに変化される信号である
ので、ダイナミック型ＲＡＭではこの起動検出信号ＷＫ
を上記温度検出回路７のラッチ回路のセット信号Ｓとし
て利用することができる。
【００１４】なお、上記実施例では、温度検出回路７を
温度センサ部１１とラッチ回路１２とで構成している
が、温度センサ部１１のみあるいは温度センサ部１１と
ヒステリシス特性を有するシュミットトリガ回路とによ
り構成することもできる。また、上記実施例では、半導
体チップの温度上昇を検出して電源電圧の供給を遮断す
るようにしているが、電流の変化を検出したり、電圧そ
の他チップ内の何らかの以上を検出して電源電圧の供給
を遮断するようにしてもよい。
温度センサ部１１とラッチ回路１２とで構成している
が、温度センサ部１１のみあるいは温度センサ部１１と
ヒステリシス特性を有するシュミットトリガ回路とによ
り構成することもできる。また、上記実施例では、半導
体チップの温度上昇を検出して電源電圧の供給を遮断す
るようにしているが、電流の変化を検出したり、電圧そ
の他チップ内の何らかの以上を検出して電源電圧の供給
を遮断するようにしてもよい。
【００１５】以上説明したように、上記実施例は、半導
体チップ上に、例えば電流検出手段もしくは温度検出手
段を設けるとともに、電源パッドから内部回路に電源電
圧を供給する電源供給系に電源電圧の供給／遮断を制御
可能な電源電圧供給制御手段を設け、電流検出手段が大
電流を検出しまたは温度検出手段がチップの異常な温度
上昇を検出した場合に電源電圧の供給を停止させるよう
にしたので、絶縁膜に開いたピンホールによる電源ライ
ンの短絡や回路を構成する素子の接合破壊等の故障ある
いはラッチアップの発生により電源ラインに大電流が流
れると、温度検出手段がチップの温度上昇を検知して電
源電圧供給制御手段を制御し電流を遮断するため、ラッ
チアップによる回路の破壊やパッケージの発火を防止す
ることができる。
体チップ上に、例えば電流検出手段もしくは温度検出手
段を設けるとともに、電源パッドから内部回路に電源電
圧を供給する電源供給系に電源電圧の供給／遮断を制御
可能な電源電圧供給制御手段を設け、電流検出手段が大
電流を検出しまたは温度検出手段がチップの異常な温度
上昇を検出した場合に電源電圧の供給を停止させるよう
にしたので、絶縁膜に開いたピンホールによる電源ライ
ンの短絡や回路を構成する素子の接合破壊等の故障ある
いはラッチアップの発生により電源ラインに大電流が流
れると、温度検出手段がチップの温度上昇を検知して電
源電圧供給制御手段を制御し電流を遮断するため、ラッ
チアップによる回路の破壊やパッケージの発火を防止す
ることができる。
【００１６】また、半導体集積回路が内部降圧回路を有
する場合において、電源パッドから内部回路に電源電圧
を供給する電源供給経路の途中に設けられた電圧降下用
のＭＯＳＦＥＴと、基準となる電圧を発生する基準電圧
発生回路と、差動増幅回路とによりその内部降圧回路を
構成し、上記ＭＯＳＦＥＴのゲート電圧を発生される内
部電圧が基準電圧と等しくなるようにフィードバック制
御するとともに、上記電流検出手段が大電流を検出しま
たは温度検出手段がチップの異常な温度上昇を検出した
場合に上記ＭＯＳＦＥＴをオフさせて電源電圧の供給を
停止させるようにので、電源遮断回路を付加することに
伴うチップサイズの増大を最小限に抑えることができる
という効果がある。
する場合において、電源パッドから内部回路に電源電圧
を供給する電源供給経路の途中に設けられた電圧降下用
のＭＯＳＦＥＴと、基準となる電圧を発生する基準電圧
発生回路と、差動増幅回路とによりその内部降圧回路を
構成し、上記ＭＯＳＦＥＴのゲート電圧を発生される内
部電圧が基準電圧と等しくなるようにフィードバック制
御するとともに、上記電流検出手段が大電流を検出しま
たは温度検出手段がチップの異常な温度上昇を検出した
場合に上記ＭＯＳＦＥＴをオフさせて電源電圧の供給を
停止させるようにので、電源遮断回路を付加することに
伴うチップサイズの増大を最小限に抑えることができる
という効果がある。
【００１７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では温度センサ部をバイポーラ・トランジスタ
とＭＯＳＦＥＴとで構成しているが、いずれか一方の素
子のみあるいはダイオードを用いて構成することも可能
である。以上の説明では主として本発明者によってなさ
れた発明をその背景となった利用分野である内部に電源
降圧回路を有するダイナミック型ＲＡＭに適用した場合
について説明したが、この発明はそれに限定されるもの
でなく、電源降圧回路を有しない半導体集積回路にも利
用することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では温度センサ部をバイポーラ・トランジスタ
とＭＯＳＦＥＴとで構成しているが、いずれか一方の素
子のみあるいはダイオードを用いて構成することも可能
である。以上の説明では主として本発明者によってなさ
れた発明をその背景となった利用分野である内部に電源
降圧回路を有するダイナミック型ＲＡＭに適用した場合
について説明したが、この発明はそれに限定されるもの
でなく、電源降圧回路を有しない半導体集積回路にも利
用することができる。
【００１８】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、半導体集積回路において、
ラッチアップの発生あるいは電源ラインの短絡等の故障
により大電流が流れた場合の回路の破壊やパッケージの
発火を防止することことができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、半導体集積回路において、
ラッチアップの発生あるいは電源ラインの短絡等の故障
により大電流が流れた場合の回路の破壊やパッケージの
発火を防止することことができる。
【図１】電源降圧回路の一例を示す回路構成図である。
【図２】本発明を上記電源降圧回路を備えた半導体集積
回路に適用した場合の一実施例を示す回路構成図であ
る。
回路に適用した場合の一実施例を示す回路構成図であ
る。
【図３】温度検出回路の一実施例図を示す回路構成図で
ある。
ある。
【図４】温度センサ部を構成するバイポーラ・トランジ
スタとＭＯＳＦＥＴの特性の温度依存性を示す温度特性
図である。
スタとＭＯＳＦＥＴの特性の温度依存性を示す温度特性
図である。
１ 電源パッド
２ 電源ライン
３ 電圧降下用ＭＯＳＦＥＴ
４ 基準電圧発生回路
５ 差動増幅回路
７ 温度検出回路
Claims (3)
- 【請求項１】 半導体チップ上に、異常検出手段を設け
るとともに、電源パッドから内部回路に電源電圧を供給
する電源供給系に電源電圧の供給／遮断を制御可能な電
源電圧供給制御手段を設け、電流検出手段が大電流を検
出しまたは温度検出手段がチップの異常な温度上昇を検
出した場合に電源電圧の供給を停止させるようにしたこ
とを特徴とする半導体集積回路。 - 【請求項２】 内部降圧回路を有する場合において、電
源パッドから内部回路に電源電圧を供給する電源供給経
路の途中に設けられたＭＯＳＦＥＴと、基準となる電圧
を発生する基準電圧発生回路と、差動増幅回路とにより
その内部降圧回路を構成し、上記ＭＯＳＦＥＴのゲート
電圧を発生される内部電圧が基準電圧と等しくなるよう
にフィードバック制御するとともに、上記異常検出手段
がチップのを検出した場合に上記ＭＯＳＦＥＴをオフさ
せて電源電圧の供給を停止させるようにしたことを特徴
とする請求項１記載の半導体集積回路。 - 【請求項３】 上記異常検出手段は温度検出手段である
ことを特徴とする請求項１または２記載の半導体集積回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16670391A JPH0513543A (ja) | 1991-07-08 | 1991-07-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16670391A JPH0513543A (ja) | 1991-07-08 | 1991-07-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513543A true JPH0513543A (ja) | 1993-01-22 |
Family
ID=15836195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16670391A Pending JPH0513543A (ja) | 1991-07-08 | 1991-07-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513543A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076506A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 光モジュールの異常検出方法及びその装置 |
| US9224670B2 (en) | 2012-09-05 | 2015-12-29 | Renesas Electronics Corporation | Semiconductor device |
| KR20160102168A (ko) | 2013-12-26 | 2016-08-29 | 카톨리에케 유니버시테이트 루벤 | 프리폼, 시트 재료 및 일체화 시트 재료 |
-
1991
- 1991-07-08 JP JP16670391A patent/JPH0513543A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076506A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 光モジュールの異常検出方法及びその装置 |
| US9224670B2 (en) | 2012-09-05 | 2015-12-29 | Renesas Electronics Corporation | Semiconductor device |
| KR20160102168A (ko) | 2013-12-26 | 2016-08-29 | 카톨리에케 유니버시테이트 루벤 | 프리폼, 시트 재료 및 일체화 시트 재료 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4638456B2 (ja) | ラッチアップ防止を有する調整可能なボディバイアス生成回路網 | |
| JP2662345B2 (ja) | 内部電源電圧発生回路 | |
| JP2550480Y2 (ja) | 半導体メモリ装置の内部電源電圧発生回路 | |
| JP3135859B2 (ja) | 基板バイアス回路 | |
| TW550593B (en) | Power down voltage control method and apparatus | |
| JP2007243940A (ja) | ボディバイアスされたトランジスタを有する集積回路に対するラッチアップ防止回路網 | |
| JPH0439784B2 (ja) | ||
| US7099223B2 (en) | Semiconductor memory device | |
| US7750729B2 (en) | Internal voltage generator | |
| KR930014589A (ko) | 내부 및 외부 전원으로부터 선택적으로 기동되는 기판 바이어스 시스템을 구비한 반도체 집적 회로 디바이스 | |
| JPH02271711A (ja) | 半導体集積回路用入力回路 | |
| JP2000156097A (ja) | 電圧調整が可能な内部電源回路を有する半導体メモリ装置 | |
| US7649402B1 (en) | Feedback-controlled body-bias voltage source | |
| JPH0513543A (ja) | 半導体集積回路 | |
| US8111561B2 (en) | Bulk bias voltage generating device and semiconductor memory apparatus including the same | |
| JPH06347337A (ja) | 温度検出回路 | |
| JP4062405B2 (ja) | 電源電圧レベル検出器 | |
| KR20020084446A (ko) | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 | |
| JP3602216B2 (ja) | 半導体装置 | |
| JP3604660B2 (ja) | 内部給電電圧を備えた回路装置 | |
| KR0133260B1 (ko) | 반도체 메모리에서의 번-인시 내부전원전압 제어회로 및 그 방법 | |
| KR100404295B1 (ko) | 히스테리시스 발생 수단을 포함하는 온도 감지 회로 | |
| KR100403360B1 (ko) | 내부전원전압 발생회로 | |
| JPH03289568A (ja) | 電圧検出装置 | |
| JP2786152B2 (ja) | 半導体集積回路装置 |