JPH05129951A

JPH05129951A - 周波数シンセサイザ

Info

Publication number: JPH05129951A
Application number: JP3288810A
Authority: JP
Inventors: Junichi Nakagawa; 准一中川; Michiaki Kurosawa; 迪彰黒沢; Masaru Kokubo; 優小久保; Masao Nakagawa; 正雄中川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-11-05
Filing date: 1991-11-05
Publication date: 1993-05-25
Anticipated expiration: 2014-07-05
Also published as: JP2916311B2

Abstract

(57)【要約】（修正有）【目的】位相比較を数値演算処理で行う周波数シンセ
サイザにおいて、位相情報の正規化に伴う誤差を除き、
正確で、高速な、周波数切換えを可能にする。【構成】基準発振器１１、分周器１２，１３、アキュ
ムレータ１４からなる基準信号位相出力部は、基準信号
の１周期分の最大位相情報を値ｍＫＮとして基準信号の
位相を正規化した値を出力する。ここで、ｍ，Ｋ，Ｎは
自然数で、Ｎは発振周波数を決定するために設定される
値である。電圧制御発振器１５、カウンタ１６、標本化
乗算器１７等からなる分周信号位相出力部は、最大位相
情報を値ｍＫＮとして分周信号の位相を正規化した値を
出力する。基準信号位相出力部は、基準信号の周期のＫ
分の１の周期毎に値ｍＮを順次累積した値を基準信号位
相情報とする。モジュロＮのカウンタ１６は、発振信号
を計数し、この計数値に、標本化乗算器で値ｍＫを乗じ
て、分周位相情報とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、位相同期ループを用
いた周波数シンセサイザおよびそれを用いた通信装置に
関する。特に、通信周波数を高速に切り替えることが必
要な移動通信装置に適した周波数シンセサイザに関す
る。

【０００２】

【従来の技術】周波数シンセサイザの構成法は、各種の
方法が知られており(参考文献:V.Manassewitsch,"Frequ
ency Synthesizers Theory and Design",pp.1-39,John
Wiley& Sons,New York,1976)、特に、集積回路の発達に
より位相同期ループを用いた構成法がよく用いられる。
多数の通信チャネルを有する移動通信装置では、電圧制
御発振器(以下ＶＣＯと称する)、可変分周器、位相比較
器、フィルタおよび水晶発振器を用いて位相同期ループ
を構成する。ＶＣＯは、電圧制御信号により発振周波数
を制御することができる。可変分周器は、ＶＣＯからの
発振信号の周波数を分周し、分周数を可変することがで
きる。水晶発振器は基準信号を発生させる。位相比較器
は、ＶＣＯの出力信号を可変分周器で分周した信号と水
晶発振器出力信号から生成した基準信号との位相を比較
し、位相差を出力する。フィルタは、位相比較器で求め
た比較結果を積分してＶＣＯの周波数制御端子に印加す
る。

【０００３】以上のような構成で、ＶＣＯは、可変分周
器の分周数を選択して、必要な通信チャネル周波数を発
生させる。すなわち、ＶＣＯの出力信号を可変分周器で
分周した信号と水晶発振器出力信号から生成した基準信
号との位相を位相比較器で比較し、アナログ値の比較結
果をフィルタにより積分した後、ＶＣＯの周波数制御端
子に印加する。この位相比較結果には高調波成分などが
含まれているので、これらの成分を除くために上記フィ
ルタの積分時定数を大きくする必要がある。特に、フィ
ルタを構成するコンデンサの容量値が比較的大きくな
る。このため、可変分周器の分周数を変えて通信チャネ
ル周波数を切り替えようとすると、コンデンサの充放電
に時間を要するので高速に周波数を切り替えることがで
きないという問題がある。

【０００４】位相比較器出力をアナログ値で出力すると
上記の問題が生じるので、これを解決する周波数シンセ
サイザの構成法が提案された(参考文献:梶原、中川「高
速周波数ホッピングが可能なＰＬＬシンセサイザ」、電
子情報通信学会論文誌、Ｂ−II、Vol.J73-B-II、No.2、
pp.95-102、1990年２月)。この提案方式をここでは数値
位相比較直流化周波数シンセサイザ方式と呼称する。こ
の提案方式は、位相比較そのものを数値演算処理により
行ない、比較結果に含まれる高調波成分を単純な演算に
よって除去することにより、フィルタを不要とすること
によって周波数切替時間の短縮化を図っている。この周
波数シンセサイザでは、周期Ｔを有する基準信号の位相
情報を周期Ｔ／Ｋ(Ｋは整数)毎に２π／Ｋずつ増加さ
せ、周期Ｔ毎にリセットする階段波形として位相比較器
に入力する。一方、ＶＣＯの出力信号は整数分周数Ｎの
モジュロＮカウンタにより分周され、カウンタの内容は
２π／Ｎで正規化された後、位相情報として周期Ｔ／Ｋ
毎に位相比較器に入力される。位相比較器に入力された
２つの位相情報が数値引算され、位相比較器から出力さ
れる。この時、２つの信号の周波数が一致していても両
位相情報の初期位相が一致していないと、位相比較器出
力には±２πのジャンプが生じる。このジャンプの両側
の一方を２πシフトするために位相補正器を設け、位相
比較値を直流化する。この直流化位相比較値をＤ／Ａ変
換器でアナログ値に変換した後、ＶＣＯの周波数制御端
子に印加する。この時、ＶＣＯ発振周波数ｆ_Vは基準信
号周波数をｆ_r1とすると、下記数３となる。

【０００５】

【数３】

【０００６】このように位相比較値を直流化しているの
で、フィルタが不要となり、高速の周波数切替が可能と
なる。またＫが大きいほど、すなわち標本化周波数Ｋ・
ｆ_r1が高いほど高速切り替えが可能となる。

【０００７】

【発明が解決しようとする課題】上記既存の数値位相比
較直流化周波数シンセサイザにおいては、ディジタル処
理が容易なように一周期の位相２πの代わりにある定数
Ｌを用い、モジュロＮカウンタの内容をＬ／Ｎで正規化
する。一方、シンセサイザが発生する周波数を変更する
にはＮを変化させる。従って、一般にＬ／Ｎは非整数と
なる。定数Ｌをかなり大きく設定してもＮが１ずつ変化
するような条件では大部分のＬ／Ｎは非整数となる。こ
の非整数正規化位相情報を有限の桁数で表現すると誤差
が生じるために、正確な周波数発生ができないという第
１の問題があった。

【０００８】また、数値位相比較直流化周波数シンセサ
イザの数３において、Ｎ／Ｋが整数でない場合、モジュ
ロＮカウンタの内容を周期Ｔ／Ｋ毎に標本化すると、Ｎ
／Ｋの端数切捨てによる丸めの誤差が生じ、端数累積に
よるキャリーが発生して周波数が所定の周波数に完全に
一致しないとか、キャリーが発生するときに周波数がジ
ャンプするという第２の問題があった。例えば、Ｋが１
０で、Ｎが１０００、１００２、１００５の３種類につ
いて考えると、各標本化値間の増加分ΔHi(i=1〜10)は
次のようになり、Ｎ＝１０００の場合を除いてΔHiは一
定とならない。

【０００９】 N=1000(N/K=100.0)の場合、ΔHi=100,100,100,100,100,
100,100,100,100,100 N=1002(N/K=100.2)の場合、ΔHi=100,100,100,100,101,
100,100,100,100,101 N=1005(N/K=100.5)の場合、ΔHi=100,101,100,101,100,
101,100,101,100,101 上例のＮが１０００と１００２について比較すると、４
サンプル目までの値が等しく区別がつかない。Ｎが１０
００の場合、５サンプル目と１０サンプル目の増加分が
他の増加分と異なるために、この時点で周波数ジャンプ
が生じる。

【００１０】また、上記数３においてＫ＝１とすると、
端数が生じる問題は解決するが、周波数切り替え時間が
Ｋ＞１の場合より長くなるという問題があった。

【００１１】高周波信号を分周する場合、可変分周器の
前に周波数低減のために分周数Ｐを有するプリスケーラ
が挿入される場合があるが、この時一般にＰはＫと等し
くないために上記と同じ端数発生の問題があった。

【００１２】本発明の第１の目的は、位相情報の正規化
処理を無くして正規化に伴う誤差を除き、正確で高速に
安定する周波数シンセサイザを提供することである。

【００１３】本発明の第２の目的は、Ｎ／Ｋ(Ｋ＞１)が
整数でない場合でも正確な周波数発生ができ、かつ高速
な周波数切り替えを可能とする手段を提供することであ
る。

【００１４】本発明の第３の目的は、高速な周波数切り
替えを可能とすることである。

【００１５】本発明の他の目的は、多数の通信チャネル
を有する通信装置において、そのチャネル間隔が10kHz
程度であっても１ミリ秒以下の周波数切り替え時間が実
現できる周波数シンセサイザを提供することである。

【００１６】

【課題を解決するための手段】本発明では、数値位相比
較直流化周波数シンセサイザにおける第１の問題点を解
決するために、割算処理を不要として割算処理に伴う剰
余を発生させないようにする。すなわち、具体的手法と
して次のような構成になる。

【００１７】所定の周波数を有する基準信号の周期のＫ
（ただし、Ｋは自然数）分の１の周期毎に基準信号の位
相を標本化し、標本化した位相についての情報を基準信
号位相情報として出力する基準信号位相出力部と、発振
信号を出力する電圧制御発振器と、前記発振信号の発振
周波数を決定するために設定されるＮ（ただし、Ｎは自
然数で変えることができる）分の１に前記発振信号を分
周した分周信号の位相を分周信号の周期のＮ分の１の周
期毎に標本化し、標本化した位相についての情報を分周
信号位相情報として出力する分周信号位相出力部と、前
記基準信号位相情報と前記分周信号位相情報とより位相
差を求める位相比較器と、位相比較器が求めた位相差に
応じて前記電圧制御発振器の発振周波数を制御する電圧
制御信号を出力する電圧制御部とを備え、前記基準信号
位相出力部は、前記基準信号の１周期分の最大位相情報
を値ｍＫＮ（ただし、ｍは自然数）として、前記標本化
した基準信号の位相を正規化した値を前記基準信号位相
情報として出力し、前記分周信号位相出力部は、前記分
周信号の１周期分の最大位相情報を値ｍＫＮ（ただし、
ｍは自然数）として、前記標本化した分周信号の位相を
正規化した値を前記分周信号位相情報として出力する。

【００１８】前記基準信号位相出力部は、前記基準信号
の周期のＫ分の１の周期毎に値ｍＮを順次累積した値を
前記基準信号位相情報として出力する。また、前記分周
信号位相出力部は、前記発振信号を計数するモジュロＮ
のカウンタと、前記カウンタの計数値に値ｍＫを乗じた
値を前記分周信号位相情報として出力する標本化乗算器
とを有する。

【００１９】さらに、前記カウンタは、分周数Ｐを有す
るプリスケーラと可変分周数Ｍを有するＭカウンタとを
有し、標本化乗算器は、Ｍカウンタの内容を標本化し、
ｍＰＫ倍して位相情報を出力することができる。

【００２０】上記第２の問題点を解決する手法は、Ｎ／
Ｋが非整数であるために生じる切捨て誤差に起因する位
相オフセットあるいは位相オフセットの一周期Ｔにわた
る平均を計算し、このオフセット値を上記直流化位相誤
差から差し引くことにより正確な位相誤差情報とするこ
とである。すなわち、具体的手法として次のような構成
になる。

【００２１】所定の周波数を有する基準信号の周期のＫ
（ただし、Ｋは自然数）分の１の周期毎に基準信号の位
相を標本化し、標本化した位相についての情報を基準信
号位相情報として出力する基準信号位相出力部と、発振
信号を出力する電圧制御発振器と、前記発振信号の発振
周波数を決定するために設定されるＮ（ただし、Ｎは設
定値に応じた自然数）分の１に前記発振信号を分周した
分周信号の位相を前記の分周信号の周期のＮ分の１の周
期毎に標本化し、さらに、基準信号の周期のＫ分の１の
周期毎に標本化した位相についての情報を分周信号位相
情報として出力する分周信号位相出力部と、前記基準信
号位相情報と前記分周信号位相情報とより位相差を求め
る位相比較器と、位相比較器が求めた位相差に応じて前
記電圧制御発振器の発振周波数を制御する電圧制御信号
を出力する電圧制御部とを備え、前記電圧制御部は前記
基準信号の１周期もしくは複数周期毎に、前記位相比較
器が求めた位相差を累積し、基準信号位相出力部と分周
信号位相出力部との間で非同期標本化による１周期もし
くは複数周期あたりのオフセット誤差を補正して位相差
平均値を出力する平均化処理器と、平均化処理器が求め
た位相差平均値に応じて前記電圧制御発振器の発振周波
数を決定する電圧制御信号を出力する電圧制御信号出力
手段とを有する。

【００２２】前記平均化処理器は、前記オフセット誤差
を

【００２３】

【数１】

【００２４】とする。

【００２５】また、前記平均化処理器は、前記位相比較
器の出力を直接出力するか、または位相差平均値を出力
するかを選択できる選択手段をさらに有することができ
る。

【００２６】さらに、平均化処理器は、前記位相比較器
の出力を直接出力する場合に、基準信号位相出力部と分
周信号位相出力部との間で非同期標本化による平均オフ
セット誤差を

【００２７】

【数２】

【００２８】として、位相比較器の出力に加算して出力
することができる。

【００２９】上記位相比較器からの出力値が±ｍＮ・Ｋ
／２(あるいは０〜ｍＮ・Ｋ)の範囲外になった場合に、
出力値を±ｍＮ・Ｋ／２(あるいは０〜ｍＮ・Ｋ)の範囲
内になるように補正する位相補正器をさらに有してもよ
い。

【００３０】また、上記分周信号を、分周信号の周期の
Ｎ分の１の周期毎に標本化するのを、分周信号の周期の
Ｈ（ただし、Ｈは自然数）分の１の周期毎に標本化し
て、前記基準信号位相出力部は、電圧制御発振器の発振
周波数を前記基準信号の１周期分の最大位相情報を値ｍ
ＫＨ（ただし、ｍは自然数）として、前記標本化した基
準信号の位相を正規化した値を前記基準信号位相情報と
して出力し、前記分周信号位相出力部は、前記分周信号
の１周期分の最大位相情報を値ｍＫＨ（ただし、ｍは自
然数）として、前記標本化した分周信号の位相を正規化
した値を前記分周信号位相情報として出力してもよい。

【００３１】また、第３の目的を解決するために、プリ
スケーラ、特に２モジュラス・プリスケーラを含んだ可
変分周器を用いた周波数シンセサイザを構成する。すな
わち、具体的手法として次のような構成になる。

【００３２】所定の周波数を有する基準信号の位相を一
周期あたりＫ（ただし、Ｋは自然数）回標本化し、標本
化した位相についての情報を基準信号位相情報として出
力する基準信号位相出力部と、発振信号を出力する電圧
制御発振器と、前記発振信号の発振周波数を決定するた
めに設定されるＮ（ただし、Ｎは自然数で変えることが
できる）分の１に前記発振信号を分周した分周信号の位
相を分周信号の周期のＰ₁（ただし、Ｐ₁は自然数）分の
１の周期毎にＳ（ただし、Ｓは自然数）回標本化し、分
周信号の周期のＰ₂（ただし、Ｐ₂は自然数）分の１の周
期毎に（Ｍ−Ｓ）（ただし、Ｍは自然数で、Ｎ＝Ｐ₂Ｓ
＋Ｐ₁（Ｍ−Ｓ））回標本化し、標本化した位相につい
ての情報を分周信号位相情報として出力する分周信号位
相出力部と、前記基準信号位相情報と前記分周信号位相
情報とより位相差を求める位相比較器と、位相比較器が
求めた位相差に応じて前記電圧制御発振器の発振周波数
を制御する電圧制御信号を出力する電圧制御部とを備
え、前記基準信号位相出力部は、前記基準信号の１周期
分の最大位相情報を値ｍＫＮ（ただし、ｍは自然数）と
して、前記標本化した基準信号の位相を正規化した値を
前記基準信号位相情報として出力し、前記分周信号位相
出力部は、前記分周信号の１周期分の最大位相情報を値
ｍＫＮ（ただし、ｍは自然数）として、前記標本化した
分周信号の位相を正規化した値を前記分周信号位相情報
として出力する。

【００３３】上記分周信号位相出力部は、前記電圧制御
発振器の発振信号を、選択的に分周数Ｐ₁もしくは分周
数Ｐ₂（Ｐ₁＜Ｐ₂）で分周し、分周した信号を出力信号
として出力する２モジュラス・プリスケーラと、メイン
カウンタおよびスワローカウンタを備えるパルススワロ
ー式可変分周器と、前記スワローカウンタの計数値を下
位桁、前記メインカウンタの計数値を上位桁とする値に
値ｍＫを乗じた値を前記分周信号位相情報として出力す
る標本化乗算器とを有する。

【００３４】また、上記分周信号位相出力部は、前記電
圧制御発振器の発振信号を、選択的に分周数Ｐ₁もしく
は分周数Ｐ₂（Ｐ₁＜Ｐ₂）で分周し、分周した信号を出
力信号として出力する２モジュラス・プリスケーラと、
メインカウンタおよびスワローカウンタを備えるパルス
スワロー式可変分周器と、前記２モジュラス・プリスケ
ーラからの出力信号と前記スワローカウンタおよび前記
メインカウンタのキャリー信号とから分周信号の位相情
報の値を算出して出力する累積加算器と、累積加算器か
らの分周信号の位相情報の値に値ｍＫを乗じた値を前記
分周信号位相情報として出力する標本化乗算器とを有し
てもよい。

【００３５】通信装置に、上記周波数シンセサイザと、
周波数シンセサイザからの発振信号をもとにして情報を
送信する送信手段と、周波数シンセサイザからの発振信
号をもとにして情報を受信する受信手段と、送受信手段
および周波数シンセサイザを制御するための制御手段と
を備えることができる。

【００３６】また、上記周波数シンセサイザの少なくと
も一部を内蔵する半導体集積回路とすることもできる。

【００３７】

【作用】上記の第１問題点解決手段により、基準信号の
Ｋ個の位相情報はｍＮずつ増える階段状波形となり、そ
の最大値はｍＮＫとなる。一方、モジュロＮカウンタの
周期Ｔ／Ｋ毎の標本化値H₁、H₂、・・・・、H_Kにおいて、標
本化値間の増加量はＮ／Ｋが整数でないために一定値で
はないが、周波数同期時あるいは位相同期時のH_KはＮに
等しく、位相情報の最大値はｍＫ倍操作によりｍＮＫと
なる。すなわち、比較される２つの信号の一周期２πに
相当する位相情報を一定値ではなく、分周数Ｎと標本化
周波数に関する定数Ｋに依存した定数ｍＮＫにすること
によつて位相情報の正規化処理を不要としている。この
結果、基準信号側、カウンタ出力信号側にも割算処理が
なくなり、割算に剰余が生じることによって発生する誤
差を除くことができる。

【００３８】上記の第２問題点解決手段によれば、標本
化値H₁、H₂、・・・・、H_Kに含まれる切捨て誤差に起因して
位相比較器出力以降の信号に存在するオフセットを算出
することにより、除去すれば正確な位相情報が得られ
る。このオフセット除去を一周期Ｔにわたる平均で行な
うことはハードウェア実現上容易であるが、平均化操作
によりループの応答が遅くなる。それを補うために、周
波数切り替え直後は直流化補正位相誤差情報により直接
ＶＣＯの周波数を制御するので、ループの高速応答特性
は損なわれない。

【００３９】上記の第３問題点解決手段によれば、前記
スワローカウンタは、分周数Ｐ₂で分周した２モジュラ
ス・プリスケーラからの出力信号をＳ回計数し、計数値
を保持して、前記２モジュラス・プリスケーラの分周数
をＰ₁に切り換え、前記メインカウンタは、分周数Ｐ₂で
分周した２モジュラス・プリスケーラからの出力信号を
Ｓ回カウントし、分周数Ｐ₁で分周した２モジュラス・
プリスケーラからの出力信号を（Ｍ−Ｓ）回計数し、前
記スワローカウンタおよび前記メインカウンタの計数値
をリセットする。前記スワローカウンタおよび前記メイ
ンカウンタの計数値をｍＫ倍操作することにより、上記
と同様に、位相情報の最大値はｍＮＫとなる。この結
果、プリスケーラを利用して、基準信号側、カウンタ出
力信号側にも割算処理がなくなり、割算に剰余が生じる
ことによって発生する誤差を除くことができる。

【００４０】

【実施例】本発明の実施例の数値位相比較直流化周波数
シンセサイザのブロック図を図１に示す。数値位相比較
直流化周波数シンセサイザ10は、基準発振器11、分周器
12、分周器13、アキュムレータ14、ＶＣＯ（Voltage Co
ntrolled Oscillator）15、モジュロＮカウンタ16、標
本化乗算器17、位相比較器18、位相補正器19、平均化処
理器20、初期値設定器21、正規化器22、Ｄ／Ａ変換器23
およびタイマ24を有している。

【００４１】図１において、基準発振器11は、例えば水
晶発振器などであり、発振周波数の周波数の信号を発振
する。分周器12は基準発振器11からの出力を分周数Ｌ
（ただし、Ｌは自然数）で分周し、出力周波数ｆ_r2の信
号を出力する。分周器13は分周器12からの出力を分周数
Ｋ（ただし、Ｋは自然数）で分周し、出力周波数ｆ_r1の
基準信号を出力する。上記分周数Ｌおよび分周数Ｋはあ
らかじめ定めておく。アキュムレータ14は、基準信号位
相出力部であり、レジスタ141と加算器142とを有し、マ
イクロプロセッサ(図示されていない)からの出力の分周
数Ｎ（ただし、Ｎは自然数）を周期１／（Ｋｆ_r1）毎に
累積加算して、基準信号位相情報Ｒを出力する。分周数
Ｎはｆ_v／ｆ_r1となり、ＶＣＯ15の発振周波数を切り換
えるためには分周数Ｎを変更する。発振周波数の切り換
えは、例えば移動通信装置においては、他の通信装置か
らチャネル切り換えの指示があるときに、マイクロプロ
セッサにより指定のチャネルの周波数により決定される
分周数Ｎに変更する。ＶＣＯ15は、電圧制御信号により
発振周波数が制御される電圧制御発振器であり、Ｄ／Ａ
変換器23の出力の電圧制御信号によって発振周波数が制
御される。モジュロＮカウンタ16は、ＶＣＯ15の発振周
波数をＮまでカウントする。標本化乗算器17はカウンタ
16のカウント数を周期１／（Ｋｆ_r1）毎に標本化して分
周数Ｋを乗算して、分周信号位相情報Ｖを出力する。分
周信号位相出力部は、モジュロＮカウンタ16と標本化乗
算器17とを有して、ＶＣＯ15の信号をＮ分周して、標本
化し、標本化した位相についての情報を分周信号位相情
報Ｖとして出力する。位相比較器18は、アキュムレータ
14の出力から標本化乗算器17の出力を引算して位相比較
をする。位相補正器19は位相比較器18の出力範囲を±Ｎ
Ｋ／２の範囲内に補正する。平均化処理器20は、位相補
正器19の出力を一周期Ｌ・Ｋ／ｆ_r0にわたって平均化
し、位相オフセット誤差を差し引いて正確な位相誤差情
報を出力する。また、平均化処理器20は、位相補正器19
の出力をそのまま出力するかもしくは正確な位相誤差情
報を出力するかを選択できる。初期値設定器21は、平均
化処理器20の出力に初期値の加算を行なう。正規化器22
は、初期値設定器21の出力を後段のＤ／Ａ変換器23の入
力レンジ内に正規化する。Ｄ／Ａ変換器23は、正規化器
22の出力をアナログ値に変換する。電圧制御部は、正規
化器22とＤ／Ａ変換器23とを備え、位相比較器が求めた
位相差に応じて、もしくは、位相補正器19、平均化処理
器20および初期値設定器21を介した後の位相差に応じ
て、ＶＣＯ15の発振周波数を決定する電圧制御信号を出
力する。

【００４２】以下に具体的な数値例をあげて、基本実施
例の詳しい構成と動作を説明する。例えば、基準発振器
11の発振周波数ｆ_r0を12.8MHz、分周数ＬとＫを両方共
に２⁵＝32とすると、分周器12の出力周波数ｆ_r2は400kH
z、分周器13の出力周波数ｆ_r1は12.5kHzとなる。ＶＣＯ
12の発振周波数ｆ_V0を100MHz程度とすると、可変分周数
ＮのモジュロＮカウンタ16の分周数Ｎは8,000となり、
これを２進数で表すとその桁数ｎは13となる。マイクロ
プロセッサから端子25を介して13桁のバスB11上に出力
された分周数Ｎは、２進カウンタ16とアキュムレータ14
に含まれる18桁の加算器142の１つの入力端子の下位13
桁に入力される。基準信号位相出力部のアキュムレータ
14内では18桁のレジスタ141(図１では１つのレジスタで
簡易的に示す。以下同様な表示をする。)のＤ端子に加
算器142の出力が18桁のバスB143を通して入力される。
レジスタ141のＤ端子への入力信号は、Ｃ端子に供給さ
れる分周器12の出力信号クロックによってＱ端子に伝達
される。レジスタ141のＱ出力は18桁のバスB144を通し
て加算器142のもう１つの入力端子に入力される。レジ
スタ141はＲ端子に入力される分周器13の出力によって
周期Ｔ＝１／ｆ_r1毎にリセットされる。従って、アキュ
ムレータ14の出力である加算器142の出力は周期Ｔ／Ｋ
毎にＮずつ増加し、その位相情報の最大値はＮ・Ｋとな
る。このアキュムレータ14の出力は、基準信号位相情報
Ｒを表しており、19桁(最上位ビットは符号ビット)のバ
スB12を通して位相比較器18内の19桁の引算器181の＋入
力端子に入力される。この19桁引算器の最上位桁は符号
ビット用である。以上のアキュムレータ14の機能は数値
制御発振器と同等である。従って、実施例以外の構成法
でもよい。例えば、基準信号位相出力部は、基準信号位
相情報Ｒを記憶したＲＯＭなどの記憶手段でもよい。

【００４３】一方、分周信号位相出力部では、13ビット
のカウンタ16の内容はＶＣＯ15からの信号により刻々変
化しているが、その内容は13桁のバスB13を通して標本
化乗算器17内の13桁のフリップ・フロップ171のＤ端子に
入力される。フリップ・フロップ171のＣ端子に入力され
る分周器12の出力信号クロックによりＤ端子への入力信
号が標本化され、Ｑ端子から13桁のバスB173へ出力され
る。バスB173上の信号は標本化乗算器17内の乗算器172
でＫ倍され、19桁(最上位ビットは符号ビット)のバスB1
4上に出力される。乗算器172の機能は、この実施例のよ
うにＫ＝２⁵の場合、バスB173上の信号を上位へ５桁シ
フトしてバスB14上に出力することにより実現できる。
バスB14上の信号は、ＶＣＯの位相情報を表しており、
位相比較器18内の引算器181の−入力端子に入力され
る。カウンタ16からの出力信号の最大値は分周数Ｎであ
るから、バスB14上信号の最大値はＮ・Ｋとなる。すなわ
ち、カウンタ16は、カウント値Ｎの時にリセットされる
ため、周期Ｔ＝１／ｆ_r1毎にリセットされることとな
る。また、カウンタ16のカウント値は周期Ｔ／Ｋ毎に、
Ｎ／Ｋずつ増加しそれをＫ倍することで、周期Ｔ／Ｋ毎
にＮずつ増加し、位相情報の最大値はＮ・Ｋとなる。

【００４４】なお、この位相情報の最大値は、Ｎ・Ｋの
整数倍、すなわち、ｍＮＫ（ただし、ｍは自然数）とし
てもよい。この場合、基準信号位相出力部においては、
基準信号のＫ個の位相情報はｍＮずつ増える階段状波形
となり、その最大値はｍＮＫとなる。一方、分周信号位
相出力部においては、モジュロＮカウンタの周期Ｔ／Ｋ
毎の標本化値H₁、H₂、・・・・、H_Kにおいて、周波数同期時
あるいは位相同期時のH_KはＮに等しく、位相情報の最大
値はｍＫ倍操作によりｍＮＫとなる。

【００４５】さらに、分周信号位相出力部では、上記分
周信号を、分周信号の周期のＮ分の１の周期毎に標本化
するのを、分周信号の周期のＨ（ただし、Ｈは自然数）
分の１の周期毎に標本化してもよい。この場合は、位相
情報の最大値は、ｍＨＫとなる。

【００４６】引算器181では＋端子入力信号から−端子
入力信号を引算した位相誤差信号Ｅを19桁のバスB15に
出力する。位相誤差信号の値は±Ｎ・Ｋの範囲となる。
後で図２を用いて説明するように、一周期Ｔにわたる位
相誤差信号の値はどこかでＮ・Ｋだけジャンプする箇所
が発生する可能性がある。このジャンプを解消し、位相
誤差信号の値Ｅを±Ｎ・Ｋ／２の範囲にするために、位
相誤差信号を位相補正器19に入力する。

【００４７】位相補正器19は加算器191、３つの引算器1
92、193および195とマルチプレクサ194を有する。位相
補正器19では、先ず加算器191はバスB15上の信号に数値
３・Ｎ・Ｋ／２を加算して21桁のバスB196に出力する。
マルチプレクサ194のデータ入力端子ＡにはバスB196上
の信号が直接入力され、入力端子Ｂには引算器192でバ
スB196上の信号から数値Ｎ・Ｋが引かれた値が入力さ
れ、入力端子Ｃには引算器193でバスB196上の信号から
数値２・Ｎ・Ｋが引かれた値が入力される。マルチプレ
クサ194の選択信号入力端子S1、S2にはそれぞれ引算器1
92、193からの出力信号の符号ビットSG1、SG2が入力さ
れる。負の数値を２の補数で表すと、バス上の数値が負
のとき、SG1、SG2は１である。バス上の数値が正のと
き、SG1、SG2は０である。マルチプレクサ194の出力Ｙ
は、符号ビットSG1が１のときＡ端子入力に等しく、符
号ビットSG1が０のときＢ端子入力に等しく、符号ビッ
トSG2が０のときＣ端子入力に等しい。この出力Ｙはバ
スB199を介して引算器195において数値Ｎ・Ｋ／２を引
算される。この引算器の出力は位相補正器19の出力Ｆと
してバスB16上に出力される。

【００４８】位相補正器19の動作を入力の位相誤差信号
Ｅと出力の位相誤差信号Ｆについて整理すると下のよう
になる。ここでＮ・Ｋ／２＝Ｕとし、Ｕ≧ａ≧０、Ｕ≧
ｂ≧０とする。

【００４９】

【数４】

【００５０】以上の動作は次式の操作を行なっているこ
とと等価である。

【００５１】

【数５】

【００５２】従って、この操作をいわゆるディジタルシ
グナルプロセッサや数値演算プロセッサを用いてソフト
ウェア処理により実現できることは自明である。また、
この実施例では信号Ｅを±Ｕの範囲に直流補正したが、
０〜Ｕの範囲に直流補正する手法も有効であることは自
明である。

【００５３】つぎに、バスB16上の信号Ｆは平均化処理
器20へ供給される。平均化処理器20は、加算器201、レ
ジスタ202、レジスタ203、加算器204、割算器205、加算
器206およびマルチプレクサ207を含む。信号Ｆは、19桁
加算器206の一方の入力端子と24桁の加算器201の一方の
入力端子との下位19桁に入力される。加算器201の出力
信号は、24桁バスB201を介して、24桁のレジスタ202の
Ｄ端子に入力される。その信号は、Ｃ端子に供給される
分周器12の出力信号クロックによってＱ端子に伝達され
る。レジスタ202のＱ出力は、24桁バスB202を通して、
加算器201のもう１つの入力端子とレジスタ203のＤ端子
とに入力される。24桁のレジスタ203のＤ端子入力信号
は、Ｃ端子に供給される分周器13の出力信号クロックに
よってＱ端子に伝達される。レジスタ203は、Ｒ端子に
入力される分周器13の出力信号によりレジスタ202がリ
セットされる直前のバスB202上の値を標本化する。レジ
スタ203のＱ出力は、24桁バスB203を介して、24桁の加
算器204の一方の入力端子に入力される。加算器204の他
方の入力端子には、後で詳述する数１のオフセット誤差
Ｗを入力する。加算器204は、バスB203上の信号から誤
差Ｗを加算し、24桁バスB204を介して割算器205に入力
する。割算器205は、入力信号を１／Ｋにして(Ｋ＝２⁵
なので、バスB204上の上位19桁を)、19桁のバスB205を
介して19桁のマルチプレクサ205のＡ端子に供給する。
このＡ端子入力信号は、周期Ｔ毎の平均位相誤差であ
る。加算器206の他方の入力端子には、後で詳述する数
２の一周期平均オフセット誤差Ｗaを入力する。加算器2
06の出力は、19桁バスB206を介してマルチプレクサ207
のＢ端子に入力される。マルチプレクサ207のＳ端子に
は、タイマ24からの選択信号が印加される。分周数Ｎが
変更された当初は、マルチプレクサ207のＹ出力端子に
はＢ端子入力信号が出力されるような選択信号を印加す
る。分周数Ｎの変更後のある時点で選択信号により、Ａ
端子入力信号がＹ端子に出力されるようにする。この選
択信号はタイマ24から出力される代わりに、マイクロプ
ロセッサ(図示されていない)から出力されたものでも良
い。タイマ24もしくはマイクロプロセッサからの選択時
点は、システムにより周波数の安定する引込み時間が異
なるので、そのシステムにより任意に決める。平均化処
理器20の出力であるマルチプレクサ207のＹ端子出力は1
9桁のバスB17上に出力される。

【００５４】以上の平均化処理器20は一種のディジタル
フィルタである。従って、実施例以外の構成法でもよ
い。

【００５５】バスB17上の信号は初期値設定器21内の19
桁加算器211の一方の入力端子に入力される。加算器211
の他方の入力端子には適当な初期値Ｈが入力される。分
周数Ｎが変更された当初に初期値を与えておくことによ
り、引込み時間を早くする効果がある。初期値は、それ
以前のチャネルの誤差からマイクロプロセッサが予測し
て与えることにより、予め発振周波数を制御することが
できる。加算器211の出力はバスB18上を介して正規化器
22に入力される。この正規化器22の働きはその出力信号
をＤ／Ａ変換器23の入力ダイナミックレンジ範囲内に納
めることである。本発明の理念によれば、割算による剰
余や切捨て誤差は排除されるべきであり、この正規化器
にも同一理念を適用する。即ち、正規化定数Ｊを剰余や
切り捨て誤差が生じないように分周数Ｎに応じて最小限
変化させる。この実施例では、バスB18上の19桁データ
のうち下位16ビットを取りだして16桁バスB19に出力す
る。この正規化操作により位相同期ループ全体のループ
利得が分周数Ｎに応じて若干変化するが、実用上ループ
の応答特性に大きな影響はない。

【００５６】バスB19上のデータは16桁のＤ／Ａ変換器2
1に入力される。Ｄ／Ａ変換器23は入力ディジタル値に
対応したアナログ電圧を出力し、この電圧はＶＣＯ15の
周波数制御端子に印加される。この電圧によりＶＣＯ15
の周波数が変化し、位相補正器出力19又は平均化処理回
路20の出力が一定値になるように負帰還ループが構成さ
れる。

【００５７】なお、図１に示す実施例において、各種の
数値ＮＫ、３ＮＫ／２、Ｗ、Ｈ、Ｊなどの設定について
既存の技術で容易に可能である。

【００５８】また、図１に示す各パートは汎用のＥＣＬ
やＣＭＯＳやＴＴＬロジックＩＣを用いて容易に構成で
きる。あるいは部分的に信号処理プロセッサなどを用い
てソフトウェアによる信号処理によって本実施例の機能
を実現可能なことも明らかである。さらに、図１に示す
周波数シンセサイザの少なくとも一部を内蔵する半導体
集積回路とすることもできる。

【００５９】以下に、図１に示す実施例の動作を図２を
用いて再度説明する。説明がしやすいように、数値例と
して基準発振器11の発振周波数ｆ_r0を12.8MHz、分周数
Ｌ、ＫとＮをそれぞれ１６、８、９９６とすると、分周
器12の出力周波数ｆ_r2は800kHz、分周器13の出力周波数
ｆ_r1は100kHz、ＶＣＯ12の発振周波数ｆ_V0は99.6MHzと
なる。また、各回路の遅延時間は零と仮定する。図２の
(ａ)、(ｂ)は、周波数ｆ_r1とｆ_V0が同期していると仮定
した場合のアキュムレータ14から出力される基準信号位
相情報Ｒと、標本化乗算器17から出力されるＶＣＯ信号
位相情報Ｖとの正規化時間ｔ_n(ｔ_n＝ｔ・Ｋ／Ｔ)に対す
る変化を、波形27、28により示したものである。図２の
(Ｃ)は、位相比較器18から出力される位相誤差Ｅの正規
化時間ｔ_nに対する変化を波形29の実線波形291と292と
で示し、位相補正器19から出力される位相誤差Ｆの正規
化時間ｔ_nに対する変化を実線波形291と破線波形293と
で示したものである。図１のレジスタ141のＱ出力はレ
ジスタ141が分周器13出力によりリセットされる度に零
となるので、この時の加算器142の出力はＮ(＝996)とな
る。その後、レジスタ141のＣ端子に分周器12の出力が
入力される度に加算器142の出力はＮずつ増加してい
く。従って、基準信号位相情報Ｒの一周期Ｔの変化はス
テップＮで最大値7968の階段状三角波形271となる。一
方、図１のモジュロＮアップ・カウンタ16はＶＣＯ15か
らのクロック信号により、一周期Ｔ毎に計数内容が１か
らＮまで１ずつ変化している。この計数内容はレジスタ
171において分周器12からの出力クロックにより標本化
され、その値は124（もしくは125）、249、373（もしく
は374）、498、622（もしくは499）、747、871（もしく
は872）、996となる。これらの値を図１の乗算器172に
よりＫ(＝８)倍した階段状三角波形281が一周期ＴのＶ
ＣＯ信号位相情報Ｖである。このようにＮ／Ｋ(＝１２
４．５）非整数でも、基準信号位相情報ＲとＶＣＯ信号
位相情報Ｖとの最大値はＮＫ＝７９６８と一致してお
り、正規化に伴う剰余発生がなく、従来技術の第１の問
題点は解決されている。

【００６０】図１の位相比較器18は基準信号位相情報Ｒ
とＶＣＯ信号位相情報Ｖとの引算を行ない、位相誤差Ｆ
を出力する。この時、図２のように位相情報Ｒの位相が
位相情報Ｖの位相より３正規化時間進んでいると、位相
誤差Ｆの波形は実線波形291と292の交互繰返し波形とな
る。波形281上のステップ値が、992または1000となって
いるので、実線波形291と292上のステップは±４とな
る。また、図２の例では、ｔ_n＝11における実線波形291
から292へのジャンプはＮＫ＋４＝7972となる。Ｎ／Ｋ
が割り切れる場合は、このジャンプは正確にＮＫとな
り、また実線波形291と292上のステップは零となる。一
般に、実線波形291は図２の領域296(Ｅ＝3984〜7968)ま
たは領域297(Ｅ＝0〜3984)にあり、実線波形292は領域2
98(Ｅ＝0〜-3984)または領域299(Ｅ＝-3984〜-7968)に
ある。図１の位相補正器19は、位相誤差Ｅに対して領域
296〜299に対応してそれぞれ上記の数３の処理を行な
う。その結果、図２の例では実線波形292が破線波形293
に変換され、位相補正器から出力される位相誤差Ｆは実
線波形291と破線波形293の交互繰返し波形となる。この
位相誤差Ｆは、平均化処理器20内の加算器201、レジス
タ202、レジスタ203および割算器205により平均化され
る。

【００６１】次に、Ｎ／Ｋが非整数であるために生じる
切捨て誤差、すなわち、図１の標本化乗算器17における
標本化が非同期であることにより生じるオフセット誤差
の解消について説明する。ここでも説明の都合上、数値
例を図２の場合と同じく、ｆ_r0＝12.8MHz、Ｌ＝16、Ｋ
＝８とする。表１は、図１のアキュムレータ14の出力
Ｒ、サンプラー171の出力C2、標本化乗算器17の出力Ｖ
およびオフセット誤差OFが一周期の間(ｉ＝１〜Ｋ)にど
のように変化するかを、Ｎ＝992〜1000でＲとＶの絶対
位相が合致している場合について示す。すなわち、非同
期標本化によって生じるオフセット誤差の可変分周数依
存性を示している。

【００６２】

【表１】

【００６３】ここで、サンプラー出力C2をＫ＝８倍した
ものが出力Ｖであり、出力Ｒから出力Ｖを引いた差がオ
フセット誤差OFである。このオフセット誤差は零または
正であり、一周期の累積誤差が表１の右端列に示されて
いる。この累積誤差Ｗは、位相同期ループが同期してい
る場合に次の式で計算できる。

【００６４】

【数１】

【００６５】この累積誤差Ｗと同じ値を図１の平均化処
理器20内の割算器205の入力信号に加算することによ
り、上記の切捨て誤差の影響を除去することができる。
この処理によって、位相同期ループが同期していると
き、割算器205の被除数は整数Ｋで割り切れる数(＝０)
であることは明らかであり、この発明の理念に合致して
いる。このオフセット誤差は、位相同期引込み課程では
大きな問題とならないが、位相補正器19の出力を、より
真値に近付けることによって引込み時間が短縮できる。
従って、位相補正器19の出力に下記数２の一周期平均オ
フセット誤差を加算器206により加算する。

【００６６】

【数２】

【００６７】以上の操作により、Ｎ／Ｋが、非整数であ
ることに起因する第２の問題点が解決された。

【００６８】また、図１の実施例では、オフセット誤差
の補正を平均化処理器20内の加算器204、206で行った。
このオフセット誤差は、位相同期ループが最終的に同期
する直前からそれ以降に問題となり、それ迄の引込み課
程では大きな問題とならない。従って、このオフセット
誤差の補正は位相比較器18の出力以降、正規化器22の入
力までのどこかで行えばよい。例えば、上記補正を平均
化処理器20において行なうかわりに、初期値設定器21に
おいて上記数２に基づいて行なってもよい。

【００６９】図１の実施例において、可変分周器が分周
数Ｐのプリスケーラと分周数ＭのモジュロＭカウンタの
従属接続で構成されている場合、Ｎ＝Ｐ・Ｍとし、モジ
ュロＭカウンタの内容を標本化したものを上記ＰとＫと
の積倍することにより、同様な手法によって本発明の目
的を達成できる。

【００７０】図３は、可変分周器側に２モジュラス・プ
リスケーラを用いた場合の実施例である。ＶＣＯの発振
周波数が高い場合、２つの分周数Ｐ₁、Ｐ₂を有する２モ
ジュラス・プリスケーラと分周数Ｍを有する可変分周メ
イン・カウンタと分周数Ｍを有する可変分周スワロー・
カウンタとから構成されたパルス・スワロー式可変分周
器が一般に用いられる(参考文献:V.Manassewitsch,"Fre
quency SynthesizersTheory and Design",pp.355-362,J
ohn Wiley & Sons,New York,1976)。この時、ＶＣＯ発
振周波数ｆ_Vは、基準信号周波数をｆ_r1とすると、下記
数６となる。

【００７１】

【数６】

【００７２】ここで、Ｐ₁とＰ₂の関係は、

【００７３】

【数７】

【００７４】であり、Ｐは２のｐ乗または10のｐ乗、Ａ
は１に設定されることが多い。発振周波数を変えるには
少なくとも分周数Ｍ、Ｓの一方を変えて行なう。この実
施例ではＰ₁＝128、Ｐ₂＝129、Ａ＝１とする。

【００７５】図３において、図１の実施例と同じ機能を
果たす部分についてはビット幅が異なっても同じ記号を
付している。ＶＣＯ15の出力信号は、プリスケーラ31の
Ｃ端子に入力される。プリスケーラ31は分周数Ｐ₁とＰ₂
とを有しており、Ｍ端子に入力される信号により２つの
分周数の一方が選択される。その選択された分周数でＣ
端子入力信号が分周されて、スワローカウンタ32とメイ
ンカウンタ33のＣ端子とに入力される。バスB11上の分
周数Ｎの下位桁Ｓはスワローカウンタ32に、その上位桁
Ｍはメインカウンタ33にPD端子から入力される。例え
ば、図中でｆ_v＝１GHz程度、ｆ_r0＝12.8MHz、Ｌ＝32、
Ｋ＝32とすると、上記数６のＮは80,000程度となる。Ｐ
₁＝128であるのでこの場合、カウンタ32、33のビット数
はそれぞれ７、10ビットとなる。カウンタ32が、分周数
Ｓを計数し終わるまではプリスケーラ31の分周数はＰ₂
が選択されており、カウンタ33も同時に計数を行なって
いる。カウンタ32の計数が終了すると、プリスケーラ31
の分周数はＰ₁が選択され、その後カウンタ33のみが計
数を続行する。カウンタ33の計数が終了すると、カウン
タ32、33にそれぞれ分周数Ｓ、Ｍが再度PD端子から入力
されると共に、プリスケーラ31の分周数はＰ₂が選択さ
れてカウンタ32、33は新たに計数を開始する。カウンタ
32の計数内容は端子Q0〜Q6からバス20に出力される。カ
ウンタ33の計数内容は端子Q0〜Q9からバス21に出力され
る。バス22上ではバス20上のデータは下位桁、バス21上
のデータは上位桁として17ビットデータに統合され、標
本化乗算器17内の17ビットフリップ・フロップ171のＤ端
子に入力される。今述べた可変分周器を除いて、周波数
シンセサイザ30の構成要素は図１の実施例の構成要素と
同じである。但し、図１より分周数Ｎのビット数が４ビ
ット増加しているので、回路14、17〜22および各バスの
ビット数が４ビット増えている。Ｄ／Ａ変換器23のビッ
ト数は応用システムに応じて定められ、この例では19ビ
ットである。この周波数シンセサイザ30の本発明に係る
基本動作は、カウンタ32、33の内容が標本化乗算器17に
よって標本化されることを除いて、図１の実施例と同様
である。Ｎ／Ｋが非整数であることにより生じるオフセ
ット誤差の一周期総和も上記数１と同じになる。

【００７６】上記実施例において、上記数７におけるＡ
が１でない場合は、図１の実施例の説明の最後の節で述
べたと同様に、乗算器172の乗数をＡ・Ｋとすることに
より、本発明の目的を達成することができる。

【００７７】図３は、可変分周器側に２モジュラス・プ
リスケーラを用いた場合の実施例である。ＶＣＯの発振
周波数が高い場合、２つの分周数Ｐ₁、Ｐ₂を有する２モ
ジュラス・プリスケーラと分周数Ｍを有する可変分周メ
イン・カウンタと分周数Ｍを有する可変分周スワロー・
カウンタとから構成されたパルス・スワロー式可変分周
器が一般に用いられる(参考文献:V.Manassewitsch,"Fre
quency SynthesizersTheory and Design",pp.355-362,J
ohn Wiley & Sons,New York,1976)。この時、ＶＣＯ発
振周波数ｆ_Vは、基準信号周波数をｆ_r1とすると、下記
数６となる。

【００７８】

【数６】

【００７９】ここで、Ｐ₁とＰ₂の関係は、

【００８０】

【数７】

【００８１】であり、Ｐは２のｐ乗または10のｐ乗、Ａ
は１に設定されることが多い。発振周波数を変えるには
少なくとも分周数Ｍ、Ｓの一方を変えて行なう。この実
施例ではＰ₁＝128、Ｐ₂＝129、Ａ＝１とする。

【００８２】図３において、図１の実施例と同じ機能を
果たす部分についてはビット幅が異なっても同じ記号を
付している。ＶＣＯ15の出力信号は、プリスケーラ31の
Ｃ端子に入力される。プリスケーラ31は分周数Ｐ₁とＰ₂
とを有しており、Ｍ端子に入力される信号により２つの
分周数の一方が選択される。その選択された分周数でＣ
端子入力信号が分周されて、スワローカウンタ32とメイ
ンカウンタ33のＣ端子とに入力される。バスB11上の分
周数Ｎの下位桁Ｓはスワローカウンタ32に、その上位桁
Ｍはメインカウンタ33にPD端子から入力される。例え
ば、図中でｆ_v＝１GHz程度、ｆ_r0＝12.8MHz、Ｌ＝32、
Ｋ＝32とすると、上記数６のＮは80,000程度となる。Ｐ
₁＝128であるのでこの場合、カウンタ32、33のビット数
はそれぞれ７、10ビットとなる。カウンタ32が、分周数
Ｓを計数し終わるまではプリスケーラ31の分周数はＰ₂
が選択されており、カウンタ33も同時に計数を行なって
いる。カウンタ32の計数が終了すると、プリスケーラ31
の分周数はＰ₁が選択され、その後カウンタ33のみが計
数を続行する。カウンタ33の計数が終了すると、カウン
タ32、33にそれぞれ分周数Ｓ、Ｍが再度PD端子から入力
されると共に、プリスケーラ31の分周数はＰ₂が選択さ
れてカウンタ32、33は新たに計数を開始する。カウンタ
32の計数内容は端子Q0〜Q6からバス20に出力される。カ
ウンタ33の計数内容は端子Q0〜Q9からバス21に出力され
る。バス22上ではバス20上のデータは下位桁、バス21上
のデータは上位桁として17ビットデータに統合され、標
本化乗算器17内の17ビットフリップ・フロップ171のＤ端
子に入力される。今述べた可変分周器を除いて、周波数
シンセサイザ30の構成要素は図１の実施例の構成要素と
同じである。但し、図１より分周数Ｎのビット数が４ビ
ット増加しているので、回路14、17〜22および各バスの
ビット数が４ビット増えている。Ｄ／Ａ変換器23のビッ
ト数は応用システムに応じて定められ、この例では19ビ
ットである。この周波数シンセサイザ30の本発明に係る
基本動作は、カウンタ32、33の内容が標本化乗算器17に
よって標本化されることを除いて、図１の実施例と同様
である。Ｎ／Ｋが非整数であることにより生じるオフセ
ット誤差の一周期総和も上記数１と同じになる。

【００８３】上記実施例において、上記数７におけるＡ
が１でない場合は、図１の実施例の説明の最後の節で述
べたと同様に、乗算器172の乗数をＡ・Ｋとすることに
より、本発明の目的を達成することができる。

【００８４】上記実施例の分周信号位相出力部は、電圧
制御発振器からの前記発振信号の発振周波数を決定する
ために設定されるＮ（ただし、Ｎは自然数で変えること
ができる）分の１に前記発振信号を分周した分周信号を
分周信号の位相を周期のＰ₁（ただし、Ｐ₁は自然数）分
の１の周期毎にＳ（ただし、Ｓは自然数）回標本化し、
分周信号の周期のＰ₂（ただし、Ｐ₂は自然数）分の１の
周期毎に（Ｍ−Ｓ）（ただし、Ｍは自然数で、かつ、
Ｎ、Ｐ₁、Ｐ₂、ＳおよびＭは、Ｎ＝Ｐ₂Ｓ＋Ｐ_１（Ｍ−
Ｓ）を満たす）回標本化し、標本化した位相についての
情報を分周信号位相情報として出力している。この時、
分周信号位相情報の最大位相情報を値ｍＫＮ（ただし、
ｍは自然数）として、前記標本化した基準信号の位相を
正規化した値を前記基準信号位相情報として出力してい
る。

【００８５】すなわち、分周信号位相出力部は、前記電
圧制御発振器の発振信号を、選択的に分周数Ｐ_１もしく
は分周数Ｐ₂（Ｐ₁＜Ｐ₂）で分周し、分周した信号を出
力信号として出力する２モジュラス・プリスケーラと、
メインカウンタおよびスワローカウンタを備えるパルス
スワロー式可変分周器と、前記スワローカウンタの計数
値を下位桁、前記メインカウンタの計数値を上位桁とす
る値に値ｍＫを乗じた値を前記分周信号位相情報として
出力する標本化乗算器とを有し、前記スワローカウンタ
は、分周数Ｐ₂で分周した２モジュラス・プリスケーラ
からの出力信号をＳ回計数し、計数値を保持して、前記
２モジュラス・プリスケーラの分周数をＰ₁に切り換
え、前記メインカウンタは、分周数Ｐ₂で分周した２モ
ジュラス・プリスケーラからの出力信号をＳ回カウント
し、分周数Ｐ₁で分周した２モジュラス・プリスケーラ
からの出力信号を（Ｍ−Ｓ）回計数し、前記スワローカ
ウンタおよび前記メインカウンタの計数値をリセットし
ている。

【００８６】なお、上記実施例においては、分周数をＰ
₁およびＰ₂としているが、分周数をＰ₁、Ｐ₂、…、Ｐ_n
（ｎは自然数）としてもよい。つまり、標本化する周期
を固定周期にせずに、上記のような分周数に変更しても
よい。

【００８７】図４にパルス・スワロー方式可変分周器を
用いた他の実施例を示す。図３の実施例は、スワロー・
カウンタ32とメイン・カウンタ33との計数内容が読み出
し可能な場合の実施例である。既存のＩＣ、例えば、モ
トローラ製MC145158-1を用いた場合、ＩＣに内蔵されて
いるスワロー・カウンタとメイン・カウンタとの内容は
読み出すことができない。図４は、これに対応するため
にキャリ信号を利用した場合の実施例である。

【００８８】図４において図３と同一の番号を有する部
分の基本構成と基本動作は同じとする。アキュムレータ
II34はマルチプレクサ341、加算器342およびレジスタ34
3を含む。マルチプレクサ341のＡ端子には、２モジュラ
ス・プリスケーラ31の一方の分周数Ｐ₁、Ｂ端子には他
方の分周数Ｐ₂が入力されている。スワロー・カウンタ32
のキャリ出力CAは、マルチプレクサ341のＳ端子に入力
されている。同キャリ信号が、プリスケーラ31に対して
分周数Ｐ₁を選択しているときはマルチプレクサ341のＹ
端子からは分周数Ｐ₁が出力される。同キャリ信号が、
プリスケーラ31に対して分周数Ｐ₂を選択しているとき
はマルチプレクサ341のＹ端子からは分周数Ｐ₂が出力さ
れる。上記Ｙ端子出力は、バスB345を介して加算器342
の一方の入力端子に入力される。加算器342の出力は、
バス346を介してレジスタ343のＤ端子に入力される。そ
のＤ端子入力信号は、Ｃ端子に供給されるプリスケーラ
31の出力クロックによってＱ出力端子に伝達される。レ
ジスタ343のＲ端子には、メインカウンタ33のキャリ出
力CAが入力され、これによりレジスタ343のＱ出力はリ
セットされる。レジスタ343のＱ出力は、バスB347を介
して加算器342の他方の入力端子に入力される。加算器3
42の出力は、バスB23を介して標本化乗算器17に入力さ
れ、分周器12の出力クロックにより標本化された後、Ｋ
倍されてバスB14に出力される。それ以降の動作は図３
の実施例と同じである。

【００８９】アキュムレータII34の機能は図２(b)の波
形28のような階段状三角波位相情報を発生することであ
る。図４の実施例では、パルス・スワロー方式カウンタ
の動作から理解されるように、スワローカウンタ32が計
数を行なっている間はマルチプレクサ341において連続
的に分周数Ｐ₂が選択出力されている。一周期のうち、
残りの期間はマルチプレクサ341から分周数Ｐ₁が選択出
力されている。従って、バスB23上の位相情報の時間変
化が一様でないという問題がある。しかし、この問題は
平均化処理器20における一周期平均操作によって解決さ
れている。

【００９０】バスB23上の位相情報の時間変化が一様で
ないという問題を、位相同期ループの引込み時にある程
度解決する方法について簡単に説明する。マルチプレク
サ341において一周期の間に分周数Ｐ₂をＳ回、分周数Ｐ
₁をＭ−Ｓ回選択する必要がある。プリスケーラ31の出
力クロックを用いて、両者の選択が時間的にできるだけ
一様になるように制御する回路を付加する。これによ
り、バスB23上の位相情報の時間変化がより一様にな
り、平均化処理器20における直接出力から平均化出力へ
の切替タイミングの精度が緩やかになる利点がある。

【００９１】以上の実施例におけるカウンタのビット
数、Ｄ／Ａ変換器のビット数は本発明による周波数シン
セサイザを適用するシステムに依存して決定すべきもの
であり、実施例のビット数は一例にすぎない。また、実
施例における演算は２進数演算で行なっているが、任意
の数を底とする演算においても本発明が有効なことは明
らかである。また、本発明の理念を逸脱しない範囲で、
各部回路の構成を変更できることも明らかである。

【００９２】つぎに、通信装置に本発明による周波数シ
ンセサイザを用いた場合の構成図を図５に示す。

【００９３】図５に示す通信装置は、前述の周波数シン
セサイザ１０と、周波数シンセサイザ１０からの発振信
号をもとにして情報を送信する送信手段５０１と、周波
数シンセサイザ１０からの発振信号をもとにして情報を
受信する受信手段５０２と、送受信手段および周波数シ
ンセサイザを制御するための制御手段５０３とを備え
る。また、送信および受信に使用するアンテナ５０５
と、送信信号と受信信号とを分波するための分波器５０
４とをさらに備える。制御手段５０３は、前述のマイク
ロプロセッサであり、周波数シンセサイザに対して発振
周波数を変更するための分周数Ｎを与えたり、オフセッ
ト誤差を算出することができる。また、制御手段５０３
は、送信手段５０１および受信手段５０２の制御をす
る。送信手段５０１および受信手段５０２は、それぞ
れ、周波数シンセサイザ１０からの発振信号に従って、
送受信することができる。

【００９４】本発明による周波数シンセサイザは、高速
な周波数切替が必要な移動通信装置に適している。本発
明によれば、高速周波数切替が可能となり、周波数切替
が遅い周波数シンセサイザを２台並列に設けて交互に動
作させて高速化を図った装置よりも、小型の装置を実現
できる効果がある。

【００９５】また、本発明による周波数シンセサイザ
を、測定装置などの各種装置に適用できることは自明で
ある。

【００９６】さらに、本発明によれば、周波数シンセサ
イザの大部分がディジタル回路であり、全ＬＳＩ化、ま
たはＶＣＯを除いた部分のＬＳＩ化が可能である。従っ
て、小型の周波数シンセサイザ、またはそれを適用した
小型の装置を実現できる効果がある。

【００９７】

【発明の効果】本発明によれば、可変分周器の分周数が
広い範囲にわたって変化しても、位相情報の処理におい
て割算による切捨て誤差が生じず、また非同期標本化に
よる量子化誤差も平均化されるために、正確で安定な周
波数を発生する周波数シンセサイザを実現することがで
きる。また、割算による切捨て誤差が生じないために、
有限語長で回路を構成することができ、従来方式に比較
して回路規模を小さくできる効果がある。

【図面の簡単な説明】

【図１】本発明の基本実施例である周波数シンセサイザ
の回路ブロック図。

【図２】図１の実施例における動作を説明する波形図。

【図３】本発明の一実施例である２モジュラス・プリス
ケーラを用いた周波数シンセサイザの回路ブロック図。

【図４】本発明の他の実施例である２モジュラス・プリ
スケーラを用いた周波数シンセサイザの回路ブロック
図。

【図５】通信装置に本発明による周波数シンセサイザを
用いた場合の構成図。

【符号の説明】

10・30…周波数シンセサイザ、14・34…アキュムレー
タ、16…可変分周器、17…標本化乗算器、18…位相比較
器、19…位相補正器、20…平均化処理器、21…初期値設
定器、31…２モジュラス・プリスケーラ、32…スワロー
カウンタ、33…メインカウンタ、141・202・343…レジ
スタ、171・203…フリップ・フロップ、142・191・201
・204・206・211・342…加算器、181・192・193・195…
引き算器、172…乗算器、194・207・341…マルチプレク
サ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所 9182−5ＪＨ０３Ｌ 7/08 Ａ (72)発明者中川正雄神奈川県横浜市緑区美しが丘西３−38−17

Claims

【特許請求の範囲】

【請求項１】所定の周波数を有する基準信号の周期のＫ
（ただし、Ｋは自然数）分の１の周期毎に基準信号の位
相を標本化し、標本化した位相についての情報を基準信
号位相情報として出力する基準信号位相出力部と、発振
信号を出力する電圧制御発振器と、前記発振信号の発振
周波数を決定するために設定されるＮ（ただし、Ｎは自
然数で変えることができる）分の１に前記発振信号を分
周した分周信号の位相を分周信号の周期のＮ分の１の周
期毎に標本化し、標本化した位相についての情報を分周
信号位相情報として出力する分周信号位相出力部と、前
記基準信号位相情報と前記分周信号位相情報とより位相
差を求める位相比較器と、位相比較器が求めた位相差に
応じて前記電圧制御発振器の発振周波数を制御する電圧
制御信号を出力する電圧制御部とを備え、前記基準信号位相出力部は、前記基準信号の１周期分の
最大位相情報を値ｍＫＮ（ただし、ｍは自然数）とし
て、前記標本化した基準信号の位相を正規化した値を前
記基準信号位相情報として出力し、前記分周信号位相出力部は、前記分周信号の１周期分の
最大位相情報を値ｍＫＮ（ただし、ｍは自然数）とし
て、前記標本化した分周信号の位相を正規化した値を前
記分周信号位相情報として出力することを特徴とする周
波数シンセサイザ。
【請求項２】請求項１において、基準信号位相出力部
は、前記基準信号の周期のＫ分の１の周期毎に値ｍＮを
順次累積した値を前記基準信号位相情報として出力する
ことを特徴とする周波数シンセサイザ。
【請求項３】請求項１において、分周信号位相出力部
は、前記発振信号を計数するモジュロＮのカウンタと、
前記カウンタの計数値に値ｍＫを乗じた値を前記分周信
号位相情報として出力する標本化乗算器とを有すること
を特徴とする周波数シンセサイザ。
【請求項４】請求項３において、カウンタは、分周数Ｐ
（ただし、Ｐは自然数）を有するプリスケーラと可変分
周数Ｍ（ただし、Ｍは自然数）を有するＭカウンタとを
有し、標本化乗算器は、Ｍカウンタの内容を標本化し、ｍＰＫ
倍して位相情報を出力することを特徴とする周波数シン
セサイザ。
【請求項５】所定の周波数を有する基準信号の周期のＫ
（ただし、Ｋは自然数）分の１の周期毎に基準信号の位
相を標本化し、標本化した位相についての情報を基準信
号位相情報として出力する基準信号位相出力部と、発振
信号を出力する電圧制御発振器と、前記発振信号の発振
周波数を決定するために設定されるＮ（ただし、Ｎは設
定値に応じた自然数）分の１に前記発振信号を分周した
分周信号の位相を前記の分周信号の周期のＮ分の１の周
期毎に標本化し、さらに、基準信号の周期のＫ分の１の
周期毎に標本化した位相についての情報を分周信号位相
情報として出力する分周信号位相出力部と、前記基準信
号位相情報と前記分周信号位相情報とより位相差を求め
る位相比較器と、位相比較器が求めた位相差に応じて前
記電圧制御発振器の発振周波数を制御する電圧制御信号
を出力する電圧制御部とを備え、前記電圧制御部は前記基準信号の１周期もしくは複数周
期毎に、前記位相比較器が求めた位相差を累積し、基準
信号位相出力部と分周信号位相出力部との間で非同期標
本化による１周期もしくは複数周期あたりのオフセット
誤差を補正して位相差平均値を出力する平均化処理器
と、平均化処理器が求めた位相差平均値に応じて前記電
圧制御発振器の発振周波数を決定する電圧制御信号を出
力する電圧制御信号出力手段とを有することを特徴とす
る周波数シンセサイザ。
【請求項６】請求項５において、平均化処理器は、前記
オフセット誤差を【数１】とすることを特徴とする周波数シンセサイザ。
【請求項７】請求項５または６において、平均化処理器
は、前記位相比較器の出力を直接出力するか、または位
相差平均値を出力するかを選択できる選択手段をさらに
有することを特徴とする周波数シンセサイザ。
【請求項８】請求項７において、平均化処理器は、前記
位相比較器の出力を直接出力する場合に、基準信号位相
出力部と分周信号位相出力部との間で非同期標本化する
ことに起因する平均オフセット誤差を【数２】として、位相比較器の出力に補正して出力することを特
徴とする周波数シンセサイザ。
【請求項９】所定の周波数を有する基準信号の周期のＫ
（ただし、Ｋは自然数）分の１の周期毎に基準信号の位
相を標本化し、標本化した位相についての情報を基準信
号位相情報として出力する基準信号位相出力部と、発振
信号を出力する電圧制御発振器と、前記発振信号の発振
周波数を決定するために設定されるＮ（ただし、Ｎは自
然数で変えることができる）分の１に前記発振信号を分
周した分周信号の位相を分周信号の周期のＨ（ただし、
Ｈは自然数）分の１の周期毎に標本化し、標本化した位
相についての情報を分周信号位相情報として出力する分
周信号位相出力部と、前記基準信号位相情報と前記分周
信号位相情報とより位相差を求める位相比較器と、位相
比較器が求めた位相差に応じて前記電圧制御発振器の発
振周波数を制御する電圧制御信号を出力する電圧制御部
とを備え、前記基準信号位相出力部は、前記基準信号の１周期分の
最大位相情報を値ｍＫＨ（ただし、ｍは自然数）とし
て、前記標本化した基準信号の位相を正規化した値を前
記基準信号位相情報として出力し、前記分周信号位相出力部は、前記分周信号の１周期分の
最大位相情報を値ｍＫＨ（ただし、ｍは自然数）とし
て、前記標本化した分周信号の位相を正規化した値を前
記分周信号位相情報として出力することを特徴とする周
波数シンセサイザ。
【請求項１０】所定の周波数を有する基準信号の位相を
一周期あたりＫ（ただし、Ｋは自然数）回標本化し、標
本化した位相についての情報を基準信号位相情報として
出力する基準信号位相出力部と、発振信号を出力する電
圧制御発振器と、前記発振信号の発振周波数を決定する
ために設定されるＮ（ただし、Ｎは自然数で変えること
ができる）分の１に前記発振信号を分周した分周信号の
位相を分周信号の周期のＰ₁（ただし、Ｐ₁は自然数）分
の１の周期毎にＳ（ただし、Ｓは自然数）回標本化し、
分周信号の周期のＰ₂（ただし、Ｐ₂は自然数）分の１の
周期毎に（Ｍ−Ｓ）（ただし、Ｍは自然数で、かつ、
Ｎ、Ｐ₁、Ｐ₂、ＳおよびＭは、Ｎ＝Ｐ₂Ｓ＋Ｐ₁（Ｍ−
Ｓ）を満たす）回標本化し、標本化した位相についての
情報を分周信号位相情報として出力する分周信号位相出
力部と、前記基準信号位相情報と前記分周信号位相情報
とより位相差を求める位相比較器と、位相比較器が求め
た位相差に応じて前記電圧制御発振器の発振周波数を制
御する電圧制御信号を出力する電圧制御部とを備え、前記基準信号位相出力部は、前記基準信号の１周期分の
最大位相情報を値ｍＫＮ（ただし、ｍは自然数）とし
て、前記標本化した基準信号の位相を正規化した値を前
記基準信号位相情報として出力し、前記分周信号位相出力部は、前記分周信号の１周期分の
最大位相情報を値ｍＫＮ（ただし、ｍは自然数）とし
て、前記標本化した分周信号の位相を正規化した値を前
記分周信号位相情報として出力することを特徴とする周
波数シンセサイザ。
【請求項１１】請求項１０において、分周信号位相出力
部は、前記電圧制御発振器の発振信号を、選択的に分周
数Ｐ₁もしくは分周数Ｐ₂（Ｐ₁＜Ｐ₂）で分周し、分周し
た信号を出力信号として出力する２モジュラス・プリス
ケーラと、メインカウンタおよびスワローカウンタを備
えるパルススワロー式可変分周器と、前記スワローカウ
ンタの計数値を下位桁、前記メインカウンタの計数値を
上位桁とする値に値ｍＫを乗じた値を前記分周信号位相
情報として出力する標本化乗算器とを有することを特徴
とする周波数シンセサイザ。
【請求項１２】請求項１０において、分周信号位相出力
部は、前記電圧制御発振器の発振信号を、選択的に分周
数Ｐ₁もしくは分周数Ｐ₂（Ｐ₁＜Ｐ₂）で分周し、分周し
た信号を出力信号として出力する２モジュラス・プリス
ケーラと、メインカウンタおよびスワローカウンタを備
えるパルススワロー式可変分周器と、前記２モジュラス
・プリスケーラからの出力信号と前記スワローカウンタ
および前記メインカウンタのキャリー信号とから分周信
号の位相情報の値を算出して出力する累積加算器と、累
積加算器からの分周信号の位相情報の値に値ｍＫを乗じ
た値を前記分周信号位相情報として出力する標本化乗算
器とを有することを特徴とする周波数シンセサイザ。
【請求項１３】請求項１、２、３、４、５、６、７、
８、１０、１１または１２において、位相比較器からの
出力値が±ｍＮＫ／２(あるいは０〜ｍＮＫ)の範囲外に
なった場合に、出力値を±ｍＮＫ／２(あるいは０〜ｍ
ＮＫ)の範囲内になるように補正する位相補正器をさら
に有することを特徴とする周波数シンセサイザ。
【請求項１４】請求項１３記載の周波数シンセサイザ
と、周波数シンセサイザからの発振信号をもとにして情
報を送信する送信手段と、周波数シンセサイザからの発
振信号をもとにして情報を受信する受信手段と、送受信
手段および周波数シンセサイザを制御するための制御手
段とを備えることを特徴とする通信装置。
【請求項１５】請求項１３記載の周波数シンセサイザの
少なくとも一部を内蔵することを特徴とする周波数シン
セサイザの半導体集積回路。