JPH0512962U - Ｒａｍカードのリーダ・ライタ - Google Patents

Abstract

(57)【要約】 【目的】ＲＡＭカード用リーダライタにおいて、接続す
るＲＡＭカードのバッテリ電圧低下によるデータ破壊を
防止し、適切なバッテリ交換時期を知らせる。 【構成】基準電圧２，電圧比較検出回路３，電圧が定め
られた基準電圧より低い場合に表示する表示回路４，同
場合の書き込み・読み出し禁止回路５で構成される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はＲＡＭ（ランダム・アクセス・メモリ）カードのリーダ・ライタに関 し、特にスタティックＲＡＭとバッテリとを内蔵したＲＡＭカードにデータの書 き込み，読み出しをおこなうリーダ・ライタに関する。

【０００２】

【従来の技術】

従来、この種のリーダ・ライタは、ＲＡＭカードにデータを書き込みあるいは 読み出しをおこなうため、電源入力やＩ／Ｏ入出力，アドレス入力，制御入出力 等の電気的回路とＲＡＭカードを接続するためのコネクタ部とで構成されていた 。

【０００３】

【考案が解決しようとする課題】

ＲＡＭカードの目的としては、データの記憶保持であるが、この記憶保持はバ ッテリの電源によりおこなわれており、バッテリの電源が低下し、ＲＡＭカード に使用されているスタティックＲＡＭで規定されているデータ保持電圧以下にな るとデータの保持が出来なくなる。

【０００４】 従って、バッテリの電圧が前述したデータ保持電圧以下になる前にバッテリの 交換が必要であるが、従来バッテリ電圧の低下を表示する機能がなく、バッテリ の交換時期を誤って、データを破壊させるという欠点があった。

【０００５】 本考案の目的は、前記欠点を解決し、バッテリ電圧が低下して、データの保持 が出来なくなる事故を未然に防ぐようにしたＲＡＭカードのリーダ・ライタを提 供することにある。

【０００６】

【課題を解決するための手段】

本考案の構成は、スタティックＲＡＭとバッテリとを内蔵したＲＡＭカードに 、データの書き込み読み出しをおこなうＲＡＭカードのリーダ・ライタにおいて 、前記ＲＡＭカードに内蔵されたバッテリの電圧を検出して定められた電圧より 低い場合に表示する機能と、前記スタティックＲＡＭに前記データの書き込み， 読み出しをコントロールするチップイネーブル端子を非活性にする書き込み読み 出し禁止回路とを備えたことを特徴とする。

【０００７】

【実施例】

図１は本考案の一実施例のリーダ・ライタとＲＡＭカードとを示すブロック図 である。

【０００８】 図１において、本実施例のリーダ・ライタ１は、基準電圧２と、電圧比較回路 ３と、表示回路４と、書き込み読み込み禁止回路５と、アドスバス２０と、デー タバス２１と、ＲＡＭカード７へのコネクタ６とを備えている。

【０００９】 また、ＲＡＭカード７は、バッテリ１０と、ダイオード１４，１５と、スタテ ィックＲＡＭ１１と、アドレスバス１２と、データバス１３と、リーダ・ライタ １へのコネクタ６′とを有する。

【００１０】 ＲＡＭカード７の接続により、ａ点のバッテリ電圧と基準電圧２を電圧比較回 路３により比較して、バッテリ１０の電圧が基準電圧２より低い場合には電圧比 較回路３の出力により、表示回路４を駆動する。

【００１１】 同時に表示回路４の駆動にともない、ＡＮＤゲート構成された禁止回路５の１ 入力が低（Ｌｏｗ）レベルとなり、ＣＰＵ等の制御入力である他の入力ｂの信号 レベルの高，低（Ｈｉｇｈ，Ｌｏｗ）にかかわらず、禁止回路５の出力はＬｏｗ となり、スタティックＲＡＭ１１のチップイネーブル端子を非活性に維持する。

【００１２】 図２は本考案の他の実施例のリーダ・ライタとＲＡＭカードとを示すブロック 図である。

【００１３】 図２において、本実施例は、図１の実施例に、リセット回路８が追加されてい る。

【００１４】 本実施例は、前記一実施例と同様に、ａ点のバッテリ電圧が基準電圧２より低 い場合に電圧比較回路３がＨｉｇｈレベルを出力するが、リセット回路８のスイ ッチ投入により表示回路４への入力はＬｏｗレベルとなり、表示回路４は駆動さ れない。従って、禁止回路５の１入力はＨｉｇｈレベルを維持し、他の入力ｂの Ｈｉｇｈ，Ｌｏｗレベルがそのまま禁止回路５の出力となるため、入力ｂのコン トロールにより、ＲＡＭへのデータ書き込み読み出しが可能となる。

【００１５】 本実施例は、ＲＡＭカード７に内蔵されたバッテリ１０の電圧が定められた電 圧より低い場合にも、スタティックＲＡＭ１１にデータの書き込み，読み出しを 可能にするリセット回路８を有することを特徴とする。

【００１６】 以上、前記一実施例のＲＡＭカード用リーダ・ライタ１は、ＲＡＭカード７の データ書き込み，読み出し機能とともにＲＡＭカード７を接続すると、ＲＡＭカ ード７に内蔵されたバッテリ１０の電圧を検出して、定められた電圧より低い場 合に表示し、かつＲＡＭカード７のデータ読み出し，書き込みを禁止する回路５ を有している。

【００１７】 尚、前記他の実施例は、ＲＡＭカード７を単体でデータの記憶保持に使用する 目的以外に、単にリーダ・ライタ１に接続して増設ＲＡＭとして使用する場合に は、内蔵バッテリ電圧の低下にかかわらずデータの書き込み，読み出しが可能と なる様に前記書き込み，読み出しの禁止を解除するリセット回路８も有している 。

【００１８】

【考案の効果】

以上説明したように、本考案のＲＡＭカード用リーダ・ライタは、バッテリ電 圧の低下を表示し、かつＲＡＭカードへの書き込み，読み出しを禁止することが 出来るため、ＲＡＭカードのバッテリ交換時期を誤ることが無くなる効果があり 、特に増設ＲＡＭとしてＲＡＭカードを使用する場合も、リセット回路の投入に より、ＲＡＭカードのバッテリ電圧にかかわりなく使用出来るという効果もある 。

【図面の簡単な説明】

【図１】本考案の一実施例のＲＡＭカードのリーダ・ラ
イタを示すブロック図である。

【図２】本考案の他の実施例のＲＡＭカードのリーダ・
ライタを示すブロック図である。

【符号の説明】

１ ＲＡＭカード用リーダ・ライタ ２ 基準電圧 ３ 電圧比較回路 ４ 表示回路 ５ 禁止回路 ６，６′ コネクタ ７ ＲＡＭカード ８ リセット回路 １０ バッテリ １１ スタティックＲＡＭ １２，２０ アドレスバス １３，２１ データバス １４，１５ ダイオード

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 スタティックＲＡＭとバッテリとを内蔵
   したＲＡＭカードに、データの書き込み読み出しをおこ
   なうＲＡＭカードのリーダ・ライタにおいて、前記ＲＡ
   Ｍカードに内蔵されたバッテリの電圧を検出して定めら
   れた電圧より低い場合に表示する機能と、前記スタティ
   ックＲＡＭに前記データの書き込み，読み出しをコント
   ロールするチップイネーブル端子を非活性にする書き込
   み読み出し禁止回路とを備えたことを特徴とするＲＡＭ
   カードのリーダ・ライタ。