JPH05122306A - コードレス電話装置 - Google Patents
コードレス電話装置Info
- Publication number
- JPH05122306A JPH05122306A JP3281138A JP28113891A JPH05122306A JP H05122306 A JPH05122306 A JP H05122306A JP 3281138 A JP3281138 A JP 3281138A JP 28113891 A JP28113891 A JP 28113891A JP H05122306 A JPH05122306 A JP H05122306A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply circuit
- power
- channel data
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 コードレス電話装置において、同一チャンネ
ルで電源を入り切りするとき、電源切りの状態において
もチャンネルデータを保存し、電源投入ごとのチャンネ
ルデータ送出を省略し、周波数ロック時間を短縮する。 【構成】 送信系および受信系の電源回路６および７と
ディジタル系電源回路１２を設け、送信系および受信系
の電源を切ったときも、ＰＬＬ周波数シンセサイザ８お
よび９のプログラマブルディバイダ８Ｃおよび９Ｃのみ
電源を投入しておき、チャンネルデータを保持する。
ルで電源を入り切りするとき、電源切りの状態において
もチャンネルデータを保存し、電源投入ごとのチャンネ
ルデータ送出を省略し、周波数ロック時間を短縮する。 【構成】 送信系および受信系の電源回路６および７と
ディジタル系電源回路１２を設け、送信系および受信系
の電源を切ったときも、ＰＬＬ周波数シンセサイザ８お
よび９のプログラマブルディバイダ８Ｃおよび９Ｃのみ
電源を投入しておき、チャンネルデータを保持する。
Description
【０００１】
【産業上の利用分野】本発明は、基地電話機と移動電話
機とからなるコードレス電話装置に関する。
機とからなるコードレス電話装置に関する。
【０００２】
【従来の技術】図２は従来のコードレス電話装置の無線
部の構成を示したものであり、アンテナ１と、電池また
はＡＣアダプタ等の電源２と、送信回路３と、受信回路
４と、電源回路５と、送信部電源回路６と、受信部電源
回路７と、ローパスフィルタ（以下ＬＰＦと記す）８
ａ、ボルテージ・コントロールド・オシレータ（以下Ｖ
ＣＯと記す）８ｂ、プログラマブルディバイダ８ｃおよ
び位相比較器８ｄを備えた送信ＰＬＬ周波数シンセサイ
ザ（以下ＰＬＬと記す）８と、ＬＰＦ９ａ，ＶＣＯ９
ｂ，プログラマブルディバイダ９ｃおよび位相比較器９
ｄを備えた受信ＰＬＬ９と、プログラマブルディバイダ
８ｃ，９ｃの分周比および送信部電源回路６、受信部電
源回路７を制御する制御回路１０と、基準周波数を発振
する発振回路１１とから構成されている。
部の構成を示したものであり、アンテナ１と、電池また
はＡＣアダプタ等の電源２と、送信回路３と、受信回路
４と、電源回路５と、送信部電源回路６と、受信部電源
回路７と、ローパスフィルタ（以下ＬＰＦと記す）８
ａ、ボルテージ・コントロールド・オシレータ（以下Ｖ
ＣＯと記す）８ｂ、プログラマブルディバイダ８ｃおよ
び位相比較器８ｄを備えた送信ＰＬＬ周波数シンセサイ
ザ（以下ＰＬＬと記す）８と、ＬＰＦ９ａ，ＶＣＯ９
ｂ，プログラマブルディバイダ９ｃおよび位相比較器９
ｄを備えた受信ＰＬＬ９と、プログラマブルディバイダ
８ｃ，９ｃの分周比および送信部電源回路６、受信部電
源回路７を制御する制御回路１０と、基準周波数を発振
する発振回路１１とから構成されている。
【０００３】次に上記により構成された従来例の動作に
ついて説明する。間欠受信時、制御回路１０により受信
部電源回路７を動作させると、ＶＣＯ９ｂに電源が入
り、自由な周波数で発振を始める。チャンネルデータを
プログラマブルディバイダ９ｃに送出すると、そのチャ
ンネルに合った分周比に設定され、位相比較器９ｄ，Ｌ
ＰＦ９ａを通してＶＣＯ９ｂは受信ローカル周波数にロ
ックされる。このように上記従来のコードレス電話装置
では、間欠受信時、受信部電源回路７を投入した後毎回
制御回路１０からチャンネルデータを送出することによ
って受信を行うことができた。
ついて説明する。間欠受信時、制御回路１０により受信
部電源回路７を動作させると、ＶＣＯ９ｂに電源が入
り、自由な周波数で発振を始める。チャンネルデータを
プログラマブルディバイダ９ｃに送出すると、そのチャ
ンネルに合った分周比に設定され、位相比較器９ｄ，Ｌ
ＰＦ９ａを通してＶＣＯ９ｂは受信ローカル周波数にロ
ックされる。このように上記従来のコードレス電話装置
では、間欠受信時、受信部電源回路７を投入した後毎回
制御回路１０からチャンネルデータを送出することによ
って受信を行うことができた。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
のコードレス電話装置では、受信部電源回路７を投入
し、電源が安定するまで一定時間待った後にチャンネル
データを送出するために、受信周波数にロックするまで
時間がかかり、さらに間欠受信時においては同一チャン
ネルであるにもかかわらず、毎回チャンネルデータを送
出して立ち上がりに時間を要するという問題を有してい
た。
のコードレス電話装置では、受信部電源回路７を投入
し、電源が安定するまで一定時間待った後にチャンネル
データを送出するために、受信周波数にロックするまで
時間がかかり、さらに間欠受信時においては同一チャン
ネルであるにもかかわらず、毎回チャンネルデータを送
出して立ち上がりに時間を要するという問題を有してい
た。
【０００５】本発明はこのような従来の問題を解決する
もので、間欠受信時の電源投入における受信状態の立ち
上がり時間を短くする優れたコードレス電話装置を提供
するものである。
もので、間欠受信時の電源投入における受信状態の立ち
上がり時間を短くする優れたコードレス電話装置を提供
するものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、送信部電源回路および受信部電源回路
と、送信部および受信部の各ＰＬＬと、各ＰＬＬのチャ
ンネル設定や送信部電源回路および受信部電源回路の制
御を行う制御回路と、さらにディジタル部電源回路を設
け、チャンネルデータを記憶するプログラマブルディバ
イダと発振回路のみ送受信電源を切ったときも電源投入
状態とし、送受信電源の投入ごとにチャンネルデータを
送出することなく周波数を直ちにロックするように構成
している。
めに本発明は、送信部電源回路および受信部電源回路
と、送信部および受信部の各ＰＬＬと、各ＰＬＬのチャ
ンネル設定や送信部電源回路および受信部電源回路の制
御を行う制御回路と、さらにディジタル部電源回路を設
け、チャンネルデータを記憶するプログラマブルディバ
イダと発振回路のみ送受信電源を切ったときも電源投入
状態とし、送受信電源の投入ごとにチャンネルデータを
送出することなく周波数を直ちにロックするように構成
している。
【０００７】
【作用】この構成によって、通話のための操作をしてか
ら通話可能状態となるまでの立ち上がり時間が極く短
く、取扱者に大きな利便を与えるものである。
ら通話可能状態となるまでの立ち上がり時間が極く短
く、取扱者に大きな利便を与えるものである。
【０００８】
【実施例】図１は本発明のコードレス電話装置の一実施
例の構成を示すブロック図であり、１〜１１は図２の１
〜１１に対応して同一の名称および内容を有するもので
ある。１２はディジタル部電源回路である。
例の構成を示すブロック図であり、１〜１１は図２の１
〜１１に対応して同一の名称および内容を有するもので
ある。１２はディジタル部電源回路である。
【０００９】上記のように構成したコードレス電話装置
の動作について説明する。送信部電源回路６および受信
部電源回路７が切りのとき、ディジタル部電源回路１２
により、チャンネルデータを記憶するプログラマブルデ
ィバイダ８ｃ，９ｃのみ電源投入の状態となっており、
送信部電源回路６および受信部電源回路７によりＶＣＯ
８ｂ，９ｂに電源が入り、自由な周波数で発振すると同
時に、ＰＬＬ８，９はプログラマブルディバイダ８ｃ，
９ｃ、位相比較器８ｄ，９ｄ、ＬＰＦ８ａ，９ａを通し
てＶＣＯ８ｂ，９ｂの周波数がロックされる。このよう
に上記実施例によれば、プログラマブルディバイダ８
ｃ，９ｃがチャンネルデータを保持しているため、間欠
受信のように同一チャンネルにおいて電源を入り切りす
るような場合には、電源投入ごとのチャンネルデータ送
出を省略し、ロック時間を短縮することができる。
の動作について説明する。送信部電源回路６および受信
部電源回路７が切りのとき、ディジタル部電源回路１２
により、チャンネルデータを記憶するプログラマブルデ
ィバイダ８ｃ，９ｃのみ電源投入の状態となっており、
送信部電源回路６および受信部電源回路７によりＶＣＯ
８ｂ，９ｂに電源が入り、自由な周波数で発振すると同
時に、ＰＬＬ８，９はプログラマブルディバイダ８ｃ，
９ｃ、位相比較器８ｄ，９ｄ、ＬＰＦ８ａ，９ａを通し
てＶＣＯ８ｂ，９ｂの周波数がロックされる。このよう
に上記実施例によれば、プログラマブルディバイダ８
ｃ，９ｃがチャンネルデータを保持しているため、間欠
受信のように同一チャンネルにおいて電源を入り切りす
るような場合には、電源投入ごとのチャンネルデータ送
出を省略し、ロック時間を短縮することができる。
【００１０】
【発明の効果】以上のように本発明は、プログラマブル
ディバイダと位相比較器とＬＰＦとＶＣＯとからなる送
信部および受信部のＰＬＬと制御回路とディジタル部電
源回路とを有し、送受信部の電源切りの状態でもプログ
ラマブルディバイダの電源を入り状態に保つように構成
することにより、 （１）間欠受信時のように同一チャンネルにおいて電源
を入り切りする場合にはプログラマブルディバイダがチ
ャンネルデータを保持しているため、電源投入ごとのチ
ャンネルデータ送出を省略してロック時間を早めること
ができ、待ち受け状態に入るのを速くできる。
ディバイダと位相比較器とＬＰＦとＶＣＯとからなる送
信部および受信部のＰＬＬと制御回路とディジタル部電
源回路とを有し、送受信部の電源切りの状態でもプログ
ラマブルディバイダの電源を入り状態に保つように構成
することにより、 （１）間欠受信時のように同一チャンネルにおいて電源
を入り切りする場合にはプログラマブルディバイダがチ
ャンネルデータを保持しているため、電源投入ごとのチ
ャンネルデータ送出を省略してロック時間を早めること
ができ、待ち受け状態に入るのを速くできる。
【００１１】（２）送信電源投入時においてもチャンネ
ルデータ送出を省略することができ、データのやり取り
時間を短縮することができる。
ルデータ送出を省略することができ、データのやり取り
時間を短縮することができる。
【図１】本発明のコードレス電話装置の一実施例の無線
部のブロック図
部のブロック図
【図２】従来のコードレス電話装置の無線部のブロック
図
図
【符号の説明】 ２ 電源 ５ 電源回路 ８ 送信ＰＬＬ周波数シンセサイザ（ＰＬＬ周波数シ
ンセサイザ） ９ 受信ＰＬＬ周波数シンセサイザ（ＰＬＬ周波数シ
ンセサイザ） ８ａ，９ａ ＬＰＦ（ローパスフィルタ） ８ｂ，９ｂ ＶＣＯ（ボルテージ・コントロールド・
オシレータ） ８ｃ，９ｃ プログラマブルディバイダ ８ｄ，９ｄ 位相比較器 １０ 制御回路 １２ ディジタル部電源回路
ンセサイザ） ９ 受信ＰＬＬ周波数シンセサイザ（ＰＬＬ周波数シ
ンセサイザ） ８ａ，９ａ ＬＰＦ（ローパスフィルタ） ８ｂ，９ｂ ＶＣＯ（ボルテージ・コントロールド・
オシレータ） ８ｃ，９ｃ プログラマブルディバイダ ８ｄ，９ｄ 位相比較器 １０ 制御回路 １２ ディジタル部電源回路
Claims (1)
- 【請求項１】 電話回線に接続された基地電話機と、前
記基地電話機と無線で接続された移動電話機とからな
り、複数の無線チャンネルについて無線回線を設定する
マルチチャンネルアクセス方式を用いたコードレス電話
装置において、プログラマブルディバイダと位相比較器
とローパスフィルタとボルテージ・コントロールド・オ
シレータとで構成するＰＬＬ周波数シンセサイザと、Ｐ
ＬＬ周波数シンセサイザのチャンネル設定と電源回路の
制御と通話の接続等を行う制御回路と、ディジタル部電
源回路とを有し、同一チャンネルにおいて電源を入り切
りするときにチャンネルデータを保持することによって
電源投入ごとのチャンネルデータの送出を不要とし、周
波数のロック時間を短縮したコードレス電話装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281138A JPH05122306A (ja) | 1991-10-28 | 1991-10-28 | コードレス電話装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281138A JPH05122306A (ja) | 1991-10-28 | 1991-10-28 | コードレス電話装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122306A true JPH05122306A (ja) | 1993-05-18 |
Family
ID=17634898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3281138A Pending JPH05122306A (ja) | 1991-10-28 | 1991-10-28 | コードレス電話装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122306A (ja) |
-
1991
- 1991-10-28 JP JP3281138A patent/JPH05122306A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745843A (en) | Selective call receivers with integer divide synthesizers for achieving fast-lock time | |
| CA2074800C (en) | Local oscillating frequency synthesizer for use in a tdma system | |
| US7046977B2 (en) | Apparatus for generating multiple clock signals of different frequency characteristics | |
| AU657280B2 (en) | Radio transceiver having PLL synthesizer | |
| JP2004159207A (ja) | 無線通信装置 | |
| JP2003087116A (ja) | Ｐｌｌシンセサイザ | |
| US6697606B1 (en) | Transceiver and a telecommunication system having a transceiver | |
| US5075638A (en) | Standby system for a frequency synthesizer | |
| JPH05122306A (ja) | コードレス電話装置 | |
| JP4224685B2 (ja) | 移動無線通信装置 | |
| JP3006805B2 (ja) | ダイレクトディジタルシンセサイザを用いた局部発振回路 | |
| JPS60214119A (ja) | 周波数シンセサイザ | |
| JP3246531B2 (ja) | 受信回路 | |
| JP2001285061A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2796969B2 (ja) | 移動無線装置 | |
| JP2001127599A (ja) | 基準クロック生成回路および携帯機 | |
| JPH11168405A (ja) | 無線回路とそれを用いた移動無線機 | |
| JPH02193416A (ja) | 受信機の局部発振回路制御方式 | |
| JPH0252465B2 (ja) | ||
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP4394255B2 (ja) | 無線機 | |
| JPH11284508A (ja) | 周波数シンセサイザ及び周波数シンセサイザを用いた無線機 | |
| JPH114177A (ja) | 電界測定方式 | |
| JPH0650819B2 (ja) | 周波数シンセサイザ | |
| JPH0669794A (ja) | Ｐｌｌ回路 |