JPH05115181A - インバータ - Google Patents
インバータInfo
- Publication number
- JPH05115181A JPH05115181A JP3275312A JP27531291A JPH05115181A JP H05115181 A JPH05115181 A JP H05115181A JP 3275312 A JP3275312 A JP 3275312A JP 27531291 A JP27531291 A JP 27531291A JP H05115181 A JPH05115181 A JP H05115181A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- inverter
- voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 インバータのスイッチング損失を低減する回
路構成。 【構成】 フルブリッジインバータにおいて各スイッチ
ング素子２，３，４，５に並列にコンデンサ１１、１
２、１３、１４を接続し、インバータ出力端に直列にイ
ンダクタ１９、２０を接続し、前記スイッチング素子と
インダクタの直列回路に逆並列にダイオード１５、１
６、１７、１８を接続し、スイッチング損失を低減する
のに最適に各相ごとに前記要素の定数を選定する。イン
バータのスイッチング損失が低減され、高周波スイッチ
ングが可能となり、小形・軽量化や低騒音化が図れる。
路構成。 【構成】 フルブリッジインバータにおいて各スイッチ
ング素子２，３，４，５に並列にコンデンサ１１、１
２、１３、１４を接続し、インバータ出力端に直列にイ
ンダクタ１９、２０を接続し、前記スイッチング素子と
インダクタの直列回路に逆並列にダイオード１５、１
６、１７、１８を接続し、スイッチング損失を低減する
のに最適に各相ごとに前記要素の定数を選定する。イン
バータのスイッチング損失が低減され、高周波スイッチ
ングが可能となり、小形・軽量化や低騒音化が図れる。
Description
【０００１】
【産業上の利用分野】本発明は、インバータに係り、特
にスイッチング損失を低減する回路構成に関する。
にスイッチング損失を低減する回路構成に関する。
【０００２】
【従来の技術】直流電力を交流電力に変換する電力変換
器（以降インバータと云う。）は多くの分野で利用され
ている。電源用としては、軽量化・低騒音化が重要な課
題であり、そのためには、使用されているスイッチング
素子のスイッチング周波数の高周波化が最も有利であ
る。しかし、スイッチング周波数に比例してスイッチン
グ損失が増加するので、その損失低減対策が不可欠とな
る。
器（以降インバータと云う。）は多くの分野で利用され
ている。電源用としては、軽量化・低騒音化が重要な課
題であり、そのためには、使用されているスイッチング
素子のスイッチング周波数の高周波化が最も有利であ
る。しかし、スイッチング周波数に比例してスイッチン
グ損失が増加するので、その損失低減対策が不可欠とな
る。
【０００３】インバータには、半導体スイッチング素子
を用いて構成されたものが多い。一例としてＩＧＢＴ
（Insulated Gate Bipolar Transistor）をスイッチン
グ素子として使用した、単相インバータとして最も多く
用いられているフルブリッジ回路を図５に示す。
を用いて構成されたものが多い。一例としてＩＧＢＴ
（Insulated Gate Bipolar Transistor）をスイッチン
グ素子として使用した、単相インバータとして最も多く
用いられているフルブリッジ回路を図５に示す。
【０００４】直流電源１の両端にスイッチング素子２、
３の直列回路と、スイッチング素子４、５の直列回路が
それぞれ並列に接続され、帰還ダイオード６，７，８，
９が前記各スイッチング素子２，３，４，５とそれぞれ
逆並列に接続される。スイッチング素子２、３の接続点
と４、５の接続点の間に負荷１０が接続される。
３の直列回路と、スイッチング素子４、５の直列回路が
それぞれ並列に接続され、帰還ダイオード６，７，８，
９が前記各スイッチング素子２，３，４，５とそれぞれ
逆並列に接続される。スイッチング素子２、３の接続点
と４、５の接続点の間に負荷１０が接続される。
【０００５】ここでスイッチング素子と逆並列に接続さ
た帰還ダイオードの組をアームと呼び、直流電源１の両
端に直列接続される２組のアームを相と呼ぶ。
た帰還ダイオードの組をアームと呼び、直流電源１の両
端に直列接続される２組のアームを相と呼ぶ。
【０００６】上記のインバータの動作を示すタイムチャ
ートの一例を図６に示す。図中ゲート信号のＨはそのス
イッチング素子が通電中、Ｌは遮断中を示すものとす
る。
ートの一例を図６に示す。図中ゲート信号のＨはそのス
イッチング素子が通電中、Ｌは遮断中を示すものとす
る。
【０００７】時刻ｔ1で、通電中のスイッチング素子５
をターンオフさせると、そのときスイッチング素子５に
流れていた電流は同じ相の他のアームの帰還ダイオード
８に転流する。その時、直流電源１の電圧がスイッチン
グ素子２と負荷１０を介してスイッチング素子５に印加
されているので、スイッチング素子５でターンオフ損失
が発生する。
をターンオフさせると、そのときスイッチング素子５に
流れていた電流は同じ相の他のアームの帰還ダイオード
８に転流する。その時、直流電源１の電圧がスイッチン
グ素子２と負荷１０を介してスイッチング素子５に印加
されているので、スイッチング素子５でターンオフ損失
が発生する。
【０００８】時刻ｔ2で、スイッチング素子４をターン
オンさせると、スイッチング素子４と逆並列接続された
帰還ダイオード８が導通している期間なので、スイッチ
ング素子４の印加電圧は零となり、したがってこの時に
は、ターンオン損失は発生しない。
オンさせると、スイッチング素子４と逆並列接続された
帰還ダイオード８が導通している期間なので、スイッチ
ング素子４の印加電圧は零となり、したがってこの時に
は、ターンオン損失は発生しない。
【０００９】時刻ｔ3で、スイッチング素子２をターン
オフさせると、そのときスイッチング素子２に流れてい
た電流は帰還ダイオード７に転流する。この時、直流電
源１の電圧がそのスイッチング素子２に印加されている
ので、スイッチング素子２でターンオフ損失が発生す
る。
オフさせると、そのときスイッチング素子２に流れてい
た電流は帰還ダイオード７に転流する。この時、直流電
源１の電圧がそのスイッチング素子２に印加されている
ので、スイッチング素子２でターンオフ損失が発生す
る。
【００１０】また、時刻ｔ1から時刻ｔ3までの期間は、
負荷電流はスイッチング素子２−負荷１０−帰還ダイオ
−ド８の経路で減少しながら環流し、出力電圧はゼロ電
圧に保たれる。時刻ｔ3からｔ4までの期間は、帰還ダイ
オ−ド８−直流電源１−帰還ダイオ−ド７−負荷１０の
経路で環流し直流電源１が逆電圧として印加されるの
で、負荷電流は減少しゼロ電流になるまで負荷に負極性
電圧が印加される。
負荷電流はスイッチング素子２−負荷１０−帰還ダイオ
−ド８の経路で減少しながら環流し、出力電圧はゼロ電
圧に保たれる。時刻ｔ3からｔ4までの期間は、帰還ダイ
オ−ド８−直流電源１−帰還ダイオ−ド７−負荷１０の
経路で環流し直流電源１が逆電圧として印加されるの
で、負荷電流は減少しゼロ電流になるまで負荷に負極性
電圧が印加される。
【００１１】時刻ｔ4で負荷電流はゼロとなり、出力電
圧もゼロとなる。
圧もゼロとなる。
【００１２】時刻ｔ5でスイッチング素子３をタ−ンオ
ンさせると、スイッチング素子３に印加されていた電圧
はゼロになるが、この時負荷電流が流れ始めるので、ス
イッチング素子３でタ−ンオン損失が発生する。
ンさせると、スイッチング素子３に印加されていた電圧
はゼロになるが、この時負荷電流が流れ始めるので、ス
イッチング素子３でタ−ンオン損失が発生する。
【００１３】
【発明が解決しようとする課題】上述のように、従来の
回路構成においては、スイッチング素子のターンオン時
に、その印加電圧が零になる前に電流が流れ始めること
から、ターンオン損失を生じる。また、スイッチング素
子のターンオフ時に、そこを流れる電流が零になる前に
電圧が印加されることから、ターンオフ損失を生じる。
回路構成においては、スイッチング素子のターンオン時
に、その印加電圧が零になる前に電流が流れ始めること
から、ターンオン損失を生じる。また、スイッチング素
子のターンオフ時に、そこを流れる電流が零になる前に
電圧が印加されることから、ターンオフ損失を生じる。
【００１４】本発明の目的は、ターンオン時ターンオフ
時、スイッチング素子に印加される電流・電圧を低減し
て、スイッチング損失を少なくできる回路構成のインバ
ータを提供することにある。
時、スイッチング素子に印加される電流・電圧を低減し
て、スイッチング損失を少なくできる回路構成のインバ
ータを提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、スイッチング素子に帰還ダイオードが逆並列接続さ
れてなるアームをフルブリッジ接続してなるインバータ
において、前記スイッチング素子と並列にコンデンサを
接続し、インバータ出力線にインダクタを挿入接続した
ことを特徴とするインバータとしたのである。
に、スイッチング素子に帰還ダイオードが逆並列接続さ
れてなるアームをフルブリッジ接続してなるインバータ
において、前記スイッチング素子と並列にコンデンサを
接続し、インバータ出力線にインダクタを挿入接続した
ことを特徴とするインバータとしたのである。
【００１６】また、スイッチング素子に帰還ダイオード
が逆並列接続されてなるアームをフルブリッジ接続して
なるインバータにおいて、前記スイッチング素子と並列
にコンデンサを接続し、インバータ出力線にインダクタ
を挿入接続し、１つの相において他の相よりも、前記コ
ンデンサ定数値が大きく、前記インダクタ定数値が小さ
く選定されることを特徴とするインバータとしてもよ
い。
が逆並列接続されてなるアームをフルブリッジ接続して
なるインバータにおいて、前記スイッチング素子と並列
にコンデンサを接続し、インバータ出力線にインダクタ
を挿入接続し、１つの相において他の相よりも、前記コ
ンデンサ定数値が大きく、前記インダクタ定数値が小さ
く選定されることを特徴とするインバータとしてもよ
い。
【００１７】さらに、前記インダクタと前記スイッチン
グ素子からなる直列回路と逆並列にダイオードを接続す
るとよい。
グ素子からなる直列回路と逆並列にダイオードを接続す
るとよい。
【００１８】
【作用】このように構成されることから、本発明によれ
ば、次の作用により目的が達成される。上記回路構成に
おいて、１個のスイッチング素子がターンオフすると、
その負荷電流はターンオフしたスイッチング素子と並列
に接続されたコンデンサへ転流し、同一アームのコンデ
ンサとそのコンデンサと負荷の間に挿入されたインダク
タ及び負荷を含んだＬＣ振動回路により振動電流とな
る。ここでターンオフしたスイッチング素子の電圧は、
もしＬＣ振動回路がないと、理論的には瞬間にして電源
電圧に達するが、ここに設けたＬＣ振動回路により、コ
ンデンサを充電しつつＬＣ振動回路で振動しながら徐々
に上昇してゆき、遂には電源電圧となるが、ターンオフ
時近傍ではスイッチング素子に印加される電圧が低いの
で、ターンオフ損失が低減される。また、それと同時
に、ターンオフしたスイッチング素子と直列接続された
同一相の他のアームに接続されたコンデンサは、ターン
オフ直前まで直流電源で充電されているが、上述したス
イッチング素子のターンオフにより、上述したインダク
タ及び負荷を含んだＬＣ振動回路により負荷電流を供給
する。このコンデンサは、直流電源の正極と負極間に接
続されているので、電源電圧とのバランスを保つまで放
電する。この結果、ターンオフしたスイッチング素子と
同一相の他のアームのスイッチング素子は、電圧が零の
状態でターンオンすることができるのでターンオン損失
は発生しない。
ば、次の作用により目的が達成される。上記回路構成に
おいて、１個のスイッチング素子がターンオフすると、
その負荷電流はターンオフしたスイッチング素子と並列
に接続されたコンデンサへ転流し、同一アームのコンデ
ンサとそのコンデンサと負荷の間に挿入されたインダク
タ及び負荷を含んだＬＣ振動回路により振動電流とな
る。ここでターンオフしたスイッチング素子の電圧は、
もしＬＣ振動回路がないと、理論的には瞬間にして電源
電圧に達するが、ここに設けたＬＣ振動回路により、コ
ンデンサを充電しつつＬＣ振動回路で振動しながら徐々
に上昇してゆき、遂には電源電圧となるが、ターンオフ
時近傍ではスイッチング素子に印加される電圧が低いの
で、ターンオフ損失が低減される。また、それと同時
に、ターンオフしたスイッチング素子と直列接続された
同一相の他のアームに接続されたコンデンサは、ターン
オフ直前まで直流電源で充電されているが、上述したス
イッチング素子のターンオフにより、上述したインダク
タ及び負荷を含んだＬＣ振動回路により負荷電流を供給
する。このコンデンサは、直流電源の正極と負極間に接
続されているので、電源電圧とのバランスを保つまで放
電する。この結果、ターンオフしたスイッチング素子と
同一相の他のアームのスイッチング素子は、電圧が零の
状態でターンオンすることができるのでターンオン損失
は発生しない。
【００１９】スイッチング素子のターンオフ時に、電圧
を出力している状態で電流を遮断する必要がある相で
は、ターンオフ時に転流する負荷電流の通路を確保する
ことが重要となり、その対策として振動回路を構成する
コンデンサの静電容量値を大きくする。そして、ターン
オン時には、予め帰還ダイオード側に電流を流した後、
スイッチング素子をターンオンする。
を出力している状態で電流を遮断する必要がある相で
は、ターンオフ時に転流する負荷電流の通路を確保する
ことが重要となり、その対策として振動回路を構成する
コンデンサの静電容量値を大きくする。そして、ターン
オン時には、予め帰還ダイオード側に電流を流した後、
スイッチング素子をターンオンする。
【００２０】これに対して他の相では、スイッチング素
子のターンオフ時は、電圧を出力しない状態で電流を遮
断し、ターンオン時は逆並列に接続された帰還ダイオー
ドに殆ど電流が流れない状態でターンオンする。したが
ってこの場合は、コンデンサの静電容量値を大きくする
と、ターンオン時、負荷電流による電荷の引き抜きが不
足し、電圧が印加された状態でスイッチング素子をター
ンオンすることになり損失が増加するのでコンデンサの
静電容量値を小さくする。また、コンデンサの静電容量
値を小さくすることでコンデンサの充電・放電を速くす
ることができ、又インダクタの値を大きくすることで負
荷電流を持続させ、小電流領域においてもコンデンサの
充放電を可能とし、スイッチング損失を低減できる。
子のターンオフ時は、電圧を出力しない状態で電流を遮
断し、ターンオン時は逆並列に接続された帰還ダイオー
ドに殆ど電流が流れない状態でターンオンする。したが
ってこの場合は、コンデンサの静電容量値を大きくする
と、ターンオン時、負荷電流による電荷の引き抜きが不
足し、電圧が印加された状態でスイッチング素子をター
ンオンすることになり損失が増加するのでコンデンサの
静電容量値を小さくする。また、コンデンサの静電容量
値を小さくすることでコンデンサの充電・放電を速くす
ることができ、又インダクタの値を大きくすることで負
荷電流を持続させ、小電流領域においてもコンデンサの
充放電を可能とし、スイッチング損失を低減できる。
【００２１】また、上記回路構成からなるインバータで
は、各アームごとに順次スイッチングを行い、同一相の
１つのアームのスイッチング素子がオフしてから他のア
ームのスイッチング素子がオンするまでの期間、他の相
ではスイッチングを行っていないので、他の相への振動
動作による影響はなく、各相ごとに振動回路要素に差量
をもたせることができ、各相で最も顕著に現れるスイッ
チング損失を最小にするように選定できる。
は、各アームごとに順次スイッチングを行い、同一相の
１つのアームのスイッチング素子がオフしてから他のア
ームのスイッチング素子がオンするまでの期間、他の相
ではスイッチングを行っていないので、他の相への振動
動作による影響はなく、各相ごとに振動回路要素に差量
をもたせることができ、各相で最も顕著に現れるスイッ
チング損失を最小にするように選定できる。
【００２２】また、上記ＬＣ回路でサージ電圧等による
過電圧が生じると、電流はインダクタの出力端に接続さ
れたダイオードのうち、コンデンサの放電方向に電流を
流すことができるダイオードと直流電源を通って流れ、
スイッチング素子の電圧は電源電圧以下に抑制される。
したがって、スイッチング素子に過電圧が印加されるこ
とがない。このように、インバータの基本回路に振動回
路要素を付加し、その定数を２相の間で差を与えること
で、スイッチング損失を低減できる。
過電圧が生じると、電流はインダクタの出力端に接続さ
れたダイオードのうち、コンデンサの放電方向に電流を
流すことができるダイオードと直流電源を通って流れ、
スイッチング素子の電圧は電源電圧以下に抑制される。
したがって、スイッチング素子に過電圧が印加されるこ
とがない。このように、インバータの基本回路に振動回
路要素を付加し、その定数を２相の間で差を与えること
で、スイッチング損失を低減できる。
【００２３】
【実施例】本発明の一実施例を図１，２を用いて説明す
る。図１はインバータの回路構成である。基本回路は従
来の単相インバータとして最も多く用いられているフル
ブリッジ回路であり、図５で既に述べたとおりである。
本実施例の特徴は、前記フルブリッジ回路に、スイッチ
ング素子２，３，４，５と並列に、それぞれ、コンデン
サ１１，１２，１３，１４を接続している。さらに、ス
イッチング素子２と３の接続点である出力線と負荷１０
の一端との間にインダクタ１９を、スイッチング素子４
と５の接続点である他の出力線と負荷１０の他端との間
にインダクタ２０をそれぞれ接続している点、および、
スイッチング素子２とインダクタ１９の直列回路と逆並
列にダイオード１５を、同様に、スイッチング素子３と
インダクタ１９の直列回路と逆並列にダイオード１６
を、スイッチング素子４とインダクタ２０の直列回路と
逆並列にダイオード１７を、スイッチング素子５とイン
ダクタ２０の直列回路と逆並列にダイオード１８を接続
している点にある。
る。図１はインバータの回路構成である。基本回路は従
来の単相インバータとして最も多く用いられているフル
ブリッジ回路であり、図５で既に述べたとおりである。
本実施例の特徴は、前記フルブリッジ回路に、スイッチ
ング素子２，３，４，５と並列に、それぞれ、コンデン
サ１１，１２，１３，１４を接続している。さらに、ス
イッチング素子２と３の接続点である出力線と負荷１０
の一端との間にインダクタ１９を、スイッチング素子４
と５の接続点である他の出力線と負荷１０の他端との間
にインダクタ２０をそれぞれ接続している点、および、
スイッチング素子２とインダクタ１９の直列回路と逆並
列にダイオード１５を、同様に、スイッチング素子３と
インダクタ１９の直列回路と逆並列にダイオード１６
を、スイッチング素子４とインダクタ２０の直列回路と
逆並列にダイオード１７を、スイッチング素子５とイン
ダクタ２０の直列回路と逆並列にダイオード１８を接続
している点にある。
【００２４】図２に上記の一実施例における各部の動作
を示すタイムチャートを示す。時刻ｔ0でスイッチング
素子２をターンオンさせる。時刻ｔ0からｔ1までの時間
は、スイッチング素子２及びスイッチング素子５がター
ンオン状態となり、負荷１０には直流電源１で決まる正
極性電圧が印加される。
を示すタイムチャートを示す。時刻ｔ0でスイッチング
素子２をターンオンさせる。時刻ｔ0からｔ1までの時間
は、スイッチング素子２及びスイッチング素子５がター
ンオン状態となり、負荷１０には直流電源１で決まる正
極性電圧が印加される。
【００２５】時刻ｔ1でスイッチング素子５をターンオ
フさせる。そのときスイッチング素子５に流れていた負
荷電流はコンデンサ１３とコンデンサ１４に転流し、イ
ンダクタ２０と前記コンデンサが振動回路となるように
回路定数が選定されている。この時、振動電流は、一方
はインダクタ２０−コンデンサ１３−スイッチング素子
２−インダクタ１９−負荷１０の経路で流れてコンデン
サ１３を放電し、他方はインダクタ２０−コンデンサ１
４−直流電源１−スイッチング素子２−インダクタ１９
−負荷１０の経路で流れてコンデンサ１４を充電する。
この振動電流が流れている間、コンデンサ１４は充電さ
れて、徐々に振動的に電源電圧に到り、同時にコンデン
サ１３も上記回路で振動的に放電する。
フさせる。そのときスイッチング素子５に流れていた負
荷電流はコンデンサ１３とコンデンサ１４に転流し、イ
ンダクタ２０と前記コンデンサが振動回路となるように
回路定数が選定されている。この時、振動電流は、一方
はインダクタ２０−コンデンサ１３−スイッチング素子
２−インダクタ１９−負荷１０の経路で流れてコンデン
サ１３を放電し、他方はインダクタ２０−コンデンサ１
４−直流電源１−スイッチング素子２−インダクタ１９
−負荷１０の経路で流れてコンデンサ１４を充電する。
この振動電流が流れている間、コンデンサ１４は充電さ
れて、徐々に振動的に電源電圧に到り、同時にコンデン
サ１３も上記回路で振動的に放電する。
【００２６】スイッチング素子５の印加電圧はこれらの
コンデンサ１３、１４の充放電に伴い徐々に上昇する。
即ち、ターンオフ損失を発生する時間、即ちコレクタ電
流が零になるまでの時間、スイッチング素子５に印加さ
れる電圧が低いのでターンオフ損失は小さくなる。
コンデンサ１３、１４の充放電に伴い徐々に上昇する。
即ち、ターンオフ損失を発生する時間、即ちコレクタ電
流が零になるまでの時間、スイッチング素子５に印加さ
れる電圧が低いのでターンオフ損失は小さくなる。
【００２７】図３にコンデンサ１４の静電容量値をパラ
メータとしたターンオフ時にスイッチング素子５に印加
される電圧の振動的波形のｔ1に近い時刻の部分を示
す。ｔ1近傍のピークは配線類のインダクタンス（記載
省略）によるものである。図に示すようにコンデンサ１
４の値を大きくするほどスイッチング素子５のターンオ
フ時の印加電圧の増加比率が抑制されるので、スイッチ
ング損失を低減できる。
メータとしたターンオフ時にスイッチング素子５に印加
される電圧の振動的波形のｔ1に近い時刻の部分を示
す。ｔ1近傍のピークは配線類のインダクタンス（記載
省略）によるものである。図に示すようにコンデンサ１
４の値を大きくするほどスイッチング素子５のターンオ
フ時の印加電圧の増加比率が抑制されるので、スイッチ
ング損失を低減できる。
【００２８】このとき、インバータの出力電圧は直流電
源１の電圧とコンデンサ１４の電圧の差分であるので振
動動作に伴い徐々に減少し、時刻ｔ2で、コンデンサ１
４の電圧が充電されて電源電圧に達するとインバータの
出力電圧は零になる。同時に、コンデンサ１３の電圧も
放電して零になり、振動動作は終了する。このとき負荷
電流は、インダクタ２０−帰還ダイオード８−スイッチ
ング素子２−インダクタ１９−負荷１０の経路で環流す
る。
源１の電圧とコンデンサ１４の電圧の差分であるので振
動動作に伴い徐々に減少し、時刻ｔ2で、コンデンサ１
４の電圧が充電されて電源電圧に達するとインバータの
出力電圧は零になる。同時に、コンデンサ１３の電圧も
放電して零になり、振動動作は終了する。このとき負荷
電流は、インダクタ２０−帰還ダイオード８−スイッチ
ング素子２−インダクタ１９−負荷１０の経路で環流す
る。
【００２９】時刻ｔ3でスイッチング素子４はターンオ
ンする。このスイッチング素子４と並列接続されたコン
デンサ１３は既に放電して零となっているので、スイッ
チング素子４の電圧は零でありターンオン損失は発生し
ない。
ンする。このスイッチング素子４と並列接続されたコン
デンサ１３は既に放電して零となっているので、スイッ
チング素子４の電圧は零でありターンオン損失は発生し
ない。
【００３０】次に、時刻ｔ4でスイッチング素子２をタ
ーンオフさせる。このときスイッチング素子２に流れて
いた電流は同一相のコンデンサ１１とコンデンサ１２に
転流し、インダクタ１９と前記コンデンサが振動動作す
る。このとき振動電流は、一方はコンデンサ１１−イン
ダクタ１９−負荷１０−インダクタ２０−帰還ダイオー
ド８の経路で流れ、コンデンサ１１を充電し、他方はコ
ンデンサ１２−インダクタ１９−負荷１０−インダクタ
２０−帰還ダイオード８−直流電源１の経路で流れ、コ
ンデンサ１２を放電する。スイッチング素子２に印加さ
れる電圧は、振動動作によりコンデンサ１１を充電しつ
つ徐々に上昇するのでスイッチング素子５の場合と同様
にターンオフ損失は小さくなる。
ーンオフさせる。このときスイッチング素子２に流れて
いた電流は同一相のコンデンサ１１とコンデンサ１２に
転流し、インダクタ１９と前記コンデンサが振動動作す
る。このとき振動電流は、一方はコンデンサ１１−イン
ダクタ１９−負荷１０−インダクタ２０−帰還ダイオー
ド８の経路で流れ、コンデンサ１１を充電し、他方はコ
ンデンサ１２−インダクタ１９−負荷１０−インダクタ
２０−帰還ダイオード８−直流電源１の経路で流れ、コ
ンデンサ１２を放電する。スイッチング素子２に印加さ
れる電圧は、振動動作によりコンデンサ１１を充電しつ
つ徐々に上昇するのでスイッチング素子５の場合と同様
にターンオフ損失は小さくなる。
【００３１】インバータの出力電圧は電源電圧とコンデ
ンサ１２の電圧の差分であるので、振動動作に伴い出力
電圧は負極性に徐々に上昇し、時刻ｔ5でコンデンサ１
１の電圧が電源電圧に、コンデンサ１２の電圧が零電圧
に達すると振動動作は終了する。このとき負荷電流はイ
ンダクタ１９−負荷１０−インダクタ２０−帰還ダイオ
ード８−直流電源１−帰還ダイオード７の経路で環流
し、負荷電流の極性に対し直流電源１が逆電圧として印
加されるので負荷電流は減少してゆく。
ンサ１２の電圧の差分であるので、振動動作に伴い出力
電圧は負極性に徐々に上昇し、時刻ｔ5でコンデンサ１
１の電圧が電源電圧に、コンデンサ１２の電圧が零電圧
に達すると振動動作は終了する。このとき負荷電流はイ
ンダクタ１９−負荷１０−インダクタ２０−帰還ダイオ
ード８−直流電源１−帰還ダイオード７の経路で環流
し、負荷電流の極性に対し直流電源１が逆電圧として印
加されるので負荷電流は減少してゆく。
【００３２】時刻ｔ6でスイッチング素子３をターンオ
ンさせる。スイッチング素子２のターンオフに伴いスイ
ッチング素子３と並列接続されたコンデンサ１２は既に
放電して零となっているのでスイッチング素子３の電圧
は零となりターンオン損失は発生しない。スイッチング
素子３のターンオンにより、負荷には直流電源１で決ま
る負極性電圧が印加され、負荷電流は負極性に増加す
る。
ンさせる。スイッチング素子２のターンオフに伴いスイ
ッチング素子３と並列接続されたコンデンサ１２は既に
放電して零となっているのでスイッチング素子３の電圧
は零となりターンオン損失は発生しない。スイッチング
素子３のターンオンにより、負荷には直流電源１で決ま
る負極性電圧が印加され、負荷電流は負極性に増加す
る。
【００３３】図４に時刻ｔ4近傍から時刻ｔ6近傍までの
スイッチング素子３及び帰還ダイオード７の回路の電流
波形を示す。図４（ａ）はインダクタ１９、図４（ｂ）
はコンデンサ１２の値をパラメータとしたものである。
図において、正極性側が帰還ダイオード７の電流であ
り、負極性側がスイッチング素子３の電流である。帰還
ダイオード７とスイッチング素子３の電流は定常時は負
荷電流と同一であるが、スイッチング時にはコンデンサ
１２に分流するので負荷電流の一部分が流れる。
スイッチング素子３及び帰還ダイオード７の回路の電流
波形を示す。図４（ａ）はインダクタ１９、図４（ｂ）
はコンデンサ１２の値をパラメータとしたものである。
図において、正極性側が帰還ダイオード７の電流であ
り、負極性側がスイッチング素子３の電流である。帰還
ダイオード７とスイッチング素子３の電流は定常時は負
荷電流と同一であるが、スイッチング時にはコンデンサ
１２に分流するので負荷電流の一部分が流れる。
【００３４】インダクタンス値が大きいほど負荷電流や
インダクタ１９の電流が持続するので、図示のようにｔ
6にインダクタンスが大きいほど帰還ダイオード７に電
流を流した状態でスイッチング素子３をターンオンで
き、オン時のスイッチング損失低減ができる。
インダクタ１９の電流が持続するので、図示のようにｔ
6にインダクタンスが大きいほど帰還ダイオード７に電
流を流した状態でスイッチング素子３をターンオンで
き、オン時のスイッチング損失低減ができる。
【００３５】静電容量値を変えた時、インダクタンス値
を変えた時、ともに電流変化が少ないが、上述したよう
にコンデンサ１２に負荷電流が分流するので差異は大き
く表れない。
を変えた時、ともに電流変化が少ないが、上述したよう
にコンデンサ１２に負荷電流が分流するので差異は大き
く表れない。
【００３６】以上がインバータ動作の半サイクルであ
り、残りの半サイクルも前述と同様な動作を行う。
り、残りの半サイクルも前述と同様な動作を行う。
【００３７】上述したように、回路動作はスイッチング
素子２と３の相とスイッチング素子４と５の相では異な
っているので、回路定数の選定もことなってくるのであ
る。
素子２と３の相とスイッチング素子４と５の相では異な
っているので、回路定数の選定もことなってくるのであ
る。
【００３８】スイッチング素子４と５の相では、でスイ
ッチング素子５は、図２に示す時刻ｔ1のようにターン
オフ時に電圧を出力している状態で電流を遮断する必要
がある。従ってターンオフ時に転流する負荷電流の通路
を確保することが重要となる。その対策としてコンデン
サ１３と１４の値を大きくするのも方法である。ターン
オン時は予め帰還ダイオード９側に電流が流れた後、時
刻ｔ7のようにスイッチング素子５をターンオンする。
ッチング素子５は、図２に示す時刻ｔ1のようにターン
オフ時に電圧を出力している状態で電流を遮断する必要
がある。従ってターンオフ時に転流する負荷電流の通路
を確保することが重要となる。その対策としてコンデン
サ１３と１４の値を大きくするのも方法である。ターン
オン時は予め帰還ダイオード９側に電流が流れた後、時
刻ｔ7のようにスイッチング素子５をターンオンする。
【００３９】これに対してスイッチング素子２と３の相
では、スイッチング素子２はターンオフ時は、図２の時
刻ｔ4のように電圧を出力しない状態で電流を遮断し、
ターンオン時は時刻ｔ6のように帰還ダイオード７側に
殆ど電流が流れない状態でターンオンする。したがって
この場合は、コンデンサ１１と１２の値を大きくする
と、ターンオン時、負荷電流による電荷の引き抜きが不
足し、電圧が印加された状態でスイッチング素子２また
は３をターンオンすることになり損失が増加する。ま
た、コンデンサ１１と１２の値を小さくすることでコン
デンサの充電・放電を速くすることができ、又インダク
タ１９の値を大きくすることで負荷電流を持続させ、小
電流領域においてもコンデンサ１１，１２の充放電を可
能とし、スイッチング損失を低減できる。
では、スイッチング素子２はターンオフ時は、図２の時
刻ｔ4のように電圧を出力しない状態で電流を遮断し、
ターンオン時は時刻ｔ6のように帰還ダイオード７側に
殆ど電流が流れない状態でターンオンする。したがって
この場合は、コンデンサ１１と１２の値を大きくする
と、ターンオン時、負荷電流による電荷の引き抜きが不
足し、電圧が印加された状態でスイッチング素子２また
は３をターンオンすることになり損失が増加する。ま
た、コンデンサ１１と１２の値を小さくすることでコン
デンサの充電・放電を速くすることができ、又インダク
タ１９の値を大きくすることで負荷電流を持続させ、小
電流領域においてもコンデンサ１１，１２の充放電を可
能とし、スイッチング損失を低減できる。
【００４０】上記のようにスイッチング素子２と３の相
とスイッチング素子４と５の相の振動回路定数はそれぞ
れに最適な値を選択することが好ましい。
とスイッチング素子４と５の相の振動回路定数はそれぞ
れに最適な値を選択することが好ましい。
【００４１】また、本回路構成では、図２のタイムチャ
ートでも明らかなように、ある一つの相でスイッチング
動作中には他の相でのスイッチング動作はないので、他
の相への影響を考慮する必要がない。したがって、各相
ごとに振動要素に差量をもたせ、出力電圧全周期に渡っ
てスイッチング損失を最小にする振動条件を設定するこ
とができる。
ートでも明らかなように、ある一つの相でスイッチング
動作中には他の相でのスイッチング動作はないので、他
の相への影響を考慮する必要がない。したがって、各相
ごとに振動要素に差量をもたせ、出力電圧全周期に渡っ
てスイッチング損失を最小にする振動条件を設定するこ
とができる。
【００４２】また、スイッチング動作や振動動作に伴
い、各スイッチング素子の電圧が過渡的に電源電圧を超
える可能性があるが、各スイッチング素子とインダクタ
１９と２０の直列回路に逆並列にダイオード１５〜１８
を接続することで過電圧発生を防止できる。即ち、スイ
ッチング素子２又は４に過電圧が発生した時は、コンデ
ンサ１１又はコンデンサ１３−直流電源１−ダイオード
１６又はダイオード１８−インダクタ１９又はインダク
タ２０の経路で振動電流を流し、また、スイッチング素
子３又は５に過電圧が発生した時はコンデンサ１２又は
コンデンサ１４−インダクタ１９又はインダクタ２０−
ダイオード１５又はダイオード１７−直流電源１の経路
で振動電流を流しコンデンサを放電させスイッチング素
子に印加される過電圧を防止することができる。
い、各スイッチング素子の電圧が過渡的に電源電圧を超
える可能性があるが、各スイッチング素子とインダクタ
１９と２０の直列回路に逆並列にダイオード１５〜１８
を接続することで過電圧発生を防止できる。即ち、スイ
ッチング素子２又は４に過電圧が発生した時は、コンデ
ンサ１１又はコンデンサ１３−直流電源１−ダイオード
１６又はダイオード１８−インダクタ１９又はインダク
タ２０の経路で振動電流を流し、また、スイッチング素
子３又は５に過電圧が発生した時はコンデンサ１２又は
コンデンサ１４−インダクタ１９又はインダクタ２０−
ダイオード１５又はダイオード１７−直流電源１の経路
で振動電流を流しコンデンサを放電させスイッチング素
子に印加される過電圧を防止することができる。
【００４３】
【発明の効果】本発明によれば、スイッチング素子に振
動回路要素を付与し、その定数を各アームに最適に選定
することにより、スイッチング素子のスイッチング損失
を低減することができる。したがってスイッチング周波
数高周波化により増加するスイッチング損失の低減が可
能となる。その結果、インバータのスイッチング周波数
を高周波化して、インバータ及びその応用機器の小形・
軽量化及び低騒音化を可能とする効果がある。
動回路要素を付与し、その定数を各アームに最適に選定
することにより、スイッチング素子のスイッチング損失
を低減することができる。したがってスイッチング周波
数高周波化により増加するスイッチング損失の低減が可
能となる。その結果、インバータのスイッチング周波数
を高周波化して、インバータ及びその応用機器の小形・
軽量化及び低騒音化を可能とする効果がある。
【図１】本発明の一実施例の回路構成を示す図である。
【図２】本発明の一実施例のタイムチャートを示す図で
ある。
ある。
【図３】本発明の一実施例におけるターンオフ時のスイ
ッチング素子の電圧波形の一例を示した図である。
ッチング素子の電圧波形の一例を示した図である。
【図４】本発明の一実施例におけるターンオン時のスイ
ッチング素子の電流波形の一例を示した図である。
ッチング素子の電流波形の一例を示した図である。
【図５】従来方式の回路構成の一例を示す図である。
【図６】従来方式の一例のタイムチャートを示す図であ
る。
る。
１ 直流電源 ２，３，４，５ スイッチング素子 ６，７，８，９ 帰還ダイオード １１，１２，１３，１４ コンデンサ １５，１６，１７，１８ ダイオード １９，２０ インダクタ
Claims (3)
- 【請求項１】 スイッチング素子に帰還ダイオードが逆
並列接続されてなるアームをフルブリッジ接続してなる
インバータにおいて、前記スイッチング素子と並列にコ
ンデンサを接続し、インバータ出力線にインダクタを挿
入接続したことを特徴とするインバータ。 - 【請求項２】 スイッチング素子に帰還ダイオードが逆
並列接続されてなるアームをフルブリッジ接続してなる
インバータにおいて、前記スイッチング素子と並列にコ
ンデンサを接続し、インバータ出力線にインダクタを挿
入接続し、１つの相において他の相よりも、前記コンデ
ンサ定数値が大きく、前記インダクタ定数値が小さく選
定されることを特徴とするインバータ。 - 【請求項３】 請求項１，２のいずれかにおいて、前記
スイッチング素子と前記インダクタとからなる直列回路
と逆並列にダイオードを接続したことを特徴とするイン
バータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275312A JPH05115181A (ja) | 1991-10-23 | 1991-10-23 | インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275312A JPH05115181A (ja) | 1991-10-23 | 1991-10-23 | インバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05115181A true JPH05115181A (ja) | 1993-05-07 |
Family
ID=17553692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275312A Pending JPH05115181A (ja) | 1991-10-23 | 1991-10-23 | インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05115181A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153316A (ja) * | 2007-12-21 | 2009-07-09 | Mitsubishi Electric Corp | 電力変換装置 |
| US8716986B2 (en) | 2010-05-07 | 2014-05-06 | Mitsubishi Electric Corporation | Power conversion circuit |
-
1991
- 1991-10-23 JP JP3275312A patent/JPH05115181A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153316A (ja) * | 2007-12-21 | 2009-07-09 | Mitsubishi Electric Corp | 電力変換装置 |
| US8716986B2 (en) | 2010-05-07 | 2014-05-06 | Mitsubishi Electric Corporation | Power conversion circuit |
| US9065357B2 (en) | 2010-05-07 | 2015-06-23 | Mitsubishi Electric Corporation | Power conversion circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3459142B2 (ja) | 駆動パルス出力制限回路 | |
| JPH02184267A (ja) | 無損失スナッバ・リセット部品を有する直列共振インバータ | |
| WO2000048300A1 (en) | Offset resonance zero volt switching flyback converter | |
| JPH10341575A (ja) | 改善された波形率と低減した電磁干渉を有する部分共振直列コンバータ | |
| JP2003520407A (ja) | 多ランプ動作用の電力帰還力率修正方式 | |
| Fujiwara et al. | A novel lossless passive snubber for soft-switching boost-type converters | |
| JP2001112242A (ja) | 変換器 | |
| EP0125278B1 (en) | Power supply having a dc imput power source and pulsed current supplying stages | |
| US4688165A (en) | Current fed inverter bridge with conduction overlap and load tuning | |
| JPH07123717A (ja) | スイッチング電源装置 | |
| JPH10210757A (ja) | ゼロ電流ターンオン形ｐｗｍインバータ装置 | |
| EP1325549B1 (en) | A resonant converter | |
| JPH05115181A (ja) | インバータ | |
| US20020000923A1 (en) | Switching power supply circuit | |
| JPH0956166A (ja) | 電力変換装置 | |
| KR101656021B1 (ko) | 직렬공진형 컨버터 | |
| JP3296424B2 (ja) | 電力変換装置 | |
| JP3877042B2 (ja) | 補助共振回路 | |
| KR19980020600A (ko) | 영전압 스위칭 3-레벨 보조 공진 폴 인버터 | |
| Pomilio et al. | Performance improvement of soft-switched PWM rectifiers with inductive load | |
| CN215733441U (zh) | 混合式直流断路器 | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JP2673996B2 (ja) | インバータ装置 | |
| JPH09252578A (ja) | 高調波電流低減回路 | |
| JPH09322543A (ja) | 昇圧形３相全波整流装置の制御方法及び制御回路 |