JPH05114752A - リードレス光学素子の製造方法 - Google Patents
リードレス光学素子の製造方法Info
- Publication number
- JPH05114752A JPH05114752A JP3275087A JP27508791A JPH05114752A JP H05114752 A JPH05114752 A JP H05114752A JP 3275087 A JP3275087 A JP 3275087A JP 27508791 A JP27508791 A JP 27508791A JP H05114752 A JPH05114752 A JP H05114752A
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- substrate
- chip
- bumps
- concave surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 従来の高価で時間を要するダイボンド及びワ
イヤボンド工程を省略してリードレス光学素子を製造す
る。 【構成】 多数の凹面部を有し、各凹面部に対応して立
体パターンのめっき電極を設けた基板を備え、基板の各
凹面部にバンプ付き半導体光学素子チップ５を落とし込
み、落とし込んだチップ５のバンプ５ａ，５ａをめっき
により成長させてチップ電極及び各凹面部電極３間を接
続し、各凹面部単位で基板を分割して光学素子を構成す
る。
イヤボンド工程を省略してリードレス光学素子を製造す
る。 【構成】 多数の凹面部を有し、各凹面部に対応して立
体パターンのめっき電極を設けた基板を備え、基板の各
凹面部にバンプ付き半導体光学素子チップ５を落とし込
み、落とし込んだチップ５のバンプ５ａ，５ａをめっき
により成長させてチップ電極及び各凹面部電極３間を接
続し、各凹面部単位で基板を分割して光学素子を構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、表面実装用のリードレ
ス光学素子の製造方法に関するものである。
ス光学素子の製造方法に関するものである。
【０００２】
【従来の技術】従来、１枚の基板に多数の発光素子用反
射ケースを形成し、スルーホール部の沿って基板を分割
することにより個々のリードレス発光素子を得るものが
提案されている（例えば、特開平１−２８３８８３号公
報）。上記反射ケースは、１枚の樹脂基板に多数の凹面
部を有するものであり、これら各凹面部に対応して立体
パターンのめっき電極を設け、めっき電極部に各発光ダ
イオードチップが搭載される。
射ケースを形成し、スルーホール部の沿って基板を分割
することにより個々のリードレス発光素子を得るものが
提案されている（例えば、特開平１−２８３８８３号公
報）。上記反射ケースは、１枚の樹脂基板に多数の凹面
部を有するものであり、これら各凹面部に対応して立体
パターンのめっき電極を設け、めっき電極部に各発光ダ
イオードチップが搭載される。
【０００３】
【発明が解決しようとする課題】ところで従来、凹面部
にＡｇペースト等を塗布し、その上に自動ダイボンダー
で発光ダイオードチップをダイボンドし、その後、Ａｕ
ワイヤーでワイヤーボンドする工程が必要である。これ
ら工程には、高価な自動ダイボンダーやワイヤーボンダ
ーが必要なばかりか、各工程における作業時間の短縮に
は限界がある。
にＡｇペースト等を塗布し、その上に自動ダイボンダー
で発光ダイオードチップをダイボンドし、その後、Ａｕ
ワイヤーでワイヤーボンドする工程が必要である。これ
ら工程には、高価な自動ダイボンダーやワイヤーボンダ
ーが必要なばかりか、各工程における作業時間の短縮に
は限界がある。
【０００４】本発明は、上記点に鑑み、ダイボンド，ワ
イヤーボンドの工程を省略できるリードレス光学素子の
製造方法を提供することを目的とするものである。
イヤーボンドの工程を省略できるリードレス光学素子の
製造方法を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明におけるリードレ
ス光学素子の製造方法は、多数の凹面部を有し、各凹面
部に対応して立体パターンのめっき電極を設けた基板を
備え、基板の各凹面部にバンプ付き半導体光学素子チッ
プを落とし込み、落とし込んだチップのバンプをめっき
により成長させてチップ電極及び各凹面部電極間を接続
し、各凹面部単位で基板を分割して光学素子を構成する
ことを特徴とするものである。
ス光学素子の製造方法は、多数の凹面部を有し、各凹面
部に対応して立体パターンのめっき電極を設けた基板を
備え、基板の各凹面部にバンプ付き半導体光学素子チッ
プを落とし込み、落とし込んだチップのバンプをめっき
により成長させてチップ電極及び各凹面部電極間を接続
し、各凹面部単位で基板を分割して光学素子を構成する
ことを特徴とするものである。
【０００６】
【作用】本発明は上記のように、基板の各凹面部にバン
プ付き半導体光学素子チップを落とし込んでチップを搭
載するものであり、高価な自動ダイボンダー等が不要で
短時間にチップを搭載できるとともに、接続はチップの
バンプをめっきにより成長させて行うので、ワイヤーボ
ンダー等も不要にして短時間、且つ簡単に接続できる。
プ付き半導体光学素子チップを落とし込んでチップを搭
載するものであり、高価な自動ダイボンダー等が不要で
短時間にチップを搭載できるとともに、接続はチップの
バンプをめっきにより成長させて行うので、ワイヤーボ
ンダー等も不要にして短時間、且つ簡単に接続できる。
【０００７】
【実施例】以下図面に従って本発明の一実施例を説明す
る。
る。
【０００８】図１は、母体となる、マトリックス状態に
並べられた多数の凹面部２を有する樹脂またはセラミッ
ク基板からなる立体配線基板１である。この立体配線基
板１の各凹面部２には、図２の拡大断面図に示すよう
に、各凹面部２に対応して立体パターンのめっき電極３
が形成される。めっき電極３は、凹面部２の両側面、こ
の両側面から延びて接続されるスルーホール４、及びス
ルーホール４を通して裏面に導かれる電極部を有してお
り、また凹面部２は、図３のように、バンプ５ａ，５ａ
付き発光ダイオードチップ５の大きさに合わせて形成さ
れたものである。
並べられた多数の凹面部２を有する樹脂またはセラミッ
ク基板からなる立体配線基板１である。この立体配線基
板１の各凹面部２には、図２の拡大断面図に示すよう
に、各凹面部２に対応して立体パターンのめっき電極３
が形成される。めっき電極３は、凹面部２の両側面、こ
の両側面から延びて接続されるスルーホール４、及びス
ルーホール４を通して裏面に導かれる電極部を有してお
り、また凹面部２は、図３のように、バンプ５ａ，５ａ
付き発光ダイオードチップ５の大きさに合わせて形成さ
れたものである。
【０００９】このような立体パターンを形成した立体配
線基板１上に、バンプ付き発光ダイオードチップ５をば
らまき、振動を与えることによって、各凹面部２にバン
プ付き発光ダイオードチップ５を落とし込む。あるい
は、１個１個バンプ付き発光ダイオード５を各凹面部２
に落とし込んでもよい。これは従来で言うダイボンドに
相当するものであり、Ａｇペースト及び高価な自動ダイ
ボンド装置を必要とせず、非常に簡単で短時間で処理で
きる。例えば、上記前者の場合、立体配線基板１に２０
００個の凹面部２を形成しているものとしても、チップ
の嵌め込み時間は約１分間程度であり、１ダイオードチ
ップあたり０．０３秒で落とし込むことが可能である。
線基板１上に、バンプ付き発光ダイオードチップ５をば
らまき、振動を与えることによって、各凹面部２にバン
プ付き発光ダイオードチップ５を落とし込む。あるい
は、１個１個バンプ付き発光ダイオード５を各凹面部２
に落とし込んでもよい。これは従来で言うダイボンドに
相当するものであり、Ａｇペースト及び高価な自動ダイ
ボンド装置を必要とせず、非常に簡単で短時間で処理で
きる。例えば、上記前者の場合、立体配線基板１に２０
００個の凹面部２を形成しているものとしても、チップ
の嵌め込み時間は約１分間程度であり、１ダイオードチ
ップあたり０．０３秒で落とし込むことが可能である。
【００１０】図４は各凹面部２にバンプ付き発光ダイオ
ードチップ５が落とし込まれた状態を示しており、各凹
面部２がこのような状態にある立体配線基板１をめっき
槽にいれ、図５のように、バンプ５ａの金属成長を行う
ことにより、発光ダイオードチップ５の電極と基板１に
おける立体パターンの電極３間の接続を行う。これで従
来のワイヤーボンド相当の工程が終了する。ここでも、
Ａｕワイヤーが不要，高価なワイヤーボンド装置も不必
要であり、かつ多数のチップを同時に処理して短時間で
行える。
ードチップ５が落とし込まれた状態を示しており、各凹
面部２がこのような状態にある立体配線基板１をめっき
槽にいれ、図５のように、バンプ５ａの金属成長を行う
ことにより、発光ダイオードチップ５の電極と基板１に
おける立体パターンの電極３間の接続を行う。これで従
来のワイヤーボンド相当の工程が終了する。ここでも、
Ａｕワイヤーが不要，高価なワイヤーボンド装置も不必
要であり、かつ多数のチップを同時に処理して短時間で
行える。
【００１１】図６は、樹脂７により発光ダイオードチッ
プ５をモールドした後、スルーホール４を通る分割線
Ａ，Ａにそって分割することを示し、これによって図７
のようなリードレス発光素子を得る。
プ５をモールドした後、スルーホール４を通る分割線
Ａ，Ａにそって分割することを示し、これによって図７
のようなリードレス発光素子を得る。
【００１２】以上発光素子の場合を説明したが、受光素
子等でも全く同様に実施できることは言うまでもない。
子等でも全く同様に実施できることは言うまでもない。
【００１３】
【発明の効果】以上のように本発明の製造方法によれ
ば、従来行われていた高価な装置で時間を要していたダ
イボンド及びワイヤボンドを省略して、簡単な装置、且
つ短時間でリードレス光学素子が製造できる。
ば、従来行われていた高価な装置で時間を要していたダ
イボンド及びワイヤボンドを省略して、簡単な装置、且
つ短時間でリードレス光学素子が製造できる。
【図１】基板を示す斜視図である。
【図２】図１の要部拡大断面図である。
【図３】製造工程を説明する第１の断面図である。
【図４】同、第２の断面図である。
【図５】同、第３の断面図である。
【図６】同、第４の断面図である。
【図７】完成品を示す斜視図である。
１ 基板 ２ 凹面部 ３ 電極 ４ スルーホール ５ バンプ付き発光ダイオードチップ ５ａ バンプ ６ 金属成長 Ａ 分割線
Claims (1)
- 【請求項１】 多数の凹面部を有し、各凹面部に対応し
て立体パターンのめっき電極を設けた基板を備え、基板
の各凹面部にバンプ付き半導体光学素子チップを落とし
込み、落とし込んだチップのバンプをめっきにより成長
させてチップ電極及び各凹面部電極間を接続し、各凹面
部単位で基板を分割して光学素子を構成することを特徴
とするリードレス光学素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275087A JP2693888B2 (ja) | 1991-10-23 | 1991-10-23 | リードレス光学素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3275087A JP2693888B2 (ja) | 1991-10-23 | 1991-10-23 | リードレス光学素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114752A true JPH05114752A (ja) | 1993-05-07 |
| JP2693888B2 JP2693888B2 (ja) | 1997-12-24 |
Family
ID=17550621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3275087A Expired - Fee Related JP2693888B2 (ja) | 1991-10-23 | 1991-10-23 | リードレス光学素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693888B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140247A (ja) * | 2004-11-11 | 2006-06-01 | Sony Corp | 配線接続方法、ならびに表示装置およびその製造方法 |
| JP2012253197A (ja) * | 2011-06-02 | 2012-12-20 | Fuji Mach Mfg Co Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-10-23 JP JP3275087A patent/JP2693888B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140247A (ja) * | 2004-11-11 | 2006-06-01 | Sony Corp | 配線接続方法、ならびに表示装置およびその製造方法 |
| JP2012253197A (ja) * | 2011-06-02 | 2012-12-20 | Fuji Mach Mfg Co Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2693888B2 (ja) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4750666A (en) | Method of fabricating gold bumps on IC's and power chips | |
| US6297543B1 (en) | Chip scale package | |
| US6093584A (en) | Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads | |
| US6633030B2 (en) | Surface mountable optocoupler package | |
| US20080237857A1 (en) | Semiconductor package | |
| JPH0722474A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2003522416A (ja) | 下側に設けられた接触部を有する半導体構成素子とその製造方法 | |
| US5308797A (en) | Leads for semiconductor chip assembly and method | |
| JP2003008071A (ja) | Ｌｅｄ基板アセンブリを使用したｌｅｄランプ | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| US6803648B1 (en) | Integrated circuit packages with interconnects on top and bottom surfaces | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| JP2002033522A (ja) | 面発光素子モジュール用の回路基板 | |
| JP2693888B2 (ja) | リードレス光学素子の製造方法 | |
| US7683465B2 (en) | Integrated circuit including clip | |
| JPH0286184A (ja) | 光電子装置 | |
| JPH10270623A (ja) | ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法 | |
| US6630368B2 (en) | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device | |
| US7732259B2 (en) | Non-leaded semiconductor package and a method to assemble the same | |
| JPH04345073A (ja) | 光半導体装置の製造方法 | |
| US20230129297A1 (en) | Leadframe with ground pad cantilever | |
| KR100402107B1 (ko) | 솝 와이어 본딩방법 | |
| JP2001196396A (ja) | 半導体装置およびその製造方法並びに基板 | |
| KR200170634Y1 (ko) | 반도체 패키지 | |
| JP2001326314A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |