JPH04345073A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法Info
- Publication number
- JPH04345073A JPH04345073A JP3117202A JP11720291A JPH04345073A JP H04345073 A JPH04345073 A JP H04345073A JP 3117202 A JP3117202 A JP 3117202A JP 11720291 A JP11720291 A JP 11720291A JP H04345073 A JPH04345073 A JP H04345073A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- resin
- package
- concave surface
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 230000003287 optical effect Effects 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229920005989 resin Polymers 0.000 claims abstract description 70
- 239000011347 resin Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000465 moulding Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 6
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、リードレスタイプの樹
脂封止型光半導体装置の製造方法に関する。
脂封止型光半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来のリードレスタイプの光半導体装置
における面実装デバイス（以下、ＳＭＤと称す）の構造
および製造方法について図１０〜図１２にて説明する。
における面実装デバイス（以下、ＳＭＤと称す）の構造
および製造方法について図１０〜図１２にて説明する。
【０００３】まず、図１０の如く、使用する基板Ｘの構
造は、電極を形成するためのスルーホルメツキ用の貫通
孔１および光半導体素子（受発光素子）を搭載するため
のヘツダー部５と、光半導体素子８と電極を電気的に金
線９で結線するための結線部６とが設けられている。こ
の基板Ｘの材質としてはガラスエポキシ樹脂等が用いら
れている。
造は、電極を形成するためのスルーホルメツキ用の貫通
孔１および光半導体素子（受発光素子）を搭載するため
のヘツダー部５と、光半導体素子８と電極を電気的に金
線９で結線するための結線部６とが設けられている。こ
の基板Ｘの材質としてはガラスエポキシ樹脂等が用いら
れている。
【０００４】図１０に示す光半導体素子８は、基板Ｘ上
に積層された立体メツキパターン７のヘツダー部５にダ
イボンドされ、さらにこの素子８はメツキパターン７の
結線部６と金線９により結線される。そして、光半導体
素子８は、図１１の如く、透光性樹脂を用いてトランス
フアモールドによりレンズ１１を有する形で成形（パツ
ケージング）される。この場合、パツケージ１０自身が
ランナー部を兼用する構造となつている。その後、ダイ
シングライン１２でダイシングされ、図１３のような、
単独のＳＭＤ光半導体装置が製造される。
に積層された立体メツキパターン７のヘツダー部５にダ
イボンドされ、さらにこの素子８はメツキパターン７の
結線部６と金線９により結線される。そして、光半導体
素子８は、図１１の如く、透光性樹脂を用いてトランス
フアモールドによりレンズ１１を有する形で成形（パツ
ケージング）される。この場合、パツケージ１０自身が
ランナー部を兼用する構造となつている。その後、ダイ
シングライン１２でダイシングされ、図１３のような、
単独のＳＭＤ光半導体装置が製造される。
【０００５】また、トランスフアモールドの方法として
は、図１２の如く、ランナー部２をパツケージ１０とな
る部分以外に設け、ランナー部２からゲート４を介して
樹脂を注入してパツケージングを行い成形が完了する。 その後、ランナー部２およびゲート４を除去し、ダイシ
ングライン１２でダイシングされ単独のＳＭＤ光半導体
装置が完成する。
は、図１２の如く、ランナー部２をパツケージ１０とな
る部分以外に設け、ランナー部２からゲート４を介して
樹脂を注入してパツケージングを行い成形が完了する。 その後、ランナー部２およびゲート４を除去し、ダイシ
ングライン１２でダイシングされ単独のＳＭＤ光半導体
装置が完成する。
【０００６】
【発明が解決しようとする課題】従来の光半導体装置の
製造方法では、以下に示す問題点を有する。
製造方法では、以下に示す問題点を有する。
【０００７】（１）図１１のトランスフアモールド方法
でパツケージ１０を成形して成る光半導体装置において
は、単独の光半導体装置にカツトするダイシング工程に
おいて直接パツケージ１０をカツトするため、光学素子
の周囲では透光性樹脂と基板との界面に剥離、クラツク
等が発生する可能性が有り、製品としての信頼性に悪影
響を及ぼす場合がある。
でパツケージ１０を成形して成る光半導体装置において
は、単独の光半導体装置にカツトするダイシング工程に
おいて直接パツケージ１０をカツトするため、光学素子
の周囲では透光性樹脂と基板との界面に剥離、クラツク
等が発生する可能性が有り、製品としての信頼性に悪影
響を及ぼす場合がある。
【０００８】（２）図１２のトランスフアモールド方法
でパツケージ１０を形成して成る光半導体装置において
は、（１）で示すようなカツトの際の悪影響は少ないが
、ランナー部２をパツケージ１０となる部分以外に設け
るために、基板当たりの単独の光半導体装置の取れ数に
ロスが生じ、かえつて生産効率が悪い。
でパツケージ１０を形成して成る光半導体装置において
は、（１）で示すようなカツトの際の悪影響は少ないが
、ランナー部２をパツケージ１０となる部分以外に設け
るために、基板当たりの単独の光半導体装置の取れ数に
ロスが生じ、かえつて生産効率が悪い。
【０００９】本発明は、上記に鑑み、基板切断時の透光
性樹脂と絶縁樹脂基板との剥離等の発生を防止し、しか
も一つの基板当りの光半導体装置の取れ数のロスをなく
して生産効率を向上させる光半導体装置の製造方法の提
供を目的とする。
性樹脂と絶縁樹脂基板との剥離等の発生を防止し、しか
も一つの基板当りの光半導体装置の取れ数のロスをなく
して生産効率を向上させる光半導体装置の製造方法の提
供を目的とする。
【００１０】
【課題を解決するための手段】（１）本発明請求項１に
よる課題解決手段は、図１ないし図９の如く、絶縁樹脂
基板Ｘに立体メツキパターン７が設けられ、該立体メツ
キパターン７上に複数の光半導体素子８が搭載され、該
複数の光半導体素子８を透光性樹脂にてモールドして複
数のパツケージ１０が形成され、該パツケージ１０を分
離独立させるため前記絶縁樹脂基板Ｘをダイシングライ
ン１２に沿つて多分割に切断して成る光半導体装置の製
造方法において、前記絶縁樹脂基板Ｘは、表面側に光半
導体素子８が搭載される複数のヘツダー部５が設けられ
、該各ヘツダー部５直下の裏面側に透光性樹脂のランナ
ー部となる凹面２が設けられ、透光性樹脂を凹面２から
ヘツダー部５側に導く樹脂導入用の貫通孔４が、前記パ
ツケージ１０をダイシングライン１２から回避して形成
するよう、凹面２に連通して設けられてなり、透光性樹
脂を前記凹面２から樹脂導入用の貫通孔４を介してヘツ
ダー部５側に導いて各光半導体素子８をモールドするも
のである。
よる課題解決手段は、図１ないし図９の如く、絶縁樹脂
基板Ｘに立体メツキパターン７が設けられ、該立体メツ
キパターン７上に複数の光半導体素子８が搭載され、該
複数の光半導体素子８を透光性樹脂にてモールドして複
数のパツケージ１０が形成され、該パツケージ１０を分
離独立させるため前記絶縁樹脂基板Ｘをダイシングライ
ン１２に沿つて多分割に切断して成る光半導体装置の製
造方法において、前記絶縁樹脂基板Ｘは、表面側に光半
導体素子８が搭載される複数のヘツダー部５が設けられ
、該各ヘツダー部５直下の裏面側に透光性樹脂のランナ
ー部となる凹面２が設けられ、透光性樹脂を凹面２から
ヘツダー部５側に導く樹脂導入用の貫通孔４が、前記パ
ツケージ１０をダイシングライン１２から回避して形成
するよう、凹面２に連通して設けられてなり、透光性樹
脂を前記凹面２から樹脂導入用の貫通孔４を介してヘツ
ダー部５側に導いて各光半導体素子８をモールドするも
のである。
【００１１】（２）請求項２による課題解決手段は、図
１ないし図４の如く、請求項１記載の樹脂導入用の貫通
孔４が請求項１記載の凹面２よりパッケージ部近傍に貫
通され、透光性樹脂を凹面２から樹脂導入用の貫通孔４
を介して注入して各光半導体素子８をモールドするもの
である。
１ないし図４の如く、請求項１記載の樹脂導入用の貫通
孔４が請求項１記載の凹面２よりパッケージ部近傍に貫
通され、透光性樹脂を凹面２から樹脂導入用の貫通孔４
を介して注入して各光半導体素子８をモールドするもの
である。
【００１２】（３）請求項３による課題解決手段は、図
５ないし図９の如く、請求項１記載の樹脂導入用の貫通
孔４が請求項１記載の凹面２より直接パッケージ部に貫
通され、透光性樹脂を凹面２から樹脂導入用の貫通孔４
を介して注入して各光半導体素子８をモールドするもの
である。
５ないし図９の如く、請求項１記載の樹脂導入用の貫通
孔４が請求項１記載の凹面２より直接パッケージ部に貫
通され、透光性樹脂を凹面２から樹脂導入用の貫通孔４
を介して注入して各光半導体素子８をモールドするもの
である。
【００１３】
【作用】上記請求項１〜３による課題解決手段において
、透光性樹脂をダイシングライン１２よりもヘツダー部
５側に流入させるよう、樹脂注入用の貫通孔４を透光性
樹脂のランナー部となる凹面２に連通させることで、光
半導体素子８のモールド時に、ダイシングライン１２を
回避してパツケージ１０を形成することができるから、
パツケージ１０をダイシングする際、パツケージ１０を
直接カツトしない構造とすることができる。このため、
絶縁樹脂基板Ｘの切断時に透光性樹脂と絶縁樹脂基板Ｘ
との界面に剥離等の発生を防ぐことができる。
、透光性樹脂をダイシングライン１２よりもヘツダー部
５側に流入させるよう、樹脂注入用の貫通孔４を透光性
樹脂のランナー部となる凹面２に連通させることで、光
半導体素子８のモールド時に、ダイシングライン１２を
回避してパツケージ１０を形成することができるから、
パツケージ１０をダイシングする際、パツケージ１０を
直接カツトしない構造とすることができる。このため、
絶縁樹脂基板Ｘの切断時に透光性樹脂と絶縁樹脂基板Ｘ
との界面に剥離等の発生を防ぐことができる。
【００１４】また、図１２のようにランナー部をパツケ
ージとなる部分以外に設けることなく、ランナー部とな
る凹面２をヘツダー部５直下の裏面側に設けているので
、一つの絶縁樹脂基板当たりの単独の光半導体装置の取
れ数にロスを無くことできる。
ージとなる部分以外に設けることなく、ランナー部とな
る凹面２をヘツダー部５直下の裏面側に設けているので
、一つの絶縁樹脂基板当たりの単独の光半導体装置の取
れ数にロスを無くことできる。
【００１５】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。
る。
【００１６】〈第一実施例〉図１は本発明第一実施例の
光半導体装置に係る絶縁樹脂基板を示しており、同図（
ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ断面図
、同図（ｃ）は同図（ａ）のＢ−Ｂ断面図、図２は同じ
く光半導体素子搭載完了時点の状態を示す図、図３はパ
ツケージ形成完了時点の状態を示す図、図４は同じく光
半導体装置の完成品を示しており、同図（ａ）は平面図
、同図（ｂ）は同図（ａ）のＣ−Ｃ断面図、同図（ｃ）
は同図（ａ）のＤ−Ｄ断面図である。
光半導体装置に係る絶縁樹脂基板を示しており、同図（
ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ断面図
、同図（ｃ）は同図（ａ）のＢ−Ｂ断面図、図２は同じ
く光半導体素子搭載完了時点の状態を示す図、図３はパ
ツケージ形成完了時点の状態を示す図、図４は同じく光
半導体装置の完成品を示しており、同図（ａ）は平面図
、同図（ｂ）は同図（ａ）のＣ−Ｃ断面図、同図（ｃ）
は同図（ａ）のＤ−Ｄ断面図である。
【００１７】図示の如く、本実施例のリードレスタイプ
の樹脂封止型光半導体装置は、絶縁樹脂基板Ｘに立体メ
ツキパターン７が設けられ、該立体メツキパターン７上
に複数の光半導体素子８が搭載され、該複数の光半導体
素子８を透光性樹脂にてモールドして複数のパツケージ
１０が形成され、該パツケージ１０を分離独立させるた
め前記絶縁樹脂基板Ｘをダイシングライン１２に沿つて
多分割に切断して成る。
の樹脂封止型光半導体装置は、絶縁樹脂基板Ｘに立体メ
ツキパターン７が設けられ、該立体メツキパターン７上
に複数の光半導体素子８が搭載され、該複数の光半導体
素子８を透光性樹脂にてモールドして複数のパツケージ
１０が形成され、該パツケージ１０を分離独立させるた
め前記絶縁樹脂基板Ｘをダイシングライン１２に沿つて
多分割に切断して成る。
【００１８】前記絶縁樹脂基板Ｘは、図１の如く、表面
に、光半導体素子８がダイボンドされる複数の凹状ヘツ
ダー部５と、該ヘツダー部５上にダイボンドされた光半
導体素子８と金線９により結線されることにより、光半
導体素子８と裏面電極７ａとを電気的に接続するための
結線部６とが設けられ、基板切断後、前記電極７ａを形
成するためのスルーホールメツキ用の貫通孔１が設けら
れ、前記各ヘツダー部５直下の裏面側に透光性樹脂のラ
ンナー部となる凹面２が設けられ、透光性樹脂を凹面２
からヘツダー部５側（絶縁樹脂基板Ｘ表面側）に導くサ
ブランナー部となる貫通孔４が凹面２に連通して設けら
れ、該貫通孔４の表面側にヘツダー部５へ注入樹脂を案
内するためのゲート部となる凹部４ａが設けられている
。そして、前記サブライナー部となる貫通孔４は、前記
パツケージ１０をダイシングライン１２を回避して形成
するよう、前記凹面２よりパッケージ部近傍に貫通して
配置されている。
に、光半導体素子８がダイボンドされる複数の凹状ヘツ
ダー部５と、該ヘツダー部５上にダイボンドされた光半
導体素子８と金線９により結線されることにより、光半
導体素子８と裏面電極７ａとを電気的に接続するための
結線部６とが設けられ、基板切断後、前記電極７ａを形
成するためのスルーホールメツキ用の貫通孔１が設けら
れ、前記各ヘツダー部５直下の裏面側に透光性樹脂のラ
ンナー部となる凹面２が設けられ、透光性樹脂を凹面２
からヘツダー部５側（絶縁樹脂基板Ｘ表面側）に導くサ
ブランナー部となる貫通孔４が凹面２に連通して設けら
れ、該貫通孔４の表面側にヘツダー部５へ注入樹脂を案
内するためのゲート部となる凹部４ａが設けられている
。そして、前記サブライナー部となる貫通孔４は、前記
パツケージ１０をダイシングライン１２を回避して形成
するよう、前記凹面２よりパッケージ部近傍に貫通して
配置されている。
【００１９】上記光半導体装置の製造方法について詳述
する。
する。
【００２０】まず、図２の如く、絶縁樹脂基板Ｘの立体
メツキパターン７のヘツダー部５に複数の光半導体素子
８をダイボンドし、光半導体素子８と結線部６とを金線
９にて結線して光半導体素子８と電極７ａとを電気的に
接続する。つぎに、絶縁樹脂基板Ｘをモールド金型にセ
ツトし、トランスフアモールドにて透光性樹脂を射出す
る。そうすると、透光性樹脂はランナー部となる凹面２
からサブランナー部となる貫通孔４を通り、ゲート部と
なる凹部４ａを介して光半導体素子８がダイボンドされ
たヘツダー部５の周囲に注入される（図４参照）。
メツキパターン７のヘツダー部５に複数の光半導体素子
８をダイボンドし、光半導体素子８と結線部６とを金線
９にて結線して光半導体素子８と電極７ａとを電気的に
接続する。つぎに、絶縁樹脂基板Ｘをモールド金型にセ
ツトし、トランスフアモールドにて透光性樹脂を射出す
る。そうすると、透光性樹脂はランナー部となる凹面２
からサブランナー部となる貫通孔４を通り、ゲート部と
なる凹部４ａを介して光半導体素子８がダイボンドされ
たヘツダー部５の周囲に注入される（図４参照）。
【００２１】このとき、サブランナー部となる貫通孔４
は、透光性樹脂をダイシングライン１２よりヘツダー部
５側に流入させるよう、凹面２よりパッケージ部近傍に
貫通して配置されているので、パツケージ１０はダイシ
ングライン１２を回避してその内側に形成されることに
なる。なお、パツケージ１０の上部には、高出力好感度
を得るためのレンズ１１が形成される。
は、透光性樹脂をダイシングライン１２よりヘツダー部
５側に流入させるよう、凹面２よりパッケージ部近傍に
貫通して配置されているので、パツケージ１０はダイシ
ングライン１２を回避してその内側に形成されることに
なる。なお、パツケージ１０の上部には、高出力好感度
を得るためのレンズ１１が形成される。
【００２２】最後に、ダイシングライン１２（図３参照
）でダイシングを行い絶縁樹脂基板Ｘを多分割し、単独
のＳＭＤ光半導体装置が完成する。このダイシングの際
、パツケージ１０はダイシングライン１２を回避してそ
の内側に形成されているから、パツケージ１０の外側で
絶縁樹脂基板Ｘがカツトされるため、光半導体素子周囲
の透光性樹脂と絶縁樹脂基板の界面に及ぶ剥離、クラツ
ク等の影響は生じない。
）でダイシングを行い絶縁樹脂基板Ｘを多分割し、単独
のＳＭＤ光半導体装置が完成する。このダイシングの際
、パツケージ１０はダイシングライン１２を回避してそ
の内側に形成されているから、パツケージ１０の外側で
絶縁樹脂基板Ｘがカツトされるため、光半導体素子周囲
の透光性樹脂と絶縁樹脂基板の界面に及ぶ剥離、クラツ
ク等の影響は生じない。
【００２３】また、図１２のようにランナー部をパツケ
ージとなる部分以外に設けることなく、モールド時にラ
ンナー部となる凹面２をヘツダー部５直下の裏面側に設
けているので、一つの絶縁基板樹脂基板当たりの光半導
体装置の取れ数についても従来のようにロスを生じない
。
ージとなる部分以外に設けることなく、モールド時にラ
ンナー部となる凹面２をヘツダー部５直下の裏面側に設
けているので、一つの絶縁基板樹脂基板当たりの光半導
体装置の取れ数についても従来のようにロスを生じない
。
【００２４】〈第二実施例〉図５は本発明の光半導体装
置に係る絶縁樹脂基板を示しており、同図（ａ）は平面
図、同図（ｂ）は同図（ａ）のＥ−Ｅ断面図、同図（ｃ
）は同図（ａ）のＦ−Ｆ断面図、図６は同じく光半導体
素子搭載完了時点の状態を示す図、図７はパツケージ形
成完了時点の状態を示す図、図８は同じく光半導体装置
の完成品を示しており、同図（ａ）は平面図、同図（ｂ
）は同図（ａ）のＧ−Ｇ断面図、同図（ｃ）は同図（ａ
）のＨ−Ｈ断面図である。
置に係る絶縁樹脂基板を示しており、同図（ａ）は平面
図、同図（ｂ）は同図（ａ）のＥ−Ｅ断面図、同図（ｃ
）は同図（ａ）のＦ−Ｆ断面図、図６は同じく光半導体
素子搭載完了時点の状態を示す図、図７はパツケージ形
成完了時点の状態を示す図、図８は同じく光半導体装置
の完成品を示しており、同図（ａ）は平面図、同図（ｂ
）は同図（ａ）のＧ−Ｇ断面図、同図（ｃ）は同図（ａ
）のＨ−Ｈ断面図である。
【００２５】本実施例の絶縁樹脂基板Ｘは、図５の如く
、貫通孔４をトランスフアモールド時にランナー部とな
る凹面２より各ヘツダー部５に直接透光性樹脂を注入す
るためのゲート部として使用されるよう、凹面２より直
接パッケージ部に貫通して配置されており、他の構成は
第一実施例同様である。
、貫通孔４をトランスフアモールド時にランナー部とな
る凹面２より各ヘツダー部５に直接透光性樹脂を注入す
るためのゲート部として使用されるよう、凹面２より直
接パッケージ部に貫通して配置されており、他の構成は
第一実施例同様である。
【００２６】そして、第一実施例で説明した同様の工程
、すなわち図６のダイボンド、ワイヤボンド工程、図７
のモールド工程を経て最終工程でダイシングライン１２
でダイシングを行い絶縁樹脂基板Ｘを多分割し、図８に
示す単独のＳＭＤ光半導体装置が完成する。したがつて
、本実施例においても、第一実施例と同様の効果を得る
ことができる。
、すなわち図６のダイボンド、ワイヤボンド工程、図７
のモールド工程を経て最終工程でダイシングライン１２
でダイシングを行い絶縁樹脂基板Ｘを多分割し、図８に
示す単独のＳＭＤ光半導体装置が完成する。したがつて
、本実施例においても、第一実施例と同様の効果を得る
ことができる。
【００２７】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
ものではなく、本発明の範囲内で上記実施例に多くの修
正および変更を加え得ることは勿論である。
【００２８】例えば、パツケージ１０のレンズの形状と
して、図９に示すようなインナーレンズ１１ａの形状に
することで、自動搭載機等のハンドリング性向上を図る
ことができる。
して、図９に示すようなインナーレンズ１１ａの形状に
することで、自動搭載機等のハンドリング性向上を図る
ことができる。
【００２９】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１〜３によると、パツケージをダイシングラインを
回避して形成することができるから、ダイシングにて絶
縁樹脂基板を多分割する際にパツケージを直接カツトし
ないで済む。このため、透光性樹脂と絶縁樹脂基板の界
面における剥離等の発生が無くなり、製品としての信頼
性に悪影響を及ぼすことを解消できる。
求項１〜３によると、パツケージをダイシングラインを
回避して形成することができるから、ダイシングにて絶
縁樹脂基板を多分割する際にパツケージを直接カツトし
ないで済む。このため、透光性樹脂と絶縁樹脂基板の界
面における剥離等の発生が無くなり、製品としての信頼
性に悪影響を及ぼすことを解消できる。
【００３０】また、ランナー部をパツケージとなる部分
以外に設けることなく、ランナー部となる凹面をヘツダ
ー部直下の裏面側に設けているため、一つの絶縁樹脂基
板当たりの光半導体装置の取れ数にロスが無くなり、生
産効率が向上する。
以外に設けることなく、ランナー部となる凹面をヘツダ
ー部直下の裏面側に設けているため、一つの絶縁樹脂基
板当たりの光半導体装置の取れ数にロスが無くなり、生
産効率が向上する。
【図１】図１は本発明第一実施例の光半導体装置に係る
絶縁樹脂基板を示しており、同図（ａ）は平面図、同図
（ｂ）は同図（ａ）のＡ−Ａ断面図、同図（ｃ）は同図
（ａ）のＢ−Ｂ断面図である。
絶縁樹脂基板を示しており、同図（ａ）は平面図、同図
（ｂ）は同図（ａ）のＡ−Ａ断面図、同図（ｃ）は同図
（ａ）のＢ−Ｂ断面図である。
【図２】図２は同じく光半導体素子搭載完了時点の状態
を示す図である。
を示す図である。
【図３】図３はパツケージ形成完了時点の状態を示す図
である。
である。
【図４】図４は同じく光半導体装置の完成品を示してお
り、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＣ
−Ｃ断面図、同図（ｃ）は同図（ａ）のＤ−Ｄ断面図で
ある。
り、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＣ
−Ｃ断面図、同図（ｃ）は同図（ａ）のＤ−Ｄ断面図で
ある。
【図５】図５は本発明の光半導体装置に係る絶縁樹脂基
板を示しており、同図（ａ）は平面図、同図（ｂ）は同
図（ａ）のＥ−Ｅ断面図、同図（ｃ）は同図（ａ）のＦ
−Ｆ断面図である。
板を示しており、同図（ａ）は平面図、同図（ｂ）は同
図（ａ）のＥ−Ｅ断面図、同図（ｃ）は同図（ａ）のＦ
−Ｆ断面図である。
【図６】図６は同じく光半導体素子搭載完了時点の状態
を示す図である。
を示す図である。
【図７】図７はパツケージ形成完了時点の状態を示す図
である。
である。
【図８】図８は同じく光半導体装置の完成品を示してお
り、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＧ
−Ｇ断面図、同図（ｃ）は同図（ａ）のＨ−Ｈ断面図で
ある。
り、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＧ
−Ｇ断面図、同図（ｃ）は同図（ａ）のＨ−Ｈ断面図で
ある。
【図９】図９は他の実施例に係る光半導体装置の完成品
を示しており、同図ｂは同図ａのＩ−Ｉ断面図、同図ｃ
は同図ａのＪ−Ｊ断面図である。
を示しており、同図ｂは同図ａのＩ−Ｉ断面図、同図ｃ
は同図ａのＪ−Ｊ断面図である。
【図１０】図１０は従来の光半導体装置の製造工程にお
いて光半導体素子搭載完了時点での状態を示す図である
。
いて光半導体素子搭載完了時点での状態を示す図である
。
【図１１】図１１は同じくバツケージ形成完了時点の状
態を示す図である。
態を示す図である。
【図１２】図１２はランナー部をパツケージ以外に設け
た場合のパツケージ形成完了時点の状態を示す図である
。
た場合のパツケージ形成完了時点の状態を示す図である
。
【図１３】図１３は従来の光半導体装置の完成品を示し
ており、同図（ａ）は平面図、同図（ｂ）は同図（ａ）
のＫ−Ｋ断面図、同図（ｃ）は同図（ａ）のＬ−Ｌ断面
図である。
ており、同図（ａ）は平面図、同図（ｂ）は同図（ａ）
のＫ−Ｋ断面図、同図（ｃ）は同図（ａ）のＬ−Ｌ断面
図である。
１ スルーホールメツキ用の貫通孔２ 凹
面 ４ 樹脂導入用の貫通孔 ５ ヘツダー部 ７ 立体メツキパターン ８ 光半導体素子 １０ パツケージ １２ ダイシングライン Ｘ 絶縁樹脂基板
面 ４ 樹脂導入用の貫通孔 ５ ヘツダー部 ７ 立体メツキパターン ８ 光半導体素子 １０ パツケージ １２ ダイシングライン Ｘ 絶縁樹脂基板
Claims (3)
- 【請求項１】 絶縁樹脂基板に立体メツキパターンが
設けられ、該立体メツキパターン上に複数の光半導体素
子が搭載され、該複数の光半導体素子を透光性樹脂にて
モールドして複数のパツケージが形成され、該パツケー
ジを分離独立させるため前記絶縁樹脂基板をダイシング
ラインに沿つて多分割に切断して成る光半導体装置の製
造方法において、前記絶縁樹脂基板は、表面側に光半導
体素子が搭載される複数のヘツダー部が設けられ、該各
ヘツダー部直下の裏面側に透光性樹脂のランナー部とな
る凹面が設けられ、透光性樹脂を凹面からヘツダー部側
に導く樹脂導入用の貫通孔が、前記パツケージをダイシ
ングラインから回避して形成するよう、凹面に連通して
設けられて成り、透光性樹脂を前記凹面から樹脂導入用
の貫通孔を介してヘツダー部側に導いて各光半導体素子
をモールドすることを特徴とする光半導体装置の製造方
法。 - 【請求項２】 請求項１記載の樹脂導入用の貫通孔が
請求項１記載の凹面よりパッケージ部近傍に貫通され、
透光性樹脂を凹面から樹脂導入用の貫通孔を介して注入
して各光半導体素子をモールドすることを特徴とする光
半導体装置の製造方法。 - 【請求項３】 請求項１記載の樹脂導入用の貫通孔が
請求項１記載の凹面より直接パッケージ部に貫通され、
透光性樹脂を凹面から樹脂導入用の貫通孔を介して注入
して各光半導体素子をモールドすることを特徴とする光
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117202A JP2704321B2 (ja) | 1991-05-22 | 1991-05-22 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117202A JP2704321B2 (ja) | 1991-05-22 | 1991-05-22 | 光半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04345073A true JPH04345073A (ja) | 1992-12-01 |
| JP2704321B2 JP2704321B2 (ja) | 1998-01-26 |
Family
ID=14705920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117202A Expired - Fee Related JP2704321B2 (ja) | 1991-05-22 | 1991-05-22 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704321B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024233A (ja) * | 1999-07-05 | 2001-01-26 | Rohm Co Ltd | チップ型発光ダイオードの製造方法 |
| JP2001332767A (ja) * | 2000-05-24 | 2001-11-30 | Rohm Co Ltd | Ｌｅｄ素子及びその製造方法 |
| KR100562443B1 (ko) * | 2004-07-12 | 2006-03-17 | 김성구 | 칩 엘이디 패키지용 금형 |
| US7501086B2 (en) * | 2002-03-28 | 2009-03-10 | Vishay-Siliconix | Encapsulation method for leadless semiconductor packages |
| JP2011129876A (ja) * | 2009-11-17 | 2011-06-30 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
| JP2015211222A (ja) * | 2014-04-29 | 2015-11-24 | 株式会社ダイナテク | 矯正装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS611067A (ja) * | 1984-06-13 | 1986-01-07 | Stanley Electric Co Ltd | プリント基板に装着されたｌｅｄチツプのモ−ルド方法 |
-
1991
- 1991-05-22 JP JP3117202A patent/JP2704321B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS611067A (ja) * | 1984-06-13 | 1986-01-07 | Stanley Electric Co Ltd | プリント基板に装着されたｌｅｄチツプのモ−ルド方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001024233A (ja) * | 1999-07-05 | 2001-01-26 | Rohm Co Ltd | チップ型発光ダイオードの製造方法 |
| JP2001332767A (ja) * | 2000-05-24 | 2001-11-30 | Rohm Co Ltd | Ｌｅｄ素子及びその製造方法 |
| US8928157B2 (en) | 2000-06-09 | 2015-01-06 | Vishay-Siliconix | Encapsulation techniques for leadless semiconductor packages |
| US7501086B2 (en) * | 2002-03-28 | 2009-03-10 | Vishay-Siliconix | Encapsulation method for leadless semiconductor packages |
| KR100562443B1 (ko) * | 2004-07-12 | 2006-03-17 | 김성구 | 칩 엘이디 패키지용 금형 |
| JP2011129876A (ja) * | 2009-11-17 | 2011-06-30 | Stanley Electric Co Ltd | 発光装置およびその製造方法 |
| JP2015211222A (ja) * | 2014-04-29 | 2015-11-24 | 株式会社ダイナテク | 矯正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2704321B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744118B2 (en) | Frame for semiconductor package | |
| US8237250B2 (en) | Advanced quad flat non-leaded package structure and manufacturing method thereof | |
| US8497158B2 (en) | Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component | |
| JP4215306B2 (ja) | 半導体のパッケージおよびその製造方法 | |
| US6353257B1 (en) | Semiconductor package configuration based on lead frame having recessed and shouldered portions for flash prevention | |
| KR0179920B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
| US20020027297A1 (en) | Semiconductor package | |
| KR20030031412A (ko) | 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법 | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| US5623163A (en) | Leadframe for semiconductor devices | |
| KR100462394B1 (ko) | 백색 발광다이오드 및 그 제조방법 | |
| CN111276461A (zh) | 一种方形扁平无引脚封装结构及其制备方法、以及电子器件 | |
| JPH04345073A (ja) | 光半導体装置の製造方法 | |
| US20200227343A1 (en) | Semiconductor device package | |
| US6703694B2 (en) | Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots | |
| JPH07326797A (ja) | 側面発光型の半導体発光装置を製造する方法 | |
| US5393705A (en) | Molded semiconductor device using intermediate lead pattern on film carrier formed from lattice pattern commonly available for devices and process of fabrication thereof | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| US7247515B2 (en) | Frame for semiconductor package | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US5783426A (en) | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same | |
| JPH07297451A (ja) | 半導体装置 | |
| US20240128417A1 (en) | Method for producing a plurality of components having hybrid reflectors and component having hybrid reflector | |
| US20230067918A1 (en) | Leadframe-less laser direct structuring (lds) package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |