JP2006140247A - 配線接続方法、ならびに表示装置およびその製造方法 - Google Patents

配線接続方法、ならびに表示装置およびその製造方法 Download PDF

Info

Publication number
JP2006140247A
JP2006140247A JP2004327247A JP2004327247A JP2006140247A JP 2006140247 A JP2006140247 A JP 2006140247A JP 2004327247 A JP2004327247 A JP 2004327247A JP 2004327247 A JP2004327247 A JP 2004327247A JP 2006140247 A JP2006140247 A JP 2006140247A
Authority
JP
Japan
Prior art keywords
wiring
external connection
connection
electroless plating
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004327247A
Other languages
English (en)
Other versions
JP4737502B2 (ja
Inventor
Masato Doi
正人 土居
Akihiko Watanabe
秋彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004327247A priority Critical patent/JP4737502B2/ja
Publication of JP2006140247A publication Critical patent/JP2006140247A/ja
Application granted granted Critical
Publication of JP4737502B2 publication Critical patent/JP4737502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

【課題】 接続対象が多数の微細な半導体チップであっても、機械的、電気的な接続信頼性を向上させ、低コストで効率的、かつ精度良く配線接続を行うことができるようする。
【解決手段】 第1および第2の外部接続用電極11,12を有する半導体チップ1を、それぞれの接続対象となる第1および第2の配線21,22の接続部分23,24の近傍に配置し、接着層3を介して仮固定する。次いで、第1および第2の外部接続用電極11,12と接続部分23,24とに無電解めっき法により金属体4を成長させ、その成長した金属析出構造体を合体、一体化することにより、半導体チップ1を第1および第2の配線21,22に接続する。
【選択図】 図5

Description

本発明は、配線基板に半導体チップを接続するための配線接続方法、ならびに、発光ダイオードなどの発光素子を複数配列して表示部が形成された表示装置およびその製造方法に関する。
例えばLED(発光ダイオード)ディスプレイのように、半導体発光素子をマトリクス状に配列して表示部を形成した表示装置が開発されている。最近では半導体発光素子の微細化が進んでおり、LEDディスプレイにおいては、例えば1画素当たり数十μm角のLEDチップを多数配列した構成のものも開発され始めている。このような微細な半導体チップを多数配列した構成の表示装置では、各画素を構成する半導体チップとその駆動用の配線とを位置ずれなく精度良く接続するための技術が必要となる。また表示装置の種類によっては何百万ものチップを配線接続するため、効率的な接続方法が必要とされる。
ここで、一般的に半導体チップの電極パッドと配線とを直接接合する技術としては、金バンプの超音波接合、圧着、およびはんだ接合などが代表的である。また、金属めっきにより配線を接続する方法もある。例えば特許文献1には、半導体チップの電極とリードフレームのリード端子の先端とを保護層を介して接触させた後、両者を電解めっき溶液中に浸させて金属めっきにより電気的に接続する方法が記載されている。また特許文献2には、金属膜または合金膜からなる第1および第2のパターンをめっき生成物により接合することで、光スイッチや光コネクタなどに利用される垂直ミラー構造体を製造する方法が記載されている。
特開平7−94550号公報 特開2004−11000号公報
しかしながら、従来の一般的な半導体製造技術で用いられている接続方法は、LEDディスプレイのような多数の微細な半導体チップを効率的、かつ精度良く配線接続する目的には不向きである。例えばはんだ接合では、接合温度として高温(少なくとも200℃程度)が必要であり、基板やチップに耐熱性が必要となってしまう。圧着においては非常に高い圧力が必要であり、チップ、基板はこのような圧力に耐えうる機械的強度が必要となってしまう。また、超音波接合においては接合に必要な振動振幅が数μm必要なため、チップの大きさが10μm前後まで小さくなると位置精度の確保が困難となる。また、特許文献1,2では、基本的に接続対象物が少ないものを対象としており、LEDディスプレイ等における多数の微細な半導体チップを配線接続することを考慮していない。
一方、ビルドアップ工法をベースとして、半導体チップを基板上の絶縁膜中に埋め込んで再配線を行う手法もある。しかしながら、この方法では直接接合する場合に比べて工程数が長く、製造コストが増大してしまう。特に半導体チップの電気接続パッドがチップの表面と裏面にあるようなチップ構造の場合には、基板に貫通電極を形成させたり、多層配線間で複雑に配線の引き回しを行ったり、あるいは片側の電気接続層を形成した後、基板を転写基板に貼りあわせ、剥離した後、再配線を行う、といったように工程が非常に複雑となり、よりいっそう製造コストが増大してしまうという問題がある。
本発明はかかる問題点に鑑みてなされたもので、その目的は、接続対象が多数の微細な半導体チップであっても、機械的、電気的な接続信頼性を向上させ、低コストで効率的、かつ精度良く配線接続を行うことができるようにした配線接続方法、ならびに、低コストで接続信頼性の高い表示装置およびその製造方法を提供することにある。
本発明による配線接続方法は、外部接続用電極を有する少なくとも1つの半導体チップを、配線基板に形成された配線に接続する方法であって、半導体チップを、配線基板における接続対象となる配線の接続部分の近傍に配置する工程と、外部接続用電極と配線の接続部分とに無電解めっき法により金属体を成長させ、双方の成長した金属析出構造体を合体、一体化することにより半導体チップを配線基板の配線に接続する工程とを含むものである。
本発明による配線接続方法において、配線の接続部分を、無電解めっき法により成長する金属体よりも狭い間隔で、縞状の配線パターンに形成しておくようにしても良い。そして、半導体チップを配置する工程において、半導体チップを、縞状の配線パターンの近傍に配置し、無電解めっき法による接続工程において、隣接する縞状の配線パターン同士もすべて同一工程で一括して、無電解めっき法による金属析出構造体で接続するようにしても良い。
本発明による表示装置は、外部接続用電極を有する複数の発光素子と、発光素子の駆動用の配線が形成された配線基板とを備えている。そして、複数の発光素子が、それぞれの接続対象となる配線の接続部分の近傍に配置され、複数の発光素子と配線基板の配線とが、各発光素子の外部接続用電極と各発光素子に対応する配線の接続部分とに無電解めっき法により金属体を成長させ、各発光素子において外部接続用電極と配線の接続部分との双方に成長した金属析出構造体を合体、一体化することによりすべて同一工程で一括して接続されるようにしたものである。
本発明による表示装置において、各発光素子が第1および第2の外部接続用電極を有し、配線基板は第1および第2の外部接続用電極にそれぞれ導通される第1および第2の配線を有し、配線基板の第1および第2の配線間に、第1および第2の外部接続用電極との接続部分となる縞状の配線パターンが無電解めっき法により成長する金属体よりも狭い間隔で直線状に形成されていても良い。そして、第1の外部接続用電極が第1の配線側、第2の外部接続用電極が第2の配線側となるように、各発光素子が縞状の配線パターンの近傍に配置され、各発光素子と配線基板の第1および第2の配線とが、第1および第2の外部接続用電極と縞状の配線パターンとに無電解めっき法により金属体を成長させ、その成長した金属析出構造体を、それぞれの対応する配線側において合体、一体化することによりすべて同一工程で一括して接続されたものであっても良い。
本発明による表示装置の製造方法は、複数の発光素子を、それぞれの接続対象となる配線の接続部分の近傍に配置する工程と、各発光素子の外部接続用電極と各発光素子に対応する配線の接続部分とに無電解めっき法により金属体を成長させ、各発光素子において外部接続用電極と配線の接続部分との双方に成長した金属析出構造体を合体、一体化することにより複数の発光素子をすべて同一工程で一括して配線基板の配線に接続する工程とを含むものである。
本発明による表示装置の製造方法において、各発光素子が第1および第2の外部接続用電極を有し、配線基板は第1および第2の外部接続用電極にそれぞれ導通される第1および第2の配線を有し、配線基板の第1および第2の配線間に、第1および第2の外部接続用電極との接続部分となる縞状の配線パターンを無電解めっき法により成長する金属体よりも狭い間隔で直線状に形成するようにしても良い。そして、各発光素子を配置する工程において、第1の外部接続用電極が第1の配線側、第2の外部接続用電極が第2の配線側となるように、各発光素子を縞状の配線パターンの近傍に配置し、無電解めっき法による接続工程において、第1および第2の外部接続用電極と縞状の配線パターンとに無電解めっき法により金属体を成長させ、その成長した金属析出構造体を、それぞれの対応する配線側においてすべて同一工程で一括して合体、一体化することにより、複数の発光素子をすべて同一工程で一括して配線基板の配線に接続するするようにしても良い。
本発明による配線接続方法では、半導体チップの外部接続用電極と配線の接続部分とが、無電解めっき法により析出した金属体により接続される。半導体チップが複数ある場合であっても、容易に半導体チップと配線とを同時に一括して電気的に接続することができる。また、チップと配線とを直接接合するため、ビルドアップ工法によりチップと配線とを接続するよりも工程の短縮が可能となる。また、一般になされているような金属パッド同士を加圧、加熱、超音波等で直接接合する方式に比べて、無電解めっき法により金属自体を析出させて接合するため、機械的、電気的な接続信頼性が向上する。
本発明による表示装置もしくはその製造方法では、各発光素子の外部接続用電極と配線の接続部分とが、無電解めっき法により析出した金属体により接続される。発光素子が複数あっても、容易に各発光素子と配線とを同時に一括して電気的に接続することができる。また、各発光素子と配線とを直接接合するため、ビルドアップ工法により各発光素子と配線とを接続するよりも工程の短縮が可能となる。また、一般になされているような金属パッド同士を加圧、加熱、超音波等で直接接合する方式に比べて、無電解めっき法により金属自体を析出させて接合するため、機械的、電気的な接続信頼性が向上する。
本発明の配線接続方法によれば、半導体チップを接続対象となる配線の接続部分の近傍に配置し、半導体チップの外部接続用電極と配線の接続部分とを、無電解めっき法により析出した金属体により接続するようにしたので、半導体チップが複数ある場合であっても、容易に半導体チップと配線とを同時に一括して電気的に接続することができる。また、チップと配線とを直接接合するため、ビルドアップ工法によりチップと配線とを接続するよりも工程の短縮が可能となる。また、一般になされているような金属パッド同士を加圧、加熱、超音波等で直接接合する方式に比べて、無電解めっき法により金属自体を析出させて接合するため、機械的、電気的な接続信頼性の向上を図ることができる。このようにして、接続対象が多数の微細な半導体チップであっても、機械的、電気的な接続信頼性を向上させ、低コストで効率的、かつ精度良く配線接続を行うことができる。
本発明の配線接続方法において、特に、配線の接続部分を、無電解めっき法により成長する金属体よりも狭い間隔で、縞状の配線パターンに形成するようにした場合には、半導体チップを配置する際の位置精度に冗長性をもたせることができ、結果として接続信頼性を高めることができる。また、位置精度が低くても良いのでチップの固定装置をより低コストで製造できる。
本発明の表示装置もしくはその製造方法によれば、複数の発光素子を、それぞれの接続対象となる配線の接続部分の近傍に配置し、各発光素子の外部接続用電極と配線の接続部分とを、無電解めっき法により析出した金属体により接続するようにしたので、発光素子が複数あっても、容易に各発光素子と配線とを同時に一括して電気的に接続することができる。また、各発光素子と配線とを直接接合するため、ビルドアップ工法により各発光素子と配線とを接続するよりも工程の短縮が可能となる。また、一般になされているような金属パッド同士を加圧、加熱、超音波等で直接接合する方式に比べて、無電解めっき法により金属自体を析出させて接合するため、機械的、電気的な接続信頼性の向上を図ることができる。これにより、低コストで接続信頼性の高い表示装置を提供することができる。
本発明の表示装置もしくはその製造方法において、特に、第1および第2の外部接続用電極との接続部分として、縞状の配線パターンを無電解めっき法により成長する金属体よりも狭い間隔で直線状に形成するようにした場合には、各発光素子を配置する際の位置精度に冗長性をもたせることができ、結果として接続信頼性を高めることができる。また、位置精度が低くても良いので各発光素子の固定装置をより低コストで製造できる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
本発明の第1の実施の形態に係る配線接続方法は、外部接続用電極を有する少なくとも1つの半導体チップを、配線基板に形成された配線に接続するものである。ここでは、図1に示したように第1および第2の配線21,22を有する配線基板2に、図7に示したように第1および第2の外部接続用電極11,12を有する半導体チップ1を接続する方法を説明する。図6は接続後の配線状態を平面的に示している。まず、半導体チップ1と配線基板2の構造を説明する。
配線基板2の内部には、例えばビルドアップ工法により、絶縁層と導電性の第1および第2の配線21,22とが積層形成されている。第1および第2の配線21,22は、どちらが上層、下層にあっても良いが、図1の例では第1の配線21が上層、第2の配線22が下層に形成されている。図6にも示したように、第1の配線21は図のX方向に延在し、第2の配線22は図のY方向に延在している。配線基板2にはまた、半導体チップ1の第1および第2の外部接続用電極11,12を第1および第2の配線21,22に接続するための第1および第2の接続部分23,24が形成されている。第1および第2の接続部分23,24は、それぞれ第1および第2の配線21,22に導通されると共に、基板表面に表出している。第1および第2の接続部分23,24は例えば、基板表面からビアを開口させ、そのビア中に銅等の金属を充填することで形成されている。
なお、ビア構造ではなく、第1および第2の配線21,22自体の一部を基板表面に表出させることで、第1および第2の接続部分23,24を形成しても良い。なお、第1および第2の接続部分23,24の表面は、後述するように、無電解めっき法により析出させる金属と同じ金属種で形成されていることが好ましい。
図7は、半導体チップ1の一構成例として発光ダイオードの構成を示している。この半導体チップ1の大きさは、例えば10μm角〜数十μm角程度の微細なものとなっている。この半導体チップ1は、N型クラッド層13、活性層(発光層)14およびP型クラッド層15からなるLED部10と、このLED部10に導通された第1および第2の外部接続用電極11,12と、これらの間を埋める絶縁層16とを有している。N型クラッド層13の断面形状は、図示したように例えば上側が大きい台形状となっており、このN型クラッド層13の表面側から光が放出される。第1の外部接続用電極11の一端は、LED部10の側面(N型クラッド層13の側面)に導通している。第2の外部接続用電極12の一端は、LED部10の底面(P型クラッド層15の底面)に導通している。第1および第2の外部接続用電極11,12の他端の表面は、配線基板2に接続するため、少なくとも半導体チップ1の側面において表出(露出)している。この表出した表面は、後述するように、無電解めっき法により析出させる金属と同じ金属種で形成されていることが好ましい。
なお、LED部10の構成は図示したダブルヘテロ接合のものに限らず、またN型クラッド層13とP型クラッド層15の配置も図示した構成とは異なっていても良い。また半導体チップ1は、このような発光ダイオードに限らずその他の種類の半導体発光素子であっても良い。また、微細加工された電子回路部品などであっても良い。また、本実施の形態では、外部接続用電極が2つ設けられている場合を例に説明するが、本発明の配線接続方法は、外部接続用電極が1または3以上設けられた場合にも、もちろん適用可能である。
次に、配線接続方法を説明する。この配線接続方法は、半導体チップ1を配線基板2に配置する工程と、半導体チップ1と配線基板2とを無電解めっき法により実際に接続する工程とに大別される。
半導体チップ1を配線基板2に配置する工程として、まず、図2に示したように、配線基板2の表面全体に絶縁性の接着剤を塗布するなどして、半導体チップ1を仮固定するための接着層3を形成する。接着剤の代わりに、シリコーン系やアクリル系で代表されるような粘着剤の層を形成しても良い。次いで、図3に示したように、接着層3を介して半導体チップ1を第1および第2の接続部分23,24の近傍に配置して仮固定する。この場合において、第1の外部接続用電極11が第1の配線21側(第1の接続部分23側)、第2の外部接続用電極12が第2の配線22側(第2の接続部分24側)側となるように配置する。また、各外部接続用電極11,12の表面と、それに対応する各接続部分23,24の表面とが、後述の無電解めっき法により成長する金属体により接続可能となる程度に近づけて配置する。次いで、図4に示したように、半導体チップ1を仮固定している部分(半導体チップ1の底面)以外の接着層3を除去し、第1および第2の接続部分23,24の一部または全体を基板表面に表出させる。接着層3の除去は、例えばドライエッチングや有機溶剤浸漬等で行うことができる。なお、配線基板2の表面ではなく、半導体チップ1の固定面(底面)にあらかじめ接着層3を形成して、それにより仮固定を行うようにしても良い。各外部接続用電極11,12は半導体チップ1の側面に表出しているので、以上の工程により、半導体チップ1は、各外部接続用電極11,12の表面と接続部分23,24の表面とが直交するように配線基板2に配置、仮固定される。
次いで、図5に示したように、第1および第2の外部接続用電極11,12の表面と第1および第2の接続部分23,24の表面とに無電解めっき法により金属体4を成長させる。そして、各外部接続用電極11,12の表面と各接続部分23,24の表面との双方に成長した金属析出構造体を、各配線21,22のそれぞれの側において局部的に合体、一体化する。これにより、同一工程で、各外部接続用電極11,12が各接続部分23,24に同時に一括して接続される。これにより、第1の外部接続用電極11は第1の接続部分23を介して第1の配線21に導通され、第2の外部接続用電極12は第2の接続部分24を介して第2の配線22に導通される。また、半導体チップ1が配線基板2に完全に固定される。
なお、めっきによる金属体4の成長は局部的であって、各外部接続用電極11,12と、それに対応した各接続部分23,24のみが接合される。隣接する接続部分23,24同士、あるいは、各外部接続用電極11,12同士がめっきによる金属体4の成長の結果、接合されてはならない。
無電解めっき法により析出させる金属としては経済性、電気的信頼性の観点からニッケル、もしくは銅などが望ましい。また、無電解ニッケルめっき法により共析し得る物質(リン、ホウ素等)を含有するニッケル合金や、無電解銅めっき法により共析し得る物質を含有する合金であっても良い。また、それ以外の無電解析出する金属、例えばパラジウム、スズ、ハンダ、コバルト、金、もしくは銀などでも良い。
また、無電解めっき法による金属体4を成長させる部分、すなわち外部接続用電極11,12の最表面、および接続部分21,22の最表面は、無電解めっき析出が容易な金属、例えばニッケル、銅、パラジウム、亜鉛などの材料で形成されるか、あるいはそれら金属で被覆されていることが望ましい。より望ましくは、無電解めっき法により析出させる金属体4と、外部接続用電極11,12の最表面の金属と、接続部分21,22の最表面の金属とをすべて同一金属種とすると良い。これにより、無電解めっきを行うための触媒化処理を行うことなく金属の析出を行うことができる。また、無電解めっきを行う際には、一般的に前処理として重量濃度10%程度の硫酸系、塩酸系の酸性水溶液、あるいは苛性ソーダなどのアルカリ水溶液を用いることが多い。したがって、半導体チップ1、および配線基板2の表面は酸、アルカリ等の化学物質に対して十分耐性がある構造であることが望ましい。
また、より高い電気的、機械的接合信頼性を得るために、上記無電解めっき法による接続工程の後、外部電源により金属析出電流を印加し、無電解めっき法により析出させた金属体4上にさらに電解めっき法により金属を析出させる工程を追加しても良い。
なお、以上の説明では、半導体チップ1が1つである場合を例に説明したが、半導体チップ1が複数ある場合も基本的には同様である。この場合、複数の半導体チップ1を、それぞれの接続対象となる配線の接続部分23,24の近傍に配置する。半導体チップ1が多数ある場合、例えば転写法により一括して配線基板2上に転写して配置することができる。次いで、各半導体チップ1の外部接続用電極11,12と各半導体チップ1に対応する配線の接続部分23,24とに無電解めっき法により金属体4を成長させる。そして、各半導体チップ1において外部接続用電極11,12と配線の接続部分23,24との双方に成長した金属析出構造体を合体、一体化することにより、複数の半導体チップ1をすべて同一工程で一括して配線基板2の配線に接続することができる。
以上説明したように、本実施の形態によれば、半導体チップ1を、接続対象となる配線の接続部分23,24の近傍に配置し、各外部接続用電極11,12と配線の接続部分23,24とを、無電解めっき法により析出した金属体4により接続するようにしたので、半導体チップ1が複数ある場合であっても、容易に半導体チップ1と配線21,22とを同時に一括して電気的に接続することができる。また、半導体チップ1と配線の接続部分23,24とを直接接合するため、ビルドアップ工法によりチップと配線とを接続するよりも工程の短縮が可能となる。また、一般になされているような金属パッド同士を加圧、加熱、超音波等で直接接合する方式に比べて、無電解めっき法により金属自体を析出させて接合するため、機械的、電気的な接続信頼性の向上を図ることができる。このようにして、接続対象が多数の微細な半導体チップ1であっても、機械的、電気的な接続信頼性を向上させ、低コストで効率的、かつ精度良く配線接続を行うことができる。
<第1の変形例>
図7に示した半導体チップ1の構造では、第1および第2の外部接続用電極11,12の他端の表面を、半導体チップ1の側面において表出させ、図4に示したように各外部接続用電極11,12の表面と接続部分23,24の表面とが直交するように配線基板2に配置、仮固定するようにした。しかし、第1および第2の外部接続用電極11,12を表出する位置は、半導体チップ1の側面に限らない。
すなわち、図8に示した半導体チップ1Aのように、第1および第2の外部接続用電極11,12の他端の表面を、半導体チップ1の底面において表出させるようにしても良い。この場合、半導体チップ1の底面に凹凸の段差を設け、例えば、凸の部分を挟んで凹の部分に第1および第2の外部接続用電極11,12を表出させる。凸の部分は、配線基板2への固定面17となる。
図9は、この半導体チップ1Aを無電解めっき法により配線基板2に接続、固定した状態を示している。半導体チップ1Aでは、各外部接続用電極11,12が底面の凹の部分に表出しているので、その部分と配線の接続部分23,24とが間隔を空けて対向配置される。そして、対向した各外部接続用電極11,12の表面と各接続部分23,24の表面とが、無電解めっき法により析出された金属体4により合体、一体化される。なお、凸の部分を挟んで第1および第2の外部接続用電極11,12を表出させているので、無電解めっき法による接続工程において、それら電極同士が導通することはない。
<第2の変形例>
本変形例は、配線の接続部分を縞状の配線パターンで形成するようにしたものである。図10は、縞状の配線パターン25が形成された配線基板2Aに半導体チップ1を配置、仮固定した状態を示している。図11は、この状態から無電解めっき法により成長させた金属体4を介して半導体チップ1を配線基板2Aに接続、固定した状態を示している。図12は、接続後の配線状態を平面的に示している。
縞状の配線パターン25は、図12に示したように第1および第2の配線21,22間に直線状に形成されている。最終的には、隣接する縞状の配線パターン25同士も接続する必要があるため、縞状の配線パターン25は無電解めっき法により成長する金属体4よりも狭い間隔で形成しておく。そして、図10に示したよう、半導体チップ1を、縞状の配線パターン25の近傍に配置して、絶縁性の接着層3により仮固定する。この場合、第1の外部接続用電極11が第1の配線21側、第2の外部接続用電極12が第2の配線22側となるようにして配置する。
この状態で、図11に示したように、第1および第2の外部接続用電極11,12の表面と縞状の配線パターン25の表面とに無電解めっき法により金属体4を成長させる。そして、各外部接続用電極11,12の表面と縞状の配線パターン25の表面との双方に成長した金属析出構造体を、各配線21,22のそれぞれの側において局部的に合体、一体化する。これにより、同一工程で、各外部接続用電極11,12が縞状の配線パターン25に同時に一括して接続される。また、隣接する縞状の配線パターン25同士もすべて同一工程で一括して接続される。なお、半導体チップ1の底面には絶縁性の接着層3が形成されており、この部分で配線パターン25は絶縁されるので、第1の配線21と第2の配線22とが導通されることはない。
この第2の変形例によれば、配線の接続部分を、無電解めっき法により成長する金属体4よりも狭い間隔で、縞状の配線パターン25に形成するようにしたので、半導体チップ1を配置する際の位置精度に冗長性をもたせることができ、結果として接続信頼性を高めることができる。例えば、図10の半導体チップ1を配置する工程において、縞状の配線パターン25の上であれば、半導体チップ1をX方向の任意の位置に配置したとしても、最終的には配線接続がなされる。またこの変形例によれば、位置精度が低くても良いのでチップの固定装置をより低コストで製造できる。
<第3の変形例>
図13および図14は、本変形例に係る半導体チップ1B,1Cの構成を示している。図7の半導体チップ1の構造では、側面において第1および第2の外部接続用電極11,12の他端の表面を表出させ、また、図8の半導体チップ1Bの構造では、底面において第1および第2の外部接続用電極11,12の他端の表面を表出させ、各外部接続用電極11,12を同時に一括して無電解めっき法により配線接続するようにした。しかしながら、半導体チップ1,1Aが例えば20ミクロン以下の微細な構造である場合、同一側の面から2つの外部接続用電極11,12を表出させるのは、デザインルール的に難しくなる可能性がある。
そこで、第1および第2の外部接続用電極11,12を表面を表出させる面を互いに直交する異なる面側としても良い。例えば図13および図14に示した半導体チップ1B,1Cのように、第1の外部接続用電極11を上面側、第2の外部接続用電極12を側面側から表出させるようにしても良い。このようなチップ構造の場合、各外部接続用電極11,12を同時に一括して無電解めっき法により配線接続することは難しいので、個々に無電解めっき法により配線接続する必要がある。例えば、配線基板2において第2の配線22および第2の接続部分24を積層形成した後、まず半導体チップ1B,1Cの側面において第2の外部接続用電極12だけ無電解めっき法により配線接続する。次に、配線基板2においてビルドアップ工法的に絶縁膜、第1の配線21および第1の接続部分23を積層形成していき、その後半導体チップ1B,1Cの上面において第1の外部接続用電極11を無電解めっき法により配線接続する。これにより、配線基板2に半導体チップ1B,1Cが埋め込まれる形で配線接続がなされる。
なお、半導体チップ1B,1Cが複数ある場合も同様である。すなわち例えば、まず複数の半導体チップ1B,1Cの側面において、各々の第2の外部接続用電極12だけ一括して無電解めっき法により配線接続する。次に、複数の半導体チップ1B,1Cの上面において各々の第1の外部接続用電極11を一括して無電解めっき法により配線接続する。これにより、配線基板2に複数の半導体チップ1B,1Cが埋め込まれる形で配線接続がなされる。
[第2の実施の形態]
本実施の形態は、上記した配線接続方法を表示装置およびその製造方法に適用したものである。図15は、この表示装置の全体構成を示している。この表示装置は、表示パネル30としてLEDディスプレイパネルを用いたものである。表示パネル30は、例えば単純マトリクス駆動により駆動される。この表示装置は、表示パネル30を駆動するための回路として、同期分離回路31と、タイミングコントローラ32と、A/D(アナログ/デジタル)コンバータ33と、画像メモリ34と、階調補正回路35と、データドライバ36と、走査ドライバ37とを備えている。表示パネル30は、走査ドライバ37に接続された複数のX方向配線41と、データドライバ36に接続された複数のY方向配線22R,22G,22Bと、これらの配線の交差点にマトリクス状に配列されたR(赤),G(緑),B(青)の発光ダイオード1R,1G,1Bとを有している。
この表示装置では、A/Dコンバータ33に入力されたアナログ映像信号(R,G,Bの輝度信号)が、デジタル映像信号に変換され、画像メモリ34に出力される。また、水平、垂直同期信号H,Vが同期分離回路31を介してタイミングコントローラ32に出力される。タイミングコントローラ32は、水平、垂直同期信号H,Vに基づいて、A/Dコンバータ33および画像メモリ34に適切な読み出しタイミングパルスなどを出力し、映像信号の読み出しタイミングなどを制御する。適切なタイミングで画像メモリ34から読み出された映像信号は、階調補正回路35に出力される。階調補正回路35では、映像信号にガンマ補正処理などの信号処理を施して、データドライバ36に出力する。
タイミングコントローラ32はまた、水平、垂直同期信号H,Vに基づいて、データドライバ36および走査ドライバ37に適切な駆動タイミングパルスを出力し、適切な駆動タイミングで表示パネル30が駆動されるよう制御する。走査ドライバ37は、適切な駆動タイミングで表示パネル30の各X方向配線41に順次、走査信号を印加する。データドライバ36は、適切な駆動タイミングで各Y方向配線22R,22G,22Bにデータ信号を印加する。走査信号とデータ信号とが印加された部分の発光ダイオード1R,1G,1Bが発光することで、カラー映像表示がなされる。
このような表示装置において、表示パネル30におけるX方向配線41およびY方向配線22R,22G,22Bと、発光ダイオード1R,1G,1Bとの配線接続を、上記した第1の実施の形態に係る配線接続方法を用いて行う。
図16は、この表示装置の配線接続状態の第1の例を平面的に示している。なお、図16では、第1の実施の形態の第2の変形例の方法(図10〜図12)により、配線の接続部分を縞状の配線パターン25で形成して配線接続した例を示している。なお、第1の実施の形態のその他の変形例の手法を用いても良い。上記第1の実施の形態との対応関係を説明すると、X方向配線41が第1の配線21に対応し、Y方向配線22R,22G,22Bが第2の配線22に対応し、発光ダイオード1R,1G,1Bが半導体チップ1に対応する。すなわち、第1の配線21に対応する各X方向配線41に、水平1ライン分の発光ダイオード1R,1G,1Bが共通接続される。また、第2の配線22に対応する各Y方向配線22R,22G,22Bに、対応する各色の垂直1ライン分の発光ダイオード1R,1G,1Bが接続される。
この第1の例における配線接続方法は、基本的に上記第1の実施の形態と同様である。すなわち、まず図10の例と同様にして、複数の発光ダイオード1R,1G,1Bを、それぞれの接続対象となる配線の接続部分(縞状の配線パターン25)の近傍に配置する。発光ダイオード1R,1G,1Bは多数あるが、例えば転写法により一括して配線基板2A上に転写して配置することができる。次いで、図11の例と同様にして、各発光ダイオード1R,1G,1Bの外部接続用電極11,12と各発光ダイオード1R,1G,1Bに対応する配線の接続部分とに無電解めっき法により金属体4を成長させる。そして、各発光ダイオード1R,1G,1Bにおいて外部接続用電極11,12と配線の接続部分との双方に成長した金属析出構造体を合体、一体化することにより、複数の発光ダイオード1R,1G,1Bをすべて同一工程で一括してX方向配線41およびY方向配線22R,22G,22Bに接続することができる。
図17は、この表示装置の配線接続状態の第2の例を平面的に示している。この例は、図16の第1の例とは、配線の対応関係を逆にしたものである。上記第1の実施の形態との対応関係を説明すると、X方向配線41が第2の配線22に対応し、Y方向配線22R,22G,22Bが第1の配線21に対応する。すなわち、第2の配線22に対応する各X方向配線41に、水平1ライン分の発光ダイオード1R,1G,1Bが共通接続される。また、第1の配線21に対応する各Y方向配線22R,22G,22Bに、対応する各色の垂直1ライン分の発光ダイオード1R,1G,1Bが接続される。この第2の例における配線接続方法も、基本的に上記第1の実施の形態と同様である。
以上説明したように、本実施の形態によれば、上記第1の実施の形態に係る配線接続方法を、表示装置およびその製造方法に適用したので、上記第1の実施の形態と同様の効果が得られる。これにより、低コストで接続信頼性の高い表示装置を提供することができる。
なお、本発明は、以上で説明した各実施の形態に限定されず、さらに種々の変形実施が可能である。例えば、本発明はLEDディスプレイに限らず、他のタイプの表示パネルを用いた場合にも有効である。
本発明の第1の実施の形態に係る配線接続方法に用いられる配線基板の構造を示す断面図である。 配線基板に接着層を形成する工程を示す断面図である。 配線基板に接着層を介して半導体チップを仮固定する工程を示す断面図である。 配線基板上の不要な接着層を除去する工程を示す断面図である。 無電解めっき法による接続工程を示す断面図である。 配線の接続状態を示す平面図である。 半導体チップの一構成例を示す断面図である。 第1の実施の形態の第1の変形例に係る配線接続方法により接続される半導体チップの構成例を示す断面図である。 第1の実施の形態の第1の変形例に係る配線接続方法により配線接続された状態を示す断面図である。 第1の実施の形態の第2の変形例に係る配線接続方法の第1の工程を示す断面図である。 第1の実施の形態の第2の変形例に係る配線接続方法の第2の工程を示す断面図である。 第1の実施の形態の第2の変形例に係る配線接続方法による配線の接続状態を示す平面図である。 第1の実施の形態の第3の変形例に係る配線接続方法により接続される半導体チップの第1の構成例を示す断面図である。 第1の実施の形態の第3の変形例に係る配線接続方法により接続される半導体チップの第2の構成例を示す断面図である。 本発明の第2の実施の形態に係る表示装置の全体構成を示すブロック図である。 本発明の第2の実施の形態に係る表示装置における配線の第1の接続例を示す平面図である。 本発明の第2の実施の形態に係る表示装置における配線の第2の接続例を示す平面図である。
符号の説明
1,1A…半導体チップ、1R,1G,1B…発光ダイオード、2…配線基板、3…接着層、4…金属体、10…LED部、11…第1の外部接続用電極、12…第2の外部接続用電極、13…N型クラッド層、14…活性層、15…P型クラッド層、21…第1の配線、22…第2の配線、23…第1の接続部分、24…第2の接続部分、25…縞状の配線パターン、30…表示パネル、36…データドライバ、37…走査ドライバ。

Claims (20)

  1. 外部接続用電極を有する少なくとも1つの半導体チップを、配線基板に形成された配線に接続する方法であって、
    前記半導体チップを、前記配線基板における接続対象となる配線の接続部分の近傍に配置する工程と、
    前記外部接続用電極と前記配線の接続部分とに無電解めっき法により金属体を成長させ、双方の成長した金属析出構造体を合体、一体化することにより前記半導体チップを前記配線基板の配線に接続する工程と
    を含むことを特徴とする配線接続方法。
  2. 前記配線基板の配線は基板内部に積層形成され、前記配線の接続部分は前記基板内部の配線に導通されると共に基板表面に表出しており、
    前記無電解めっき法による接続工程において、その表出した接続部分に前記無電解めっき法により金属体を成長させる
    ことを特徴とする請求項1に記載の配線接続方法。
  3. 前記半導体チップを配置する工程は、
    前記配線基板の表面に接着層を形成する工程と、
    前記接着層を介して前記半導体チップを前記配線の接続部分の近傍に配置して固定する工程と、
    前記半導体チップを固定している部分以外の接着層を除去し、前記配線の接続部分を基板表面に表出させる工程と
    を含むことを特徴とする請求項2に記載の配線接続方法。
  4. 前記半導体チップは2以上の外部接続用電極を有すると共に、前記配線基板には各外部接続用電極に対応して2以上の配線の接続部分が設けられ、
    前記無電解めっき法による接続工程において、前記各外部接続用電極と前記各外部接続用電極に対応する配線の接続部分とに無電解めっき法により金属体を成長させ、双方の成長した金属析出構造体を合体、一体化することにより前記各外部接続用電極と前記各配線の接続部分とをすべて同一工程で一括して接続する
    ことを特徴とする請求項1に記載の配線接続方法。
  5. 前記半導体チップは互いに直交する異なる面に形成された2以上の外部接続用電極を有し、
    まず、前記配線基板に一方の面側の外部接続用電極に対応する配線とその接続部分とを形成し、前記無電解めっき法による接続工程によって、前記一方の面側の外部接続用電極とそれに対応する配線の接続部分とに無電解めっき法により金属体を成長させ、双方の成長した金属析出構造体を合体、一体化することにより前記一方の面側の外部接続用電極とそれに対応する配線の接続部分とを接続し、
    次に、前記配線基板に他方の面側の外部接続用電極に対応する配線とその接続部分とを積層形成し、前記無電解めっき法による接続工程によって、前記他方の面側の外部接続用電極とそれに対応する配線の接続部分とに無電解めっき法により金属体を成長させ、双方の成長した金属析出構造体を合体、一体化することにより前記他方の面側の外部接続用電極とそれに対応する配線の接続部分とを接続する
    ことを特徴とする請求項1に記載の配線接続方法。
  6. 前記半導体チップを配置する工程において、複数の半導体チップを、それぞれの接続対象となる配線の接続部分の近傍に配置し、
    前記無電解めっき法による接続工程において、前記各半導体チップの外部接続用電極と前記各半導体チップに対応する配線の接続部分とに無電解めっき法により金属体を成長させ、前記各半導体チップにおいて前記外部接続用電極と前記配線の接続部分との双方に成長した金属析出構造体を合体、一体化することにより前記複数の半導体チップをすべて同一工程で一括して前記配線基板の配線に接続する
    ことを特徴とする請求項1に記載の配線接続方法。
  7. 前記半導体チップは、表示装置の表示部を形成するための半導体発光素子である
    ことを特徴とする請求項6に記載の配線接続方法。
  8. 前記半導体発光素子は発光ダイオードである
    ことを特徴とする請求項7に記載の配線接続方法。
  9. さらに、前記無電解めっき法による接続工程の後、外部電源により金属析出電流を印加し、前記無電解めっき法により析出させた金属体上にさらに電解めっき法により金属を析出させる工程を含む
    ことを特徴とする請求項1に記載の配線接続方法。
  10. 前記無電解めっき法による接続工程において、前記無電解めっき法により析出させる金属と、前記外部接続用電極の最表面の金属、および前記配線の接続部分の最表面の金属とをすべて同一金属種とし、前記無電解めっきを行うための触媒化処理を行うことなく金属の析出を行う
    ことを特徴とする請求項1に記載の配線接続方法。
  11. 前記同一金属種は、ニッケル、もしくは無電解ニッケルめっき法により共析し得る物質を含有するニッケル合金である
    ことを特徴とする請求項10に記載の配線接続方法。
  12. 前記同一金属種は、銅、もしくは無電解銅めっき法により共析し得る物質を含有する合金である
    ことを特徴とする請求項10に記載の配線接続方法。
  13. 前記半導体チップを配置する工程において、前記半導体チップの前記外部接続用電極の表面と前記配線の接続部分の表面とを直交して配置する
    ことを特徴とする請求項1に記載の配線接続方法。
  14. 前記半導体チップを配置する工程において、前記半導体チップの前記外部接続用電極表面と前記配線の接続部分の表面とを間隔を空けて対向して配置する
    ことを特徴とする請求項1に記載の配線接続方法。
  15. 前記配線の接続部分を、無電解めっき法により成長する金属体よりも狭い間隔で縞状の配線パターンで形成しておき、
    前記半導体チップを配置する工程において、前記半導体チップを、前記縞状の配線パターンの近傍に配置し、
    前記無電解めっき法による接続工程において、隣接する前記縞状の配線パターン同士もすべて同一工程で一括して、前記無電解めっき法による金属析出構造体で接続する
    ことを特徴とする請求項1に記載の配線接続方法。
  16. 前記半導体チップが第1および第2の外部接続用電極を有し、前記配線基板は前記第1および第2の外部接続用電極にそれぞれ導通される第1および第2の配線を有し、
    前記配線基板の前記第1および第2の配線間に、前記第1および第2の外部接続用電極との接続部分となる縞状の配線パターンを無電解めっき法により成長する金属体よりも狭い間隔で直線状に形成し、
    前記半導体チップを配置する工程において、前記第1の外部接続用電極が前記第1の配線側、前記第2の外部接続用電極が前記第2の配線側となるように、前記半導体チップを前記縞状の配線パターンの近傍に配置し、
    前記無電解めっき法による接続工程において、前記第1および第2の外部接続用電極と前記縞状の配線パターンとに無電解めっき法により金属体を成長させ、その成長した金属析出構造体を、それぞれの対応する配線側においてすべて同一工程で一括して合体、一体化することにより前記半導体チップを前記配線基板の配線に接続する
    ことを特徴とする請求項15に記載の配線接続方法。
  17. 外部接続用電極を有する複数の発光素子と、
    前記発光素子の駆動用の配線が形成された配線基板と
    を備え、
    前記複数の発光素子は、それぞれの接続対象となる配線の接続部分の近傍に配置され、
    前記複数の発光素子と前記配線基板の配線とが、前記各発光素子の外部接続用電極と前記各発光素子に対応する配線の接続部分とに無電解めっき法により金属体を成長させ、前記各発光素子において前記外部接続用電極と前記配線の接続部分との双方に成長した金属析出構造体を合体、一体化することによりすべて同一工程で一括して接続されたものである
    ことを特徴とする表示装置。
  18. 前記各発光素子が第1および第2の外部接続用電極を有し、前記配線基板は前記第1および第2の外部接続用電極にそれぞれ導通される第1および第2の配線を有し、
    前記配線基板の前記第1および第2の配線間に、前記第1および第2の外部接続用電極との接続部分となる縞状の配線パターンが無電解めっき法により成長する金属体よりも狭い間隔で直線状に形成され、
    前記第1の外部接続用電極が前記第1の配線側、前記第2の外部接続用電極が前記第2の配線側となるように、前記各発光素子が前記縞状の配線パターンの近傍に配置され、
    前記各発光素子と前記配線基板の第1および第2の配線とが、前記第1および第2の外部接続用電極と前記縞状の配線パターンとに無電解めっき法により金属体を成長させ、その成長した金属析出構造体を、それぞれの対応する配線側において合体、一体化することによりすべて同一工程で一括して接続されたものである
    ことを特徴とする請求項17に記載の表示装置。
  19. 外部接続用電極を有する複数の発光素子を、配線基板に形成された前記発光素子の駆動用の配線に接続して表示部が形成される表示装置の製造方法であって、
    前記複数の発光素子を、それぞれの接続対象となる配線の接続部分の近傍に配置する工程と、
    前記各発光素子の外部接続用電極と前記各発光素子に対応する配線の接続部分とに無電解めっき法により金属体を成長させ、前記各発光素子において前記外部接続用電極と前記配線の接続部分との双方に成長した金属析出構造体を合体、一体化することにより前記複数の発光素子をすべて同一工程で一括して前記配線基板の配線に接続する工程と
    を含むことを特徴とする表示装置の製造方法。
  20. 前記各発光素子が第1および第2の外部接続用電極を有し、前記配線基板は前記第1および第2の外部接続用電極にそれぞれ導通される第1および第2の配線を有し、
    前記配線基板の前記第1および第2の配線間に、前記第1および第2の外部接続用電極との接続部分となる縞状の配線パターンを無電解めっき法により成長する金属体よりも狭い間隔で直線状に形成し、
    前記各発光素子を配置する工程において、前記第1の外部接続用電極が前記第1の配線側、前記第2の外部接続用電極が前記第2の配線側となるように、前記各発光素子を前記縞状の配線パターンの近傍に配置し、
    前記無電解めっき法による接続工程において、前記第1および第2の外部接続用電極と前記縞状の配線パターンとに無電解めっき法により金属体を成長させ、その成長した金属析出構造体を、それぞれの対応する配線側においてすべて同一工程で一括して合体、一体化することにより、前記複数の発光素子をすべて同一工程で一括して前記配線基板の配線に接続する
    ことを特徴とする請求項19に記載の表示装置の製造方法。
JP2004327247A 2004-11-11 2004-11-11 配線接続方法、ならびに表示装置の製造方法 Expired - Fee Related JP4737502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004327247A JP4737502B2 (ja) 2004-11-11 2004-11-11 配線接続方法、ならびに表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004327247A JP4737502B2 (ja) 2004-11-11 2004-11-11 配線接続方法、ならびに表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006140247A true JP2006140247A (ja) 2006-06-01
JP4737502B2 JP4737502B2 (ja) 2011-08-03

Family

ID=36620878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004327247A Expired - Fee Related JP4737502B2 (ja) 2004-11-11 2004-11-11 配線接続方法、ならびに表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4737502B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192802A (ja) * 2009-02-20 2010-09-02 Sony Corp 実装基板および表示装置
CN104827775A (zh) * 2014-02-10 2015-08-12 精工爱普生株式会社 导通构造、导通构造的制造方法、液滴排出头及打印装置
US9822452B2 (en) 2014-02-10 2017-11-21 Seiko Epson Corporation Conduction structure, method of manufacturing conduction structure, droplet ejecting head, and printing apparatus
KR20200101866A (ko) 2019-02-20 2020-08-28 니치아 카가쿠 고교 가부시키가이샤 표시 장치 및 그 제조방법
US11362246B2 (en) 2019-02-20 2022-06-14 Nichia Corporation Method of manufacturing display device with lateral wiring
US11410975B2 (en) 2019-02-20 2022-08-09 Nichia Corporation Display device and method of manufacturing display device
US11791440B2 (en) 2019-06-13 2023-10-17 Nichia Corporation Method of manufacturing light emitting element

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6163782B2 (ja) 2013-02-26 2017-07-19 セイコーエプソン株式会社 配線構造体、配線構造体の製造方法、液滴吐出ヘッドおよび液滴吐出装置
JP6160119B2 (ja) 2013-02-26 2017-07-12 セイコーエプソン株式会社 配線構造体、配線構造体の製造方法、液滴吐出ヘッドおよび液滴吐出装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178387A (en) * 1981-04-28 1982-11-02 Matsushita Electric Ind Co Ltd Indicator for luminescence and its manufacture
JPS63226080A (ja) * 1987-03-02 1988-09-20 Copal Co Ltd 発光ダイオ−ド複合組立体
JPH05114752A (ja) * 1991-10-23 1993-05-07 Sharp Corp リードレス光学素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178387A (en) * 1981-04-28 1982-11-02 Matsushita Electric Ind Co Ltd Indicator for luminescence and its manufacture
JPS63226080A (ja) * 1987-03-02 1988-09-20 Copal Co Ltd 発光ダイオ−ド複合組立体
JPH05114752A (ja) * 1991-10-23 1993-05-07 Sharp Corp リードレス光学素子の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192802A (ja) * 2009-02-20 2010-09-02 Sony Corp 実装基板および表示装置
US8537527B2 (en) 2009-02-20 2013-09-17 Sony Corporation Mounting board and display device
CN104827775A (zh) * 2014-02-10 2015-08-12 精工爱普生株式会社 导通构造、导通构造的制造方法、液滴排出头及打印装置
US9708715B2 (en) 2014-02-10 2017-07-18 Seiko Epson Corporation Conduction structure, method of manufacturing conduction structure, droplet ejecting head, and printing apparatus
US9822452B2 (en) 2014-02-10 2017-11-21 Seiko Epson Corporation Conduction structure, method of manufacturing conduction structure, droplet ejecting head, and printing apparatus
KR20200101866A (ko) 2019-02-20 2020-08-28 니치아 카가쿠 고교 가부시키가이샤 표시 장치 및 그 제조방법
US11362246B2 (en) 2019-02-20 2022-06-14 Nichia Corporation Method of manufacturing display device with lateral wiring
US11410975B2 (en) 2019-02-20 2022-08-09 Nichia Corporation Display device and method of manufacturing display device
US11791440B2 (en) 2019-06-13 2023-10-17 Nichia Corporation Method of manufacturing light emitting element

Also Published As

Publication number Publication date
JP4737502B2 (ja) 2011-08-03

Similar Documents

Publication Publication Date Title
JP6128046B2 (ja) 実装基板および電子機器
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
US6096576A (en) Method of producing an electrical interface to an integrated circuit device having high density I/O count
JPH02891A (ja) 液晶表示装置パッケージ装置
US20060060949A1 (en) Semiconductor device, flexible substrate, tape carrier, and electronic device including the semiconductor device
CN114556203B (zh) 阵列基板及其制备方法、显示面板和背光模组
CN109509425A (zh) 电致发光显示装置和用于电致发光显示装置的驱动器ic薄膜单元
CN106663721A (zh) 使用半导体发光器件的显示装置
JP4737502B2 (ja) 配線接続方法、ならびに表示装置の製造方法
KR20180082003A (ko) 반도체 발광 소자를 이용한 디스플레이 장치
CN111627953A (zh) 一种显示面板及其制备方法、显示装置
TWM627099U (zh) 畫素封裝模組及其顯示裝置
CN112331689B (zh) 一种阵列基板、显示面板及其制备方法、显示装置
WO2023275228A1 (en) Light emitting module for a light emitting display
CN111244076A (zh) 透明发光二极管面板
JP2017139489A (ja) 表示装置
JPS5850577A (ja) デイスプレイ装置
CN116325153A (zh) 显示面板的系统和方法
KR20200030378A (ko) 멀티 픽셀 엘이디 패키지
CN217562596U (zh) 一种led透明显示屏
CN114973983B (zh) 一种拼接显示面板
CN217881566U (zh) 一种LED载板及Mini LED或Micro LED显示面板
JPH02128483A (ja) 固体発光表示装置
WO2023230977A9 (zh) 布线基板及其制造方法、发光基板及显示装置
JP3987288B2 (ja) 半導体素子の実装構造及び液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees