KR200170634Y1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR200170634Y1
KR200170634Y1 KR2019990018733U KR19990018733U KR200170634Y1 KR 200170634 Y1 KR200170634 Y1 KR 200170634Y1 KR 2019990018733 U KR2019990018733 U KR 2019990018733U KR 19990018733 U KR19990018733 U KR 19990018733U KR 200170634 Y1 KR200170634 Y1 KR 200170634Y1
Authority
KR
South Korea
Prior art keywords
semiconductor package
lead
wire
chip
lead frame
Prior art date
Application number
KR2019990018733U
Other languages
English (en)
Inventor
임세진
Original Assignee
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아남반도체주식회사 filed Critical 아남반도체주식회사
Priority to KR2019990018733U priority Critical patent/KR200170634Y1/ko
Application granted granted Critical
Publication of KR200170634Y1 publication Critical patent/KR200170634Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48998—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로서, 리드의 앞단을 상방으로 절곡시키는 동시에 절곡시킨 부위에 홈을 형성하여 이루어진 구조의 리드프레임을 이용한 반도체 패키지를 안출한 것으로서, 칩의 본딩패드와 리드간을 연결하는 와이어의 중간부위가 상기 홈에 삽입 안착되도록 함으로써, 몰딩 공정시 발생할 수 있는 와이어의 쏠림 또는 늘어짐을 방지할 수 있도록 한 반도체 패키지를 제공하고자 한 것이다.

Description

반도체 패키지{Semiconductor package}
본 고안은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩의 본딩패드와 리드간을 연결하는 와이어의 일정 부위가 지지되어 와이어의 늘어짐, 쏠림등을 방지할 수 있도록 한 구조의 리드프레임을 갖는 반도체 패키지에 관한 것이다.
일반적으로, 반도체 패키지의 제조공정은 개개의 집적회로(IC:Integrated Circuit)를 말하는 칩을 만들기 위해 반도체 물질의 단결점을 성장시킨 원판 모양의 웨이퍼(Wafer)를 절단 가공하는 소잉(Sawing)공정과, 상기 절단 가공된 개개의 반도체 칩을 칩탑재판 위에 접착수단으로 부착하는 칩 다이 부착 공정과, 반도체 칩의 본딩패드와 리드 프레임의 리드간에 와이어를 본딩하는 공정과, 상기 칩과 와이어 그리고 칩이 부착된 칩탑재판등을 보호하기 위하여 수지로 그 주위를 둘러싸는 몰딩 공정과, 리드의 바깥쪽단을 일정 길이로 잘라주는 동시에 형상을 형성하여 주는 트리밍(Trimming) 및 포밍(Forming) 공정과, 마지막으로 잉크 또는 레이져를 이용하여 제품 상부면에 제품명 등의 코드를 인쇄하는 마킹 공정등으로 이루어져 있고, 이 반도체 패키지 제조공정을 거치면서 완성된 반도체 패키지는 다음과 같은 구조를 이루게 된다.
상기 반도체 패키지의 구조를 첨부한 도 3에 도시한 바와 같이, 칩 탑재판(30)과 리드(60)를 포함하는 리드프레임(40)과, 이 리드프레임(40)의 칩탑재판(30)에 접착수단(20)에 의하여 실장된 칩(10)과, 칩(10)의 본딩패드와 리드(60)간을 연결하는 와이어(50)와, 상기 칩(10)과 와이어(50)와 칩탑재판(30)등을 몰딩하고 있는 수지(90)로 이루어진 구조로 되어 있다.
상기와 같은 구조의 반도체 패키지(100)에서 칩의 본딩패드와 리드간을 연결하는 와이어 본딩 공정에 있어서, 칩의 본딩패드에 와이어를 본딩하는 것을 볼본딩이라하고, 리드에 본딩하는 것을 스티치(Stitch)본딩이라 하는데, 이 와이어 본딩 고정후에 수지로 몰딩하는 공정시에 상기와 같이 본딩된 와이어가 수지의 흐름으로 인하여 한쪽방향으로 쏠리게 되거나 늘어지게 되는 현상이 발생하며, 이로 인하여 와이어가 단락되는 경우가 발생하는 문제점이 있다.
본 고안은 상기와 같은 문제점을 감안하여 리드의 앞단을 상방으로 절곡시키는 동시에 절곡시킨 부위에 홈을 형성하여 이루어진 구조의 리드프레임을 이용한 반도체 패키지를 안출한 것으로서, 칩의 본딩패드와 리드간을 연결하는 와이어의 중간부위가 상기 홈에 삽입 안착되도록 함으로써, 몰딩 공정시 발생할 수 있는 와이어의 쏠림 또는 늘어짐을 방지할 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.
도 1은 본 고안에 따른 반도체 패키지를 나타내는 단면도,
도 2는 본 고안에 따른 반도체 패키지의 리드프레임의 리드부위를 나타내는 확대도,
도 3은 종래의 반도체 패키지를 나타내는 단면도.
＜도면의 주요부분에 대한 부호의 설명>
10 : 칩 20 : 접착수단
30 : 칩탑재판 40 : 리드프레임
50 : 와이어 60 : 리드
80 : 요홈 90 : 수지
100 : 반도체 패키지
이하, 첨부도면을 참조로 본 고안을 상세하게 설명하면 다음과 같다.
본 고안은 칩탑재판(30)과 리드(60)를 포함하는 리드프레임(40)과, 이 리드프레임(40)의 칩탑재판(30)에 접착수단(20)에 의하여 실장되는 칩(10)과, 칩(10)의 본딩패드와 리드(60)간을 연결하는 와이어(50)와, 상기 칩(10)과 와이어(50)와 칩탑재판(30)등을 몰딩하고 있는 수지(90)로 이루어진 구조의 반도체 패키지에 있어서, 상기 반도체 패키지(10)의 리드프레임(40)의 리드(60)의 앞단을 절곡하는 동시에 절곡된 부위에 요홈(80)을 형성하여, 와이어(50)가 삽입 안착되도록 한 것을 특징으로 한다.
특히, 상기 요홈(80)은 와이어(50)의 곡면이 밀착되게 'U'자형으로 형성하는 것이 바람직하다.
여기서, 본 고안을 실시예로서 첨부도면을 참조하여 더욱 상세히 설명하면 다음과 같다.
첨부한 도 1은 본 고안의 반도체 패키지를 나타내는 단면도로서, 상기 반도체 패키지(10)는 리드프레임(40)의 칩탑재판(30)에 반도체 칩(10)이 접착수단(20)에 의하여 부착되어 있고, 상기 리드프레임(40)의 리드(60)와 반도체 칩(10)의 본딩패드간에 와이어(50)가 연결되어 있으며, 상기 칩(10)과 와이어(50)와 칩탑재판(30)등이 수지(90)로 몰딩되어 있는 상태이다.
이때, 상기 리드프레임(40)의 리드(60) 앞단 즉, 와이어(50)가 스티칭되는 부위보다 앞단이 둔각으로 절곡되어 있고, 이 절곡된 상단부에는 요홈(80)이 형성되어있다.
상기와 같은 구조로 된 본 고안의 반도체 패키지의 요부를 첨부한 도 2를 참조로 설명하면 다음과 같다.
상기 리드프레임(40)의 리드(60)와 반도체 칩(10)의 본딩패드를 연결하고 있는 와이어(50)의 중간부위가 첨부한 도 2에 도시한 바와 같이 상기 요홈(80)으로 삽입되어 지지되고 있는 상태가 된다.
따라서, 상기와 같은 상태에서 반도체 패키지의 몰딩 공정이 진행되면, 와이어(50)의 중간부위가 견고하게 지지되고 있는 상태이기 때문에 몰딩 수지의 흐름에도 와이어가 한쪽으로 쏠리거나 늘어지는 현상을 용이하게 방지할 수 있게 된다.
또한, 리드(60)에 부착된 와이어의 절단 및 융기로 인하여 전기신호의 단락을 방지할 수 있는데, 좀 더 상세하게는, 리드에 연결된 와이어가 절단 및 융기로 단락되더라도, 상기 와이어(50)는 계속해서 상기 리드(60)의 홈(80) 걸쳐져 닿아 있는 상태가 되어 전기적 신호를 계속 흐르게 할 수 있다
이상 상술한 바와 같이 본 고안에 따른 반도체 패키지에 의하면, 반도체 패키지의 리드의 앞단을 상방으로 절곡시키는 동시에 절곡시킨 부위에 홈을 형성하여 칩의 본딩패드와 리드간을 연결하는 와이어의 중간부위가 삽입 안착되도록 함으로써, 몰딩 공정시 수지의 흐름에 의하여 발생할 수 있는 와이어의 쏠림 또는 늘어짐을 방지할 수 있고, 리드에 본딩된 와이어가 단락되더라도 와이어는 계속 요홈에 삽입된 상태이기 때문에 전기적 신호를 계속 유지시킬 수 있는 장점이 있다.

Claims (2)

  1. 칩탑재판(30)과 리드(60)를 포함하는 리드프레임(40)과, 이 리드프레임(40)의 칩탑재판(30)에 접착수단(20)에 의하여 실장되는 칩(10)과, 칩(10)의 본딩패드와 리드(60)간을 연결하는 와이어(50)와, 상기 칩(10)과 와이어(50)와 칩탑재판(30)등을 몰딩하고 있는 수지(90)로 이루어진 구조의 반도체 패키지에 있어서, 상기 반도체 패키지(10)의 리드프레임(40)의 리드(60)의 앞단을 절곡하는 동시에 절곡된 부위에 요홈(80)을 형성하여, 와이어(50)가 삽입 안착되도록 한 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 요홈(80)은 와이어(50)의 곡면이 밀착되게 'U'자형으로 형성된 것을 특징으로 하는 반도체 패키지.
KR2019990018733U 1999-09-04 1999-09-04 반도체 패키지 KR200170634Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019990018733U KR200170634Y1 (ko) 1999-09-04 1999-09-04 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019990018733U KR200170634Y1 (ko) 1999-09-04 1999-09-04 반도체 패키지

Publications (1)

Publication Number Publication Date
KR200170634Y1 true KR200170634Y1 (ko) 2000-02-15

Family

ID=19587452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019990018733U KR200170634Y1 (ko) 1999-09-04 1999-09-04 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200170634Y1 (ko)

Similar Documents

Publication Publication Date Title
EP0848423A4 (en) RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
US20020195693A1 (en) Packaging structure integrating passive devices
US6030858A (en) Stacked bottom lead package in semiconductor devices and fabricating method thereof
US5479050A (en) Leadframe with pedestal
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US20070105280A1 (en) Brace for wire loop
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
GB2323474A (en) A leadframe for a semiconductor device
US5703396A (en) Plastic encapsulated semiconductor device having wing leads
US7332804B2 (en) Semiconductor device and method of manufacturing the same
KR200170634Y1 (ko) 반도체 패키지
US20010045628A1 (en) Frame for semiconductor package
JP2862585B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2693888B2 (ja) リードレス光学素子の製造方法
KR100546280B1 (ko) 롱 루프 와이어 본딩을 위한 히터블록
KR930002033Y1 (ko) 리드 프레임
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200224097Y1 (ko) 몰딩용 다이
KR200177071Y1 (ko) 스몰 다이패드 패키지 제조용 리드 프레임
KR100192329B1 (ko) 반도체소자 패키지 공정용 리드 프레임
KR100537716B1 (ko) 리드 프레임 및 그를 이용한 반도체 패키지
JP2726211B2 (ja) 半導体装置用保護素子の製造方法
KR0128208Y1 (ko) 패키지 제조용 히터블럭
KR200337333Y1 (ko) 반도체 패키지 제조시의 히트 스프레드 유동방지구조

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 10

EXPY Expiration of term