JPH05113468A - 検査系列生成方法 - Google Patents

検査系列生成方法

Info

Publication number
JPH05113468A
JPH05113468A JP4072049A JP7204992A JPH05113468A JP H05113468 A JPH05113468 A JP H05113468A JP 4072049 A JP4072049 A JP 4072049A JP 7204992 A JP7204992 A JP 7204992A JP H05113468 A JPH05113468 A JP H05113468A
Authority
JP
Japan
Prior art keywords
storage element
state
scan
circuit
test sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4072049A
Other languages
English (en)
Other versions
JP3265614B2 (ja
Inventor
Sadami Takeoka
貞巳 竹岡
Akira Motohara
章 本原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP07204992A priority Critical patent/JP3265614B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to DE69230479T priority patent/DE69230479T2/de
Priority to DE69230478T priority patent/DE69230478T2/de
Priority to EP92106403A priority patent/EP0509440B1/en
Priority to EP96107238A priority patent/EP0730233B1/en
Priority to DE69220709T priority patent/DE69220709T2/de
Priority to EP96107237A priority patent/EP0730232B1/en
Priority to EP96107239A priority patent/EP0727744B1/en
Priority to DE69230477T priority patent/DE69230477T2/de
Priority to US07/868,737 priority patent/US5430736A/en
Publication of JPH05113468A publication Critical patent/JPH05113468A/ja
Application granted granted Critical
Publication of JP3265614B2 publication Critical patent/JP3265614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318586—Design for test with partial scan or non-scannable parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318392—Generation of test inputs, e.g. test vectors, patterns or sequences for sequential circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 少ないスキャン記憶素子数で高い検出率を得
る検査系列生成装置および検査系列生成方法を提供す
る。 【構成】 処理２０６で現在の状態Ａを初期状態ＳＩに
正当化することに失敗した場合、処理２０７で現在の状
態Ａを初期状態ＳＩと１ビット違いの状態ＳＩ’で正当
化し、成功したら処理２０８でＳＩとＳＩ’で状態の異
なる記憶素子を記録する。処理２０７に失敗したら処理
２１０で現在の状態ＡをＳＩ,ＳＩ’,最終状態ＳＯ以外
の状態Ｃで正当化する。処理２０７,２１０に成功した
ら、それぞれＳＩ’,Ｃを現在の状態Ａとして処理２０
６〜２１１を繰り返す。処理２１０で失敗するか、また
は処理時間の制限等により検査系列生成が打ち切られた
ら、処理２１２で最後に処理２０８で記録された記憶素
子のスキャン要求度を増やす。複数の打ち切り故障が生
じたら、各記憶素子のスキャン要求度の累積を解析し
て、スキャンに置き換える記憶素子を決定する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の検査
系列生成方法に関するものである。
【０００２】
【従来の技術】通常の記憶素子をスキャン構造の記憶素
子に変換すると、付加面積が増えるため、できるだけ少
ないスキャン記憶素子数で高い検出率を得るようなスキ
ャン記憶素子の選択方法が必要である。スキャン記憶素
子の選択方法の従来技術は、アイ・イー・イー・イー、
トランザクションズ オン コンピューターズの資料
[K.-T. Cheng and V. D. Agrawal. "A Partial Scan Me
thod for Sequential Circuits with Feedback," IEEE
Transactions on Computers, Vol.39,No.4, pp.544-54
8, April 1990.] に記載されている。以下、図３、図１
６、図１７を用いて従来技術を説明する。
【０００３】図３は半導体集積回路中の部分回路を示
し、３０１,３０２は組合せ部分回路、３０３〜３０８
は記憶素子を表す。３１０〜３１２は外部入力、３１３
〜３１５は外部出力を表す。
【０００４】図１６は従来技術の検査系列生成処理の流
れを示したフローチャートである。１６０１は操作の開
始、１６０２は回路構造を解析し、記憶素子間の接続関
係から記憶素子のフィードバックループ構造を調べる操
作、１６０３は複雑または大規模なループを構成してい
る記憶素子をスキャン記憶素子に変換する操作、１６０
４は１６０３の操作で回路中の一部の記憶素子をスキャ
ン記憶素子に変換した回路に対して検査系列生成を行う
操作、１６０５は全操作の終了を示す。図１７は従来技
術によって図３の部分回路中の記憶素子のうち、スキャ
ンすべき記憶素子と判定されたものをスキャン構造に置
き換えた部分回路を示す。１７０１〜１７０３は各記憶
素子３０３〜３０５と置換されたスキャン構造の記憶素
子を表す。
【０００５】まずステップ１６０１で操作を開始し、ス
テップ１６０２で回路構造を解析する。記憶素子３０３
は組合せ部分回路３０２、記憶素子３０６、組合せ部分
回路３０１を経て再び記憶素子３０３へ戻るようなルー
プを構成している。記憶素子３０４、３０５も同様にル
ープを構成している。次にステップ１６０３では、ルー
プを構成している記憶素子の１つをスキャンすべき記憶
素子と決定する。従って、記憶素子３０３〜３０５がス
キャンすべき記憶素子と判定され、それぞれスキャン記
憶素子１７０１〜１７０３に変換される。次にステップ
１６０４では１６０３の操作で記憶素子３０３〜３０５
をスキャン記憶素子１７０１〜１７０３へ変換した回路
に対して検査系列生成を行った後、ステップ１６０５で
全操作を終了する。
【０００６】
【発明が解決しようとする課題】しかしながら従来技術
は、回路構造のみから検査系列生成の障害になる可能性
がある記憶素子を、スキャンすべき記憶素子として選択
してしまうため、実際に検査入力生成を行う際に、選択
したスキャン記憶素子がすべて必要であるか否かは分か
らない。そのため従来方法ではスキャンに変換した記憶
素子のうち、検査系列生成において故障検出率を改善す
る効果がないものが存在するため、スキャン記憶素子数
が多くなり、付加面積が大きくなる。また従来技術で
は、検査系列生成中にスキャン記憶素子を増加させる
と、それまでに生成した検査系列が無効になってしまう
ため、実用的でないという問題があった。
【０００７】本発明はかかる問題を鑑みて、少ないスキ
ャン記憶素子数で高い検出率を得る検査系列生成方法を
提供することと、検査系列生成中にスキャン記憶素子を
増加させた際に検査系列を編集して新たな検査系列を生
成する検査系列生成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この問題を改善するた
め、本発明の検査系列生成方法は、検査入力生成処理を
打ち切られた故障に対して、どの記憶素子をスキャンに
置き換えたら検査可能となるかを調べ、複数の打ち切り
故障に対するスキャン要求度の累積から、最適のスキャ
ンに置き換える記憶素子を選択するものである。
【０００９】さらに詳述すると本発明の請求項１記載の
検査系列生成方法は、第１の状態、第２の状態の各ビッ
トが回路中の各記憶素子の状態を示し、この第１の状態
を第２の状態で正当化する第１の処理と、この第２の状
態と所定数のビットが異なる第３の状態を生成させ、前
記第１の状態をこの第３の状態で正当化する第２の処理
と、前記第１,２,３の状態以外の第４の状態を生成さ
せ、前記第１の状態をこの第４の状態で正当化する第３
の処理と、この第４の状態を前記第１の状態とする第４
の処理と、前記第２の状態と前記第３の状態で異なるビ
ットに対応する記憶素子を記憶する第５の処理と、前記
第３の状態を前記第１の状態とする第６の処理と、前記
第５の処理において、記憶された記憶素子にスキャン要
求度を増やす第７の処理と、このスキャン要求度を用い
てスキャン記憶素子を選択する第８の処理とを備えたこ
とを特徴とする。
【００１０】また本発明の請求項４記載の検査系列生成
方法は、回路状態の各ビットが回路中の各記憶素子の状
態を示し、この回路状態から故障の影響を外部出力へ到
達させるような外部入力値の組合せを求める第１の処理
と、前記第１の処理において前記回路状態から故障の影
響を外部出力へ到達させるために状態を変化させる必要
のある記憶素子を記憶する第２の処理と、前記第２の処
理において記憶された記憶素子のスキャン要求度を増や
す第３の処理と、このスキャン要求度を用いてスキャン
記憶素子を選択する第４の処理とを備えたことを特徴と
する。
【００１１】また本発明の請求項６記載の検査系列生成
方法は、回路中の記憶素子をスキャン記憶素子に置き換
える順序回路の検査系列生成において、回路の検査に要
する費用を可検査費としたとき、回路中の一部または全
部の記憶素子に対して、前記記憶素子をスキャンした場
合の回路中の一部または全部の素子の可検査費を計算す
る処理と、前記回路中の一部または全部の素子の可検査
費が最も低くなる前記記憶素子をスキャン記憶素子に置
き換える処理とを備えたことを特徴とする。
【００１２】また本発明の請求項７,８記載の検査系列
生成方法は、請求項１記載の第８の処理叉は請求項４記
載の第４の処理では、スキャン要求度最大の記憶素子が
複数ある場合、前記スキャン要求度最大の記憶素子に対
して、前記記憶素子をスキャンした場合の回路中の一部
または全部の素子の可検査費を計算する処理と、前記回
路中の一部または全部の素子の可検査費が最も低くなる
前記記憶素子をスキャン記憶素子に置き換える処理とを
備えたことを特徴とする。
【００１３】また本発明の請求項９記載の検査系列生成
方法は、回路中の記憶素子をスキャン記憶素子に置き換
える順序回路の検査系列生成方法において、回路中の記
憶素子の状態を記録し、検査系列生成を行う処理と、そ
の後、記録した記憶素子の状態を用いて検査系列生成終
了時にスキャン記憶素子に変換されている記憶素子に、
スキャンインする検査系列を作成する処理とを備えたこ
とを特徴とする。
【００１４】
【作用】本発明の請求項１、４、７、８記載の検査系列
生成方法は上述の構成により、実際に検査入力生成でス
キャンに変換することが必要とされた記憶素子のみをス
キャン記憶素子に置き換えるため、少ない付加ハードウ
ェア量で高い故障検出率が実現できる。
【００１５】本発明の請求項６記載の検査系列生成方法
は、できるだけ少ないスキャン記憶素子数で可検査性を
最も改善するようなスキャン記憶素子を計算して選択す
るため、少ない付加ハードウェア量で高い故障検出率を
実現できる。
【００１６】また本発明の請求項９記載の検査系列生成
方法は、従来技術では困難であった検査系列生成中にス
キャン記憶素子を増加させた場合の検査系列生成が、容
易に実現できる。
【００１７】
【実施例】以下、回路の検査に要する費用を可検査費と
する。この可検査費には回路中の信号線の論理値を所望
の値にするために外部入力を操作する可制御費と、回路
中の信号線の論理値を外部出力で観測するために外部入
力を操作する可観測費等を含む。本実施例では可検査費
として可制御費を用いて説明を行う。
【００１８】（実施例１）図１８は本発明の検査系列生
成装置の実施例の概略を示した図である。１は回路情報
を受け付ける入力部、２は入力部１で受け取った回路情
報を解析する回路情報解析手段３と、受け取った回路に
対する検査系列を生成する検査系列生成手段４とを含む
プログラム実行部、５は回路情報解析手段３の操作で計
算された回路接続情報、可検査性や回路情報解析手段
３、検査系列生成手段４の操作で生じた中間データを記
憶する記憶部、６はプログラム実行部２の操作で作成さ
れた検査系列を利用可能な形式に変換して出力する出力
部を示す。
【００１９】図１は実施例１における図１８の検査系列
生成手段４の処理の流れを示すフローチャートである。
１０１は処理の開始、１０２は回路中の全故障のリスト
作成の操作、１０３は故障リスト中の故障に対して検査
系列を生成する操作、１０４は検出率が十分であるか否
かの判定を行なう操作、１０５はスキャン要求度最大の
記憶素子のうち可制御費最大のものを１つ選ぶ操作、１
０６はステップ１０５で選んだ記憶素子をスキャン記憶
素子に変換する操作、１０７は打ち切り故障のリストを
作成する操作、１０８は処理の終了を示す。
【００２０】図２は図１の操作１０３の処理の流れを示
すフローチャートである。図中のＡは第１の状態、Ｂは
第１の状態Ａに遷移させるべき第２の状態、ＳＩは初期
状態、ＳＯは最終状態、ＳＩ’は初期状態ＳＩと１ビッ
ト違いの状態、Ｃは状態ＳＩ,ＳＯ,ＳＩ’のいずれとも
異なる状態を示す。
【００２１】また２０１は処理の開始、２０２は未処理
故障があるか否かの判定、２０３は未処理故障の１つを
選択する操作、２０４は故障の影響を外部出力まで伝搬
する操作、２０５は最終状態ＳＯを第１の記憶状態Ａと
し、初期状態ＳＩを第２の状態Ｂとする操作、２０６は
第２の状態Ｂ（初期状態ＳＩ）を第１の状態Ａへ遷移さ
せるような外部入力値を生成する操作、２０７は初期状
態ＳＩと１ビット違いの状態ＳＩ’を生成させ、状態Ｓ
Ｉ’を第２の状態Ｂとして、状態ＳＩ’を第１の状態Ａ
へ遷移させるような外部入力値を生成する操作、２０８
はステップ２０７における状態ＳＩ’と初期状態ＳＩで
値が異なる記憶素子を記録する操作、２０９は第１の状
態Ａをステップ２０７における初期状態と１ビット違い
の状態ＳＩ’とする操作、２１０は状態ＳＩ,ＳＯ,Ｓ
Ｉ’のいずれとも異なる状態Ｃを生成させ、状態Ｃを第
２の状態Ｂとして、状態Ｃを第１の状態Ａへ遷移させる
ような外部入力値を生成する操作、２１１はステップ２
１０における状態Ｃを第１の状態Ａとする操作、２１２
はステップ２１０の処理に失敗するか、または処理時間
の制限を越えた場合に、最後にステップ２０８で記録し
た記憶素子にスキャン要求度を１加えて検査系列生成を
打ち切る操作、２１３は処理の終了を示す。
【００２２】図４は図２の処理による図３の回路の内部
状態の遷移を示した状態遷移図である。４０１〜４０９
の楕円内の数字は、図３の部分回路中のそれぞれ記憶素
子３０３〜３０８の状態を示し、例えば状態１１０１０
１は記憶素子３０３〜３０８の状態がそれぞれ１、１、
０、１、０、１であることを表す。
【００２３】４０１は検査系列を入力する前の初期状態
ＳＩ、４０２〜４０７、４０９は検査入力を外部入力に
与えることによって遷移する回路の内部状態、４０８は
ステップ２０４の故障伝搬された時の最終状態ＳＯを示
す。
【００２４】図５は図３の部分回路中の記憶素子３０６
が１つスキャン構造に変換された回路の部分回路図を示
す。５０１はスキャン記憶素子を示す。
【００２５】図６は図２の処理による図５の回路の内部
状態の遷移を示した状態遷移図である。４０１〜４０８
の楕円内の数字は、図５の部分回路中のそれぞれ記憶素
子３０３,３０４,３０５,５０１,３０７,３０８の状態
を示し、４０１は検査系列を入力する前の初期状態Ｓ
Ｉ、４０２〜４０７は検査入力を外部入力に与えること
によって遷移する回路の内部状態、４０８は操作２０４
の故障伝搬された時の最終状態ＳＯを示す。
【００２６】以下、図１〜図６および図１８を用いて実
施例１の検査系列生成装置および検査系列生成方法の動
作説明を行う。
【００２７】まず入力部１では検査系列生成の対象とな
る回路の回路情報を受け取り、プログラム実行部２に渡
す。プログラム実行部２では、受け取った回路情報を回
路情報解析手段３で回路中の各素子の接続関係の解析を
行い、検査系列生成手段４の実行に必要な可検査性を計
算し、その結果を記憶部５に記憶する。またプログラム
実行部２の実行中に生じた中間データも記憶部５へ記憶
する。
【００２８】次に検査系列生成手段４では、まずステッ
プ１０１で検査系列生成を開始する。次にステップ１０
２では、検査系列生成の対象として回路中の全故障のリ
ストを作成する。
【００２９】次にステップ１０３では、与えられた故障
リスト中の故障に対して検査系列生成を行う。ステップ
１０３ではステップ２０１で検査系列生成を開始する。
【００３０】次にステップ２０２では、与えられた故障
リスト中にまだ処理していない故障が存在するかどうか
を調べ、存在しなければステップ２１３で検査系列生成
を終了し、存在すればステップ２０３で未処理故障を１
つ選択する。
【００３１】次にステップ２０４では、ステップ２０３
で選択した故障の影響が回路の外部出力に伝搬するよう
な検査系列を生成し、故障が検出されるときの状態を最
終状態４０８とする。この処理に失敗したらステップ２
０２へ進み、成功したらステップ２０５へ進む。
【００３２】ステップ２０５では、最終状態４０８を第
１の状態Ａとし、初期状態４０１を第２の状態Ｂとす
る。
【００３３】ステップ２０６〜２１１は、検査系列生成
前の初期状態４０１をステップ２０４で得られた最終状
態４０８へ遷移させるための検査系列を生成する処理で
ある。
【００３４】まずステップ２０６では、図４（ａ）のよ
うに初期状態４０１を最終状態４０８へ遷移させるよう
な外部入力値の生成を試みる。ステップ２０６の処理に
成功したら検査入力生成成功としてステップ２０２へ進
み、次の故障の検査入力生成を行うが、失敗したらステ
ップ２０７へ進む。今図４（ａ）の操作に失敗したとす
る。
【００３５】次にステップ２０７では、図４（ｂ）のよ
うに初期状態を１ビット異なる状態４０９を最終状態４
０８へ遷移させるような外部入力値の生成を試みる。ス
テップ２０７では操作が成功するまで、初期状態と１ビ
ット違いの状態すべてについて試み、それに失敗したら
ステップ２１０へ進む。
【００３６】ステップ２１０では、図４（ｃ）のように
初期状態４０１,最終状態４０８,初期状態４０１と１ビ
ット違いの状態のいずれとも異なる任意の状態Ｃ４０７
を第２の状態Ｂとして、状態Ｃ４０７から最終状態４０
８へ遷移させるような外部入力値の生成を試みる。この
操作は成功するまで、第２の状態Ｂとして選び得るすべ
ての状態４０７に対して行われる。成功したらステップ
２１１でステップ２１０の状態Ｃ４０７を第１の状態Ａ
としてステップ２０６へ進む。
【００３７】次にステップ２０６では、図４（ｄ）のよ
うに初期状態４０１から第１の状態４０７へ遷移させる
ような外部入力値の生成を試み、失敗したらステップ２
０７で図４（ｅ）のように初期状態４０１と１ビット異
なる状態４０６から最終状態４０７へ遷移させるような
外部入力値の生成を試みる。成功したらステップ２０８
へ進み、初期状態４０１と状態４０６で状態の異なる記
憶素子３０５を記録する。図４（ｆ）はこの時点で、状
態４０６から状態４０７を経て最終状態４０８へ遷移さ
せる検査系列が生成されているが、初期状態４０１を状
態４０６へ遷移させる検査系列がまだ生成されていない
ことを示す。
【００３８】引き続いてステップ２０９では、状態４０
６を第１の状態Ａとして、ステップ２０６〜２１１の操
作を行い、状態４０５から状態４０６へ状態遷移させる
ような外部入力値が得られたとする。さらに状態４０５
を第１の状態Ａとしてステップ２０６〜２１１の操作を
行うと、状態４０４から状態４０５へ状態遷移させるよ
うな外部入力値が得られ、またステップ２０８で記憶素
子３０６が記録されたとする。
【００３９】さらにステップ２０６〜２１１の操作を繰
り返すと、状態４０３から状態４０４、状態４０２から
状態４０３へ状態遷移する外部入力値がそれぞれ得られ
たとする。その後、状態４０２を現在状態としてステッ
プ２０６,２０７,２１０の操作を行って失敗し、検査系
列生成が打ち切られた場合、ステップ２１２へ進み、最
後にステップ２０８の操作で記録した記憶素子３０６に
スキャン要求度を１加える。
【００４０】以下に、ステップ２０８の操作で最後に記
憶された記憶素子に対してスキャン要求度を増加させる
理由を示す。ステップ２１０の操作に失敗して検査系列
生成が打ち切られたとき、ステップ２０８の操作で記録
された記憶素子は記憶素子３０５,３０６の２つがあ
る。記憶素子３０５をスキャン記憶素子に変換した場
合、初期状態４０１は状態４０６、４０７、最終状態４
０８の順に容易に状態遷移が可能になり、検査系列生成
が可能となる。一方、記憶素子３０６をスキャン記憶素
子に変換した場合、初期状態４０１は状態４０４、４０
５、４０６、４０７、最終状態４０８の順に容易に状態
遷移が可能になり、検査系列生成が可能となる。従っ
て、ステップ２１０で打ち切られた故障を検出するため
には、記憶素子３０５、３０６のいずれか一方をスキャ
ン記憶素子に変換すればよい。しかし図４（ｇ）に示す
如く、状態４１０で検出できる別の故障があり、状態４
０５から状態４１０へ容易に状態遷移できる場合、記憶
素子３０６をスキャン記憶素子に置き換えたら状態４０
１から状態４０４、４０５、４１０の順で状態遷移する
ことができ検査可能となるが、記憶素子３０５をスキャ
ン記憶素子に置き換えても状態４０１から状態４１０へ
状態遷移させるのは困難であり、検査の困難さは減らな
い。従って、ステップ２１０の操作に失敗して検査系列
生成が打ち切られた場合、ステップ２０８で記録された
任意の記憶素子のスキャン要求度を増やすより、最後に
ステップ２０８で記録された記憶素子のスキャン要求度
を増やす方が一層効果的である。
【００４１】以下、図１,図１８を用いて検査系列生成
方法の動作説明の続きを行なう。ステップ２０２で未検
出故障がなくなり、ステップ２１３で検査系列生成が終
了したらステップ１０４へ進み、検出率が検出条件を満
たしているか否かを判定する。本実施例では検出条件
を、検出率が従来技術における検出率より高いことと定
めた。ステップ１０４では検出率が検出条件を満たして
いなければ、ステップ１０５で各記憶素子の可制御費を
調べ、スキャン要求度が最大である記憶素子のうち、可
制御費が最大の記憶素子を１つ選ぶ。その理由は一般に
記憶素子の可制御費が大きいほどその記憶素子に所望の
値を設定するのが困難であるため、可制御費の大きい記
憶素子をスキャン記憶素子に変換することによって回路
の可制御性が著しく向上するためである。今、記憶素子
３０３〜３０８のスキャン要求度がそれぞれ０、１、
４、９、０、９であり、回路情報解析手段３によって計
算されて記憶部５に記憶されている記憶素子３０３〜３
０８の可制御費がそれぞれ１１２、４２３、３９８２、
１３０６、４５、１１９６であるとすると、記憶素子３
０６が選択される。
【００４２】次にステップ１０６では、ステップ１０５
で選択した記憶素子をスキャン記憶素子に変換する。図
５は記憶素子３０６をスキャン記憶素子５０１に変換し
たものである。
【００４３】次にステップ１０７では、未検出故障のリ
ストを作成してステップ１０３へ進み、ステップ１０７
で作成した未検出故障リストに対して、記憶素子をスキ
ャン記憶素子に変換した回路（図５）を用いて検査系列
生成を行い、ステップ１０４へ進む。ステップ１０４で
検出率が条件を満たしていればステップ１０８へ進み、
すべての操作を終了する。最後に出力部６では、プログ
ラム実行部２によって生成された検査系列を与えられた
回路に適合する形式に変換して出力する。
【００４４】ここで図６に、図４で説明した故障に対す
る図５の回路の内部状態の遷移を示す。（表１）に従来
技術による検査系列生成方法の実験結果を、（表２）に
本実施例による実験結果を示す。実験に使用した回路は
いずれもインターナショナルシンポジウム サーキット
アンド システムの資料［F.Brglez,et al.,"Combina
tional Profiles of Sequential Benchmark Circuit,"
Proc. Inc. Symp. Circuit and Systems, pp.1929-193
4, May. 1989.］に記載されているベンチマーク回路で
ある。
【００４５】
【表１】
【００４６】
【表２】
【００４７】（表２）の本実施例の実験結果を（表１）
の従来例の実験結果と比較すると、本実施例ではより少
ないスキャン記憶素子数でより高い検出率が得られた。
【００４８】なお、本実施例では１度にスキャンに置き
換える記憶素子の数を１個としたが、２個以上でもよ
い。また、本実施例ではステップ２０６の操作で初期状
態と１ビット違いの状態を状態正当化の対象としたが、
２ビット以上でもよい。
【００４９】（実施例２）図７は図１の操作１０３の実
施例２における処理の流れを示すフローチャートであ
る。７０１は処理の開始、７０２は未処理故障があるか
否かの判定、７０３は未処理故障の１つを選択する操
作、７０４は選択した未処理故障の影響を励起させる操
作、７０５は現在の回路状態において故障の影響を外部
出力へ到達させるような外部入力値を求める操作、７０
６は現在の回路状態において１個の記憶素子をスキャン
したら故障の影響が検出可能となるか否かの判定、７０
７は７０６の操作で求めた記憶素子を記録する操作、７
０８は現在の状態において故障の影響を記憶素子の少な
くとも１つに到達させるような外部入力値を求める操
作、７０９は７０８の操作で故障の影響の到達した記憶
素子を記録する操作、７１０は現在の回路状態を７０８
の操作の結果得られた新しい回路状態に更新する操作、
７１１は７０７の操作と７０９の操作で最初に記録され
た記憶素子のスキャン要求回数を増加させる操作、７１
２は処理の終了を示す。
【００５０】図８は順序回路を示す。図９は図７の処理
による図８の回路の状態の変化を示した図である。８０
１は組み合せ回路部分、８０２、８０３は外部入力、８
０４、８０５は外部出力、８０６〜８０９は記憶素子、
８１０は回路内部の故障、Ｄは故障の影響を示す。
【００５１】以下、図１、図７、図８、図９および図１
８を用いて本発明の実施例２における検査系列生成装置
および検査系列生成方法を説明する。入力部１で受け付
けた回路情報に対して回路情報解析手段３によって回路
情報を解析し、検査系列生成手段４を実行する。プログ
ラム実行部２の実行中に生じた中間データはすべて記憶
部５で記憶する。検査系列生成手段４では、まずステッ
プ１０１では検査系列生成を開始する。次にステップ１
０２では検査系列生成の対象として回路中の全故障のリ
ストを作成する。
【００５２】次にステップ１０３では、与えられた故障
リスト中の故障に対して検査系列生成を行う。ステップ
１０３ではステップ７０１で検査系列生成を開始する。
次にステップ７０２では与えられた故障リスト中にまだ
処理していない故障が存在するかどうかを調べ、存在し
なければステップ７１２で検査系列生成を終了し、存在
すればステップ７０３で未処理故障を１つ選択する。
今、故障８１０が選択されたとする。次にステップ７０
４では、選択した故障の影響を励起させるような外部入
力値を求め、失敗したらステップ７０２を行い、成功し
たらステップ７０５の操作を行う。今、ステップ７０４
の操作に成功して回路状態が図９（ａ）のようになった
とする。次にステップ７０５で励起した故障の影響が外
部出力に到達するような外部入力値を求め、成功したら
ステップ７０２の操作を行うが、今、図９（ａ）の回路
状態において故障８１０の影響を外部出力まで到達させ
るような外部入力８０２、８０３の値が存在しなかった
とする。
【００５３】次にステップ７０６では、記憶素子８０６
〜８０９のうち１個の状態を変化させることによって故
障８１０の影響を外部出力に到達させられるか否かを調
べる。今、図９（ｂ）のように記憶素子８０８の状態を
０から１へ変化させると、外部入力８０２、８０３の値
がそれぞれ１、０のときに、故障８１０の影響が外部出
力８０４に到達すると判定された。次にステップ７０７
では、記憶素子８０８を記録する。ステップ７０８で
は、故障８１０の影響が少なくとも１つの記憶素子に到
達させられような外部入力値を求める。今、図９（ｃ）
に示すように外部入力８０２、８０３の値がそれぞれ
１、１のとき、故障８１０の影響Ｄが記憶素子８０６に
到達したとする。次にステップ７０９で記憶素子８０６
を記録し、ステップ７１０では、ステップ７０８の操作
の結果、図８の回路状態は図９（ｄ）のようになり、こ
れを現在の状態とする。
【００５４】引き続いてステップ７０５の操作を行って
失敗し、ステップ７０６の操作で図９（ｅ）のように記
憶素子８０９の状態を１から０へ変化させると、外部入
力８０２、８０３の値がそれぞれ０、１のときに故障８
１０の影響が外部出力８０５へ到達すると判定された。
次にステップ７０７で記憶素子８０９を記録してステッ
プ７０８の操作を行う。今、ステップ７０８の操作で故
障８１０の影響をいずれの記憶素子にも到達できなかっ
たとする。次にステップ７１１では、ステップ７０７と
ステップ７０９の操作において記録された記憶素子８０
６、８０８、８０９のうち、最初に記憶された記憶素子
８０８のスキャン要求度を１増やした後、ステップ７０
２の操作を行う。
【００５５】ステップ７０２で未検出故障がなくなり、
ステップ７１２で検査系列生成が終了したらステップ１
０４へ進み、検出率が検出条件を満たしているか否かを
判定する。ステップ１０４では検出率が検出条件を満た
していなければ、ステップ１０５で各記憶素子の可制御
費を調べ、スキャン要求度が最大である記憶素子のう
ち、可制御費が最大の記憶素子を１つ選ぶ。今、記憶素
子８０６〜８０９のスキャン要求度がそれぞれ１、６、
２、６であり、記憶素子８０６〜８０９の可制御費がそ
れぞれ３２３、１１２、２４、８１１であるとすると、
記憶素子８０９が選択される。
【００５６】選択された記憶素子は従来方法と異なって
検査系列生成においてスキャンすることを確実に要求さ
れているものであり、選択された記憶素子をスキャン記
憶素子に変換して検査系列生成を行うと検出率を確実に
改善できるため、無駄なスキャン記憶素子を省くことが
できる。
【００５７】次にステップ１０６ではステップ１０５で
選択した記憶素子をスキャン記憶素子に変換する。次に
ステップ１０７では未検出故障のリストを作成してステ
ップ１０３へ進み、ステップ１０７で作成した未検出故
障リストに対して、記憶素子をスキャン記憶素子に変換
した回路を用いて検査系列生成を行い、ステップ１０４
へ進む。ステップ１０４で検出率が条件を満たしていれ
ばステップ１０８へ進み、操作を終了する。次に検査系
列生成手段４を終了し、出力部６で検査系列を出力す
る。
【００５８】なお、本実施例では１度にスキャンに置き
換える記憶素子の数を１個としたが、２個以上でもよ
い。また、本実施例ではステップ７０６の操作で状態を
変化させる記憶素子を１個としたが、２個以上でもよ
い。
【００５９】（実施例３）図１０は実施例３における図
１８の検査系列生成手段４の処理の流れを示すフローチ
ャートである。同図に於て、１００１は処理の開始、１
００２は終了条件を設定する操作、１００３はスキャン
記憶素子以外で未処理の記憶素子があるか否かの判定、
１００４は未処理の記憶素子を１つ選択する操作、１０
０５は選択した記憶素子をスキャン記憶素子に置き換え
たと仮定して回路中のすべての記憶素子の可制御費を計
算する操作、１００６はスキャン記憶素子を１つ選択し
てスキャン記憶素子に変換する操作、１００７はスキャ
ン記憶素子数が設定した値に達したか否かの判定、１０
０８は検査入力生成操作、１００９は処理の終了を示
す。
【００６０】以下図８、図１０および図１８を用いて本
発明の実施例３における検査系列生成装置および検査系
列生成方法を説明する。
【００６１】入力部１で受け付けた回路情報に対して回
路情報解析手段３によって回路情報を解析し、検査系列
生成手段４を実行する。プログラム実行部２の実行中に
生じた中間データはすべて記憶部５で記憶する。検査系
列生成手段４では、まずステップ１００１で処理を開始
する。次にステップ１００２で、処理を終了するための
検出率およびスキャン記憶素子数の制限を設定する。本
実施例では、スキャン記憶素子を３個選択するように設
定したとする。次にステップ１００３で未処理の記憶素
子があるか否かを判定する。今、回路中には記憶素子８
０６〜８０９があり、いずれも未処理なのでステップ１
００４へ進み、未処理の記憶素子８０６〜８０９から１
つを選択する。今、記憶素子８０６を選択したとする。
次にステップ１００５では、選択した記憶素子８０６を
スキャン記憶素子に置き換えたと仮定して、回路中のス
キャン記憶素子以外の他のすべての記憶素子８０７〜８
０９の可制御費を計算し、その合計を算出する。今、そ
の合計値が３１２２であるとする。
【００６２】次にステップ１００３へ進み、未処理の記
憶素子があるか否かを判定する。今、記憶素子８０７〜
８０９が未処理なので、ステップ１００４で記憶素子８
０７を選択したとする。次にステップ１００５では、回
路中の他のすべての記憶素子８０６、８０８、８０９の
可制御費の合計を計算し、その値が２０６８であるとす
る。以下、記憶素子８０８、８０９について同様にステ
ップ１００３〜１００５の操作を繰り返し、ステップ１
００５における可制御費の合計値がそれぞれ１００６
３、２７６０であったとする。
【００６３】次にステップ１００３では、未処理の記憶
素子が回路中に存在しないため、ステップ１００６へ進
む。ある故障に対する検査系列生成に失敗する場合、そ
の大きな原因の１つとして、回路中の信号線の論理値の
制御が困難であることがあげられる。その解決策とし
て、スキャン記憶素子にすることによって最も回路中の
各素子、特に記憶素子の可制御費を改善するような記憶
素子を見つけ出してスキャン記憶素子に変換すれば、少
ないスキャン記憶素子数で非スキャン記憶素子の論理値
制御を容易にし、検出率を向上させることができる。し
たがってステップ１００６では、ステップ１００５で計
算した可制御費の合計値が最も小さい記憶素子を１つ選
択する。今、記憶素子８０６〜８０９をそれぞれ１つだ
けスキャン記憶素子に置き換えた場合の、他の記憶素子
の可制御費の合計数はそれぞれ３０２２、２０６８、１
０６３、２７６０であるので、記憶素子８０８をスキャ
ン記憶素子に置き換える。
【００６４】次にステップ１００７へ進み、スキャン記
憶素子数が設定した値に達したか否かを判定するが、
今、スキャン記憶素子数は１個であるので、ステップ１
００３へ進む。ステップ１００３では、スキャン記憶素
子以外の未処理の記憶素子は記憶素子８０６、８０７、
８０９であるので、ステップ１００４で記憶素子８０６
を選択する。ステップ１００５では、スキャン記憶素子
以外の他のすべての記憶素子８０７、８０９の可制御費
を計算して合計し、その値が９６８であるとする。記憶
素子８０７、８０９について同様にステップ１００３〜
１００５の操作を行い、ステップ１００５における可制
御費の合計値がそれぞれ１９０１、１１０３であったと
する。ステップ１００６では記憶素子８０６、８０７、
８０９をそれぞれ１つだけスキャン記憶素子に置き換え
た場合の、他の記憶素子の可制御費の合計数はそれぞれ
９６８、１９０１、１１０３であるので、記憶素子８０
６をスキャン記憶素子に置き換える。
【００６５】ステップ１００７では、スキャン記憶素子
数が２個であり、設定値にまだ達していないので、ステ
ップ１００３へ進み、同様にステップ１００３〜１００
６の操作を行い、記憶素子８０９をスキャン記憶素子に
置き換えたとする。次にステップ１００７では、スキャ
ン記憶素子数が３個となり、設定値に達したのでステッ
プ１００８へ進み、検査系列生成を行う。その後、ステ
ップ１００９で操作を終了する。次に検査系列生成手段
４を終了し、出力部６で検査系列を出力する。
【００６６】（表３）に本実施例による実験結果を示
す。実験に使用した回路はいずれもインターナショナル
シンポジウム サーキット アンド システムの資料
［F.Brglez,et al.,"Combinational Profiles of Seque
ntial Benchmark Circuit," Proc. Inc. Symp. Circuit
and Systems, pp.1929-1934, May. 1989.］に記載され
ているベンチマーク回路である。
【００６７】
【表３】
【００６８】（表３）の本実施例の実験結果を（表１）
の従来例の実験結果と比較すると、本実施例ではより少
ないスキャン記憶素子数でより高い検出率か、または同
じ検出率が得られた。
【００６９】（実施例４）図１１は図１の操作１０５の
実施例４における処理の流れを示したフローチャートで
ある。１１０１は処理の開始、１１０２は最大のスキャ
ン要求度をもつ記憶素子群のリストを作成する操作、１
１０３はリスト中の記憶素子数が複数であるか否かの判
定、１１０４は１１０２の操作で作成したリスト中の記
憶素子のうち、まだ未処理のものがあるか否かの判定、
１１０５は未処理の記憶素子を１つ選択する操作、１１
０６は選択した記憶素子をスキャン記憶素子に変換した
と仮定して回路中の各記憶素子の可制御費を計算する操
作、１１０７はスキャンに変換する記憶素子を１つ選択
する操作、１１０８は処理の終了を示す。
【００７０】以下、図１、図３、図１１、図１８を用い
て本実施例における検査系列生成装置および検査系列生
成方法を説明する。
【００７１】入力部１で受け付けた回路情報に対して回
路情報解析手段３によって回路情報を解析し、検査系列
生成手段４を実行する。プログラム実行部２の実行中に
生じた中間データはすべて記憶部５で記憶する。検査系
列生成手段４では、まずステップ１０１では検査系列生
成を開始する。次にステップ１０２では検査系列生成の
対象として回路中の全故障のリストを作成する。次にス
テップ１０３では与えられた故障リスト中の故障に対し
て検査系列生成を行う。ステップ１０３の検査系列生成
処理は実施例１と同じである。次にステップ１０４へ進
み、検出率が検出条件を満たしているか否かを判定す
る。本実施例では検出条件を実施例１と同様に、検出率
が従来技術における検出率より高いことと定めた。ステ
ップ１０４では検出率が検出条件を満たしていなけれ
ば、ステップ１０５でスキャン記憶素子に変換する記憶
素子を１個選択する。ステップ１０５では、ステップ１
１０１でスキャン記憶素子選択を開始する。次にステッ
プ１１０２では、ステップ１０３の検査系列生成の結果
得られた各記憶素子のスキャン要求度を用いて、最大の
スキャン要求度を持つ記憶素子のリストを作成する。
今、記憶素子３０３〜３０８のスキャン要求度がそれぞ
れ０、１、４、９、０、９であるとする。ステップ１１
０２の操作では最大のスキャン要求度９をもつ記憶素子
３０６と３０８をリストに登録する。次にステップ１１
０３では、リストに登録された記憶素子数を判定し、１
個であればステップ１１０７の操作によって、この１個
の記憶素子をスキャン記憶素子に変換すべきものとする
が、ここではリストに登録された記憶素子は３０６と３
０８の２個であるので、ステップ１１０４へ進む。ステ
ップ１１０４では、リスト中に未処理の記憶素子がある
か否かを判定するが、ここでは記憶素子３０６、３０８
の２個とも未処理であるので、次にステップ１１０５の
操作で２個の記憶素子３０６、３０８のうち記憶素子３
０６を選択する。次にステップ１１０６では選択した記
憶素子３０６がスキャン記憶素子に変換されたものと仮
定して回路中の各素子の可制御費を計算し、回路中の各
記憶素子の可制御費の合計値を算出する。その結果が１
８１２であったとする。
【００７２】次に再びステップ１１０４へ進み、リスト
中の未処理の記憶素子があるか否かを調べる。リスト中
の記憶素子３０８がまだ未処理であるので、ステップ１
１０５の操作で記憶素子３０８を選択する。次にステッ
プ１１０６で選択した記憶素子３０８がスキャン記憶素
子に変換されたものと仮定して回路中の各素子の可制御
費を計算し、回路中の各記憶素子の可制御費の合計値を
算出する。その結果が３１２７であったとする。次にス
テップ１１０４でリスト中に未処理の記憶素子があるか
否かを判定するが、リスト中の記憶素子３０６、３０８
はいずれも処理済みであるので、ステップ１１０７へ進
む。ステップ１１０７では、リスト中の記憶素子３０
６、３０８のうち、スキャン記憶素子に変換した場合に
回路全体の可制御費を最も改善する記憶素子３０６を選
択する。次にステップ１１０８でスキャン記憶素子選択
を終了する。
【００７３】次にステップ１０６では、ステップ１０５
で選択した記憶素子をスキャン記憶素子に変換する。次
にステップ１０７では、未検出故障のリストを作成して
ステップ１０３へ進み、ステップ１０７で作成した未検
出故障リストに対して、記憶素子をスキャン記憶素子に
変換した回路を用いて検査系列生成を行い、ステップ１
０４へ進む。ステップ１０４で検出率が条件を満たして
いればステップ１０８へ進み、操作を終了する。次に検
査系列生成手段４を終了し、出力６で検査系列を出力す
る。
【００７４】ステップ１１０７の操作でスキャン要求度
最大の記憶素子群のうち１個を選択する方法として、可
制御費最大の記憶素子を選択するのではなくて、スキャ
ン記憶素子に変換した場合の回路全体の可制御費を計算
して最も回路全体の可制御費を改善する記憶素子を選択
しているが、その理由は以下の通りである。
【００７５】いずれの方法も回路の可制御性の向上を目
的としているが、一般的に、必ずしも可制御費が最大の
記憶素子をスキャン記憶素子に変換した場合に回路全体
の可制御費が最も向上するとは限らず、記憶素子自身の
可制御費はあまり大きくなくてもスキャン記憶素子に変
換した場合に回路全体の可制御費を著しく改善する場合
がある。したがってスキャン記憶素子に変換する記憶素
子の候補が複数あった場合、単純にその中で可制御費が
最大の記憶素子を選択するよりも、候補に上がった記憶
素子のおのおのについてスキャン記憶素子に変換した場
合の回路全体の可制御費を改善する度合を計算して、そ
の度合が最も大きいものを選択した方がより回路の可制
御性向上に寄与すると考えられる。
【００７６】（表４）に本実施例による実験結果を示
す。実験に使用した回路はいずれもインターナショナル
シンポジウム サーキット アンド システムの資料
［F.Brglez,et al.,"Combinational Profiles of Seque
ntial Benchmark Circuit," Proc. Inc. Symp. Circuit
and Systems, pp.1929-1934, May. 1989.］に記載され
ているベンチマーク回路である。
【００７７】
【表４】
【００７８】（表４）の本実施例の実験結果を（表１）
の従来例の実験結果と比較すると、本実施例ではより少
ないスキャン記憶素子数でより高い検出率が得られた。
また（表４）を（表２）の実施例１の実験結果と比較す
ると、本実施例では実施例１より少数のスキャン記憶素
子でより高い検出率を得るか、または少なくとも同じ結
果を得ている。また（表４）を（表３）の実施例３の実
験結果と比較すると、より少ないスキャン記憶素子数で
同じ検出率を得ている。したがって本実施例は実施例１
および実施例３よりもっと効果的である。
【００７９】なお、本実施例を実施例２の操作１０５に
用いても同様の効果を有する。また、本実施例では１度
にスキャンに置き換える記憶素子の数を１個としたが、
２個以上でもよい。また、本実施例ではステップ２０６
の操作で初期状態と１ビット違いの状態を状態正当化の
対象としたが、２ビット以上でもよい。
【００８０】（実施例５）図１２は本発明の実施例５に
おける図１８の出力部６の処理の概要を示す図である。
同図に於て、１２０１は検査系列生成部、１２０２は検
査系列生成の結果得られた、通常モードでの検査系列記
録部、１２０３は検査系列生成中の各記憶素子の状態記
録部、１２０４は検査系列記憶部１２０２に記録された
通常モードでの検査系列と、状態記憶部１２０３に記録
された各記憶素子の状態からスキャンモードの検査系列
を含む検査系列を作成する検査系列編集部、１２０５は
検査系列編集部１２０４から出力されたスキャンモード
での検査系列を含む検査系列の記憶部を示す。
【００８１】図１３は本実施例の処理の流れを示すフロ
ーチャートである。同図に於て、１３１１は処理の開
始、１３１２は処理を終了するための条件を設定する操
作、１３１３は回路中に未処理故障があるか否かの判
定、１３１４は未処理故障を１つ選択して検査系列生成
を行う操作、１３１５は回路中に存在するスキャン記憶
素子にスキャンイン／アウトが要求された場合に、要求
された値を記録する操作、１３１６は終了条件を満たし
ているか否かの判定、１３１７はスキャン記憶素子を１
個選択して変換する操作、１３１８はステップ１３１５
で記録された各記憶素子の状態からスキャン動作の検査
系列を生成する操作、１３１９は処理の終了を示す。検
査系列生成部１２０１はステップ１３１２〜１３１７を
行い、検査系列編集部１２０４はステップ１３１８を行
う。
【００８２】図１４（ａ）は図８の回路に対する従来技
術による検査系列生成を実行中に、記憶素子が１個スキ
ャン記憶素子に変換された状態を示す。図１４（ｂ）は
さらに検査系列生成を続ける過程で、図１４（ａ）に加
えて記憶素子がさらに１個スキャン記憶素子に変換され
た状態を示す。図１４（ｃ）はさらに検査系列生成を続
行し、図１４（ｂ）に加えて記憶素子がさらに１個スキ
ャン素子に変換された状態を示す。１４０１はスキャン
イン端子、１４０２はスキャンアウト端子、１４０３〜
１４０５はスキャン記憶素子を示す。
【００８３】図１５（ａ）はすべての検査系列生成が終
了したときに、ステップ１３１４で記録された、各記憶
素子のスキャン動作前、スキャン動作後の状態を示す。
図１５（ｂ）はステップ１３１７で作成された検査入力
を示す。図中のＭＳはスキャン動作と通常動作のモード
を切り換える信号を入力するための入力端子、１４０
１、１４０２はそれぞれ図１４（ａ）〜（ｃ）における
スキャンイン端子、スキャンアウト端子、８０２、８０
３は図８、図１４（ａ）〜（ｃ）における外部入力端
子、８０４、８０５は外部出力端子、ｔ0、ｔ1、・・
・、ｔi、・・、ｔj、・・・は時刻を示す。
【００８４】以下図８、図１２、図１３、図１４、図１
５および図１８を用いて、本実施例における検査系列生
成装置および検査系列生成方法の説明を行う。
【００８５】入力部１で受け付けた回路情報に対して回
路情報解析手段３によって回路情報を解析し、検査系列
生成手段４、検査系列生成手段４を実行する。プログラ
ム実行部２の実行中に生じた中間データはすべて記憶部
５で記憶する。
【００８６】次に出力部６では、まずステップ１３１１
で処理を開始する。次にステップ１３１２で処理を終了
する条件を設定する。今、スキャン記憶素子数の制限を
３個に設定する。
【００８７】ステップ１３１３〜１３１５は検査系列生
成の操作であり、まず最初は図２の回路に対して、ステ
ップ１３１３の未処理故障の有無を判定し、未処理故障
があれば、ステップ１３１４で未処理故障を１つ選択
し、その故障に対して検査系列生成を行う。次にステッ
プ１３１５では、ステップ１３１４で検査系列を生成し
た際にスキャン記憶素子にスキャンイン／アウトが要求
された場合、スキャン記憶素子を含めたすべての記憶素
子のスキャンイン／アウト動作前とスキャンイン／アウ
ト動作後の状態を記録する。ただし非スキャン記憶素子
の状態はスキャン動作前後で変化しないので、スキャン
動作前とスキャン動作後の状態は同じ値を記録する。
今、図８の回路にはスキャン記憶素子がないので、ステ
ップ１３１３へ進む。
【００８８】ステップ１３１３〜１３１５を繰り返し
て、未処理故障がなくなったらステップ１３１６へ進
み、終了条件が満たされているか否かを判定するが、今
スキャン記憶素子数が０個であるので、ステップ１３１
７へ進む。ステップ１３１７では、記憶素子を１つ選択
して、スキャン記憶素子に変換する。今、記憶素子８０
７を選択してスキャン記憶素子１４０３へ変換したとす
る。
【００８９】次に図１４（ａ）の回路に対してステップ
１３１３〜１３１５の検査系列生成の操作を行う。ステ
ップ１３１５では、スキャン記憶素子１４０３にスキャ
ンイン／アウトが要求された場合、スキャン記憶素子１
４０３のスキャンイン／アウト動作前後の状態を記憶素
子の状態記録部１２０３へ記録する。また他の非スキャ
ン記憶素子８０６、８０８、８０９の状態をスキャンイ
ン／アウト動作前後の状態としてそれぞれ記録する。
今、時刻ｔiにおいてスキャン記憶素子１４０３の状態
がスキャンインによって０から１へ変化することが要求
され、このときのその他の非スキャン記憶素子８０６、
８０８、８０９の状態がそれぞれ０、０、１であるとす
る。この場合、スキャン動作によってスキャン記憶素子
１４０３に１を設定すると、スキャン動作前のスキャン
記憶素子１４０３の状態０がスキャンアウト端子から出
力される。このとき、スキャン記憶素子のスキャン動作
前の状態０とスキャン動作後の状態１を記憶素子の状態
記録部１２０３へ記録しておく。また非スキャン記憶素
子８０６、８０８、８０９の状態は０、０、１で、スキ
ャン動作前後で変化はないので、スキャン動作前、スキ
ャン動作後の状態として、それぞれ０、０、１を記録す
る。以下、同様にステップ１３１３〜１３１５を繰り返
し、未処理故障がなくなったら、ステップ１３１６へ進
み、終了条件を判定する。今、スキャン記憶素子数が１
個であるので、ステップ１３１７へ進み、記憶素子８０
８をスキャン記憶素子１４０４へ変換したとする。
【００９０】次に図１４（ｂ）の回路に対してステップ
１３１３〜１３１５の検査系列生成の操作を同様に繰り
返す。ステップ１３１４で、スキャン記憶素子１４０
３、１４０４に対して、時刻ｔjにおいてスキャン動作
によって、状態をそれぞれ０、０から１、１へ変化させ
ることが要求されたとする。この場合、スキャン記憶素
子を含めた回路中のすべての記憶素子８０６、１４０
３、１４０４、８０９のスキャン動作前の状態０、０、
０、１とスキャン動作後の状態０、１、１、１を記録し
ておく。以下、同様にステップ１３１３〜１３１５を繰
り返し、未処理故障がなくなったら、ステップ１３１６
へ進み、終了条件を判定する。今、スキャン記憶素子数
が２個であるので、ステップ１３１７へ進み、記憶素子
８０９をスキャン記憶素子１４０５へ変換したとする。
【００９１】次に図１４（ｃ）の回路に対してステップ
１３１３〜１３１５の検査系列生成の操作を同様に繰り
返す。ステップ１３１４で、スキャン記憶素子１４０
３、１４０４、１４０５に対して、時刻ｔkにおいてス
キャン動作によって、状態をそれぞれ１、１、０から
０、０、１へ変化させることが要求されたとする。この
場合、スキャン記憶素子を含めた回路中のすべての記憶
素子８０６、１４０３、１４０４、１４０５のスキャン
動作前の状態１、１、１、０とスキャン動作後の状態
１、０、０、１を記録しておく。以下、同様にステップ
１３１３〜１３１５を繰り返し、未処理故障がなくなっ
たら、ステップ１３１６へ進み、終了条件を判定する。
今、スキャン記憶素子数が３個であり、終了条件を満た
しているので検査系列生成を終了して、ステップ１３１
８へ進む。
【００９２】ステップ１３１８では、検査系列生成の過
程で記録されたスキャン動作前後の各記憶素子の状態か
ら、スキャン動作による検査系列を作成する。今、ステ
ップ１３１５で記録された記憶素子の状態記録部１２０
３のスキャン動作前後の各記憶素子の状態は図１５
（ａ）に示す通りである。図中のスキャン動作前、スキ
ャン動作後の項目に記入された数字は、それぞれ左から
順に記憶素子８０６、スキャン記憶素子１４０３、記憶
素子８０８（またはスキャン記憶素子１４０４）、記憶
素子８０９（またはスキャン記憶素子１４０５）の状態
を示す。また、回路中のスキャン記憶素子は１４０３〜
１４０５の３個があり、スキャンイン端子→スキャン記
憶素子１４０３→スキャン記憶素子１４０４→スキャン
記憶素子１４０５→スキャンアウト端子の順で接続され
ているとする。
【００９３】時刻ｔiではスキャン記憶素子は１４０３
のみであるが、最終的にはスキャン記憶素子１４０４、
１４０５が連結されるため、スキャン動作を行う際には
スキャン記憶素子１４０３だけでなく、スキャン記憶素
子１４０４、１４０５も同時にスキャン動作させなけれ
ばならない。したがってスキャン記憶素子１４０３にｔ
iにおけるスキャン動作後の状態をスキャンインすると
同時に、スキャン記憶素子１４０４、１４０５には図６
（ａ）の時刻ｔiにおける記憶素子８０８、８０９の状
態０、１をスキャンインする。また、スキャンアウト端
子１４０２から時刻順にｔiにおける記憶素子８０９、
８０８の状態、スキャン記憶素子１４０３のスキャン動
作前の状態が出力される。検査系列は検査系列記憶部１
２０５に書き込まれ、その内容は図１５（ｂ）のｔi〜
ｔi+4のように、スキャンイン端子１４０１から時刻順
にそれぞれスキャン記憶素子１４０５、１４０４、１４
０３に設定される状態がスキャンインされる。またスキ
ャンアウト端子１４０２から時刻順にそれぞれスキャン
記憶素子１４０５、１４０４、１４０３のスキャン動作
前の状態が出力される。
【００９４】同様に時刻ｔjではスキャン記憶素子は１
４０３、１４０４であるが、最終的にはスキャン記憶素
子１４０５も連結されるため、スキャン記憶素子１４０
３、１４０４にそれぞれ時刻ｔjにおけるスキャン動作
後の状態をスキャンインすると同時に、スキャン記憶素
子１４０５には時刻ｔjにおける記憶素子８０９の状態
をスキャンインする必要がある。検査系列は図１５
（ｂ）のｔj〜ｔj+4のように、スキャンイン端子１４０
１から時刻順にそれぞれスキャン記憶素子１４０５、１
４０４、１４０３に設定される状態がスキャンインされ
る。またスキャンアウト端子１４０２から時刻順にそれ
ぞれスキャン記憶素子１４０５、１４０４、１４０３の
スキャン動作前の状態が出力される。時刻ｔkでは、既
にすべてのスキャン記憶素子が決定しているので、スキ
ャン記憶素子１４０３、１４０４、１４０５にそれぞれ
時刻ｔkにおけるスキャン動作後の状態をスキャンイン
する。検査系列は図１５（ｂ）のｔk〜ｔk+4のように、
スキャンイン端子１４０１から時刻順にそれぞれスキャ
ン記憶素子１４０５、１４０４、１４０３に設定される
状態がスキャンインされる。またスキャンアウト端子１
４０２から時刻順にそれぞれスキャン記憶素子１４０
５、１４０４、１４０３のスキャン動作前の状態が出力
される。
【００９５】以上のように本実施例は、検査系列生成中
のある時刻においてスキャン記憶素子にスキャンイン／
アウトを要求された場合に、要求された状態と、同じ時
刻における他のすべての記憶素子の状態を記録してお
き、検査系列生成がすべて終了した後に記録しておいた
各記憶素子の状態を使ってスキャン動作の検査系列を生
成することによって、検査系列生成中にスキャン記憶素
子が増加した場合でも、検査系列を作ることができる。
【００９６】
【発明の効果】以上のように本発明の請求項１の検査系
列生成方法によれば、状態初期化処理で検査系列生成が
打ち切られた場合にスキャンに変換することによって検
査系列生成が可能となるような記憶素子を記録し、前記
記録の累積を解析してスキャンすべき記憶素子を決定す
ることによって、従来より少ないスキャン記憶素子数で
より高い検出率が得られる。
【００９７】また本発明の請求項４の検査系列生成方法
によれば、故障の影響を外部出力に到達させる処理に失
敗した場合に、どの記憶素子をスキャンすれば故障の影
響を外部出力に到達させることができるかを調べて、ス
キャン記憶素子に変換すべき記憶素子を決定することに
よって、従来より少ないスキャン記憶素子数で高い検出
率が得られる。
【００９８】また本発明の請求項６の検査系列生成方法
によれば、スキャンした場合に回路中の可制御費を最も
改善するような記憶素子を、検査系列生成前に選択して
スキャン記憶素子に置き換えてから検査系列生成を行う
ことによって、従来より少ないスキャン記憶素子数でよ
り高い検出率が得られる。
【００９９】また本発明の請求項７の検査系列生成方法
によれば、状態初期化処理で検査系列生成が打ち切られ
た場合にスキャンに変換することによって検査系列生成
が可能となるような記憶素子を記録し、前記記録の累積
が最大であるような記憶素子が複数ある場合、それらの
記憶素子のうち、スキャンした場合に回路中の可制御費
を最も改善するような記憶素子を選択してスキャン記憶
素子とすることによって、従来方法および本発明の請求
項３、６より少ないスキャン記憶素子数でより高い検出
率が得られる。
【０１００】また本発明の請求項９の検査系列生成方法
によれば、検査系列生成中のある時刻にスキャン記憶素
子にスキャンイン／アウトが要求された場合、同じ時刻
の他のすべての記憶素子の状態を記録しておき、検査系
列生成がすべて終了した後に記録した各記憶素子の状態
を使って検査系列を生成することによって、検査系列生
成中にスキャン記憶素子が増加した場合でも検査系列を
作ることができる。
【図面の簡単な説明】
【図１】本発明の実施例の処理の流れを示すフローチャ
ート
【図２】本発明の実施例１における１０３の処理流れを
示すフローチャート
【図３】従来例、実施例１および実施例４の説明に用い
る回路図
【図４】実施例１における図３の回路の記憶状態の遷移
を示す状態遷移図
【図５】図３の回路に実施例１を適用した後の回路図
【図６】実施例１における図５の回路の記憶状態の遷移
を示す状態遷移図
【図７】本発明の実施例２の処理の流れを示すフローチ
ャート
【図８】実施例２、実施例３および実施例５の説明に用
いる回路図
【図９】実施例２における回路状態の変化の説明に用い
る回路図
【図１０】本発明の実施例３の検査系列生成方法を示す
フローチャート
【図１１】本発明の実施例４の検査系列生成方法を示す
フローチャート
【図１２】本発明の実施例５における検査系列生成を行
う処理部の全容を示す図
【図１３】本発明の実施例５の検査系列生成方法を示す
フローチャート
【図１４】実施例５の説明に用いる回路図
【図１５】(a)は処理１３１５の動作を示す図 (b)は処理１３１８の動作を示す図
【図１６】従来例の検査系列生成方法を示すフローチャ
ート
【図１７】従来例の動作の説明に用いる回路図
【図１８】本発明の実施例における検査系列生成装置の
全容を示す図
【符号の説明】
１０５ スキャンすべき記憶素子を決定する処理 ２０７ 状態ＳＩ’から第１の状態Ａへ遷移させる外部
入力値を生成する処理 ２０８ 初期状態ＳＩとＳＩ’で状態の異なる記憶素子
を記録する処理 ２１２ 処理２０８で記録された記憶素子のスキャン要
求度を増やす処理 ７０６ 記憶素子を１個スキャンしたら故障が検出可能
か否かを調べる処理 ７０７ 処理７０６で扱った記憶素子を記録する処理 ７０９ 故障の影響が到達した記憶素子を記録する処理 ７１１ 処理７０６、７０９で最初に記録された記憶素
子のスキャン要求度を増やす処理 １００５ 選択した記憶素子をスキャン記憶素子と仮定
して可制御費を計算する処理 １１０２ スキャン要求度最大の記憶素子のリストを作
成する処理 １１０６ 処理１１０２で作成されたリスト中の記憶素
子の１個をスキャンした場合の回路の可制御費を計算す
る処理 １２０３ 記憶素子の状態記録部 １３１５ ある時刻における回路中のすべての記憶素子
の状態を記録する処理 １３１８ 処理１３１５で記録した記憶素子の状態から
検査系列を作成する処理

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】第１の状態、第２の状態の各ビットが回路
    中の各記憶素子の状態を示し、この第１の状態を第２の
    状態で正当化する第１の処理と、この第２の状態と所定
    数のビットが異なる第３の状態を生成させ、前記第１の
    状態をこの第３の状態で正当化する第２の処理と、前記
    第１,２,３の状態以外の第４の状態を生成させ、前記第
    １の状態をこの第４の状態で正当化する第３の処理と、
    この第４の状態を前記第１の状態とする第４の処理と、
    前記第２の状態と前記第３の状態で異なるビットに対応
    する記憶素子を記憶する第５の処理と、前記第３の状態
    を前記第１の状態とする第６の処理と、前記第５の処理
    において、記憶された記憶素子にスキャン要求度を増や
    す第７の処理と、このスキャン要求度を用いてスキャン
    記憶素子を選択する第８の処理とを備えた検査系列生成
    方法。
  2. 【請求項２】請求項１記載の第７の処理では、最後に第
    ５の処理で記憶された記憶素子に対してスキャン要求度
    を増やすことを特徴とする検査系列生成方法。
  3. 【請求項３】請求項１記載の第８の処理では、スキャン
    要求度最大の記憶素子が複数ある場合、前記スキャン要
    求度最大の記憶素子のうち、可制御費最大の記憶素子を
    スキャンすべき記憶素子であると決定することを特徴と
    する検査系列生成方法。
  4. 【請求項４】回路状態の各ビットが回路中の各記憶素子
    の状態を示し、この回路状態から故障の影響を外部出力
    へ到達させるような外部入力値の組合せを求める第１の
    処理と、前記第１の処理において前記回路状態から故障
    の影響を外部出力へ到達させるために状態を変化させる
    必要のある記憶素子を記憶する第２の処理と、前記第２
    の処理において記憶された記憶素子のスキャン要求度を
    増やす第３の処理と、このスキャン要求度を用いてスキ
    ャン記憶素子を選択する第４の処理とを備えた検査系列
    生成方法。
  5. 【請求項５】請求項４記載の第４の処理では、スキャン
    要求度最大の記憶素子が複数ある場合、前記スキャン要
    求度最大の記憶素子のうち、可制御費最大の記憶素子を
    スキャンすべき記憶素子であると決定することを特徴と
    する検査系列生成方法。
  6. 【請求項６】回路中の記憶素子をスキャン記憶素子に置
    き換える順序回路の検査系列生成において、回路の検査
    に要する費用を可検査費としたとき、回路中の一部また
    は全部の記憶素子に対して、前記記憶素子をスキャンし
    た場合の回路中の一部または全部の素子の可検査費を計
    算する処理と、前記回路中の一部または全部の素子の可
    検査費が最も低くなる前記記憶素子をスキャン記憶素子
    に置き換える処理とを備えたことを特徴とする検査系列
    生成方法。
  7. 【請求項７】請求項１記載の第８の処理では、スキャン
    要求度最大の記憶素子が複数ある場合、前記スキャン要
    求度最大の記憶素子に対して、前記記憶素子をスキャン
    した場合の回路中の一部または全部の素子の可検査費を
    計算する処理と、前記回路中の一部または全部の素子の
    可検査費が最も低くなる前記記憶素子をスキャン記憶素
    子に置き換える処理とを備えたことを特徴とする検査系
    列生成方法。
  8. 【請求項８】請求項４記載の第４の処理では、スキャン
    要求度最大の記憶素子が複数ある場合、前記スキャン要
    求度最大の記憶素子に対して、前記記憶素子をスキャン
    した場合の回路中の一部または全部の素子の可検査費を
    計算する処理と、前記回路中の一部または全部の素子の
    可検査費が最も低くなる前記記憶素子をスキャン記憶素
    子に置き換える処理とを備えたことを特徴とする検査系
    列生成方法。
  9. 【請求項９】回路中の記憶素子をスキャン記憶素子に置
    き換える順序回路の検査系列生成方法において、回路中
    の記憶素子の状態を記録し、検査系列生成を行う処理
    と、その後、記録した記憶素子の状態を用いて検査系列
    生成終了時にスキャン記憶素子に変換されている記憶素
    子に、スキャンインする検査系列を作成する処理とを備
    えたことを特徴とする検査系列生成方法。
JP07204992A 1991-04-16 1992-03-30 検査系列生成方法 Expired - Fee Related JP3265614B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP07204992A JP3265614B2 (ja) 1991-04-16 1992-03-30 検査系列生成方法
DE69230477T DE69230477T2 (de) 1991-04-16 1992-04-14 Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
EP92106403A EP0509440B1 (en) 1991-04-16 1992-04-14 Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
EP96107238A EP0730233B1 (en) 1991-04-16 1992-04-14 Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
DE69220709T DE69220709T2 (de) 1991-04-16 1992-04-14 Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
EP96107237A EP0730232B1 (en) 1991-04-16 1992-04-14 Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
DE69230479T DE69230479T2 (de) 1991-04-16 1992-04-14 Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
DE69230478T DE69230478T2 (de) 1991-04-16 1992-04-14 Prüfmustererzeugungseinrichtung für sequentielle Logikschaltung einer integrierten Schaltung und Verfahren dazu
EP96107239A EP0727744B1 (en) 1991-04-16 1992-04-14 Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
US07/868,737 US5430736A (en) 1991-04-16 1992-04-15 Method and apparatus for generating test pattern for sequential logic circuit of integrated circuit

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8384691 1991-04-16
JP21225591 1991-08-23
JP3-212255 1991-08-23
JP3-83846 1991-08-23
JP07204992A JP3265614B2 (ja) 1991-04-16 1992-03-30 検査系列生成方法

Publications (2)

Publication Number Publication Date
JPH05113468A true JPH05113468A (ja) 1993-05-07
JP3265614B2 JP3265614B2 (ja) 2002-03-11

Family

ID=27300844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07204992A Expired - Fee Related JP3265614B2 (ja) 1991-04-16 1992-03-30 検査系列生成方法

Country Status (4)

Country Link
US (1) US5430736A (ja)
EP (4) EP0730232B1 (ja)
JP (1) JP3265614B2 (ja)
DE (4) DE69230478T2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137048B2 (en) 2001-02-02 2006-11-14 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
JPH05119122A (ja) * 1991-10-25 1993-05-18 Fujitsu Ltd スキヤン回路のテストパターン生成方法
FR2694089B1 (fr) * 1992-07-24 1994-10-14 Jacques Raymond Procédé de contrôle de l'exécution d'essais de produits.
US5737341A (en) * 1993-07-01 1998-04-07 Matsushita Electric Industrial Co., Ltd. Method of generating test sequence and apparatus for generating test sequence
JPH0755895A (ja) * 1993-08-10 1995-03-03 Fujitsu Ltd 高効率故障検出用テストパターンの作成方法
DE4400203C1 (de) * 1994-01-05 1995-08-03 Daimler Benz Ag Verfahren zur Überwachung von Fahrzeugfunktionskomponenten
US5550841A (en) * 1994-01-12 1996-08-27 Lsi Logic Corporation Method for failure analysis of megachips using scan techniques
US6282681B1 (en) * 1995-03-06 2001-08-28 Motorola, Inc. Method and apparatus for testing finite state machine (FSM) conformance utilizing unique input/output sequence (UIO) sets
US5703885A (en) * 1995-03-06 1997-12-30 Motorola, Inc. Method and apparatus for constructing verification test sequences by merging and touring hierarchical unique input/output sequence (UIO) based test subsequence graphs
US6004027A (en) * 1995-03-06 1999-12-21 Motorola Inc. Method and apparatus for constructing test subsequence graphs utilizing unique input/output sequence (UIO) sets
US5796752A (en) * 1995-03-06 1998-08-18 Motorola, Inc. Method and apparatus for constructing verification test sequences by euler touring a test subsequence graph
US5555270A (en) * 1995-03-13 1996-09-10 Motorola Inc. Method and apparatus for constructing unique input/output sequence (UIO) sets utilizing transition distinctness measurements
US5684808A (en) * 1995-09-19 1997-11-04 Unisys Corporation System and method for satisfying mutually exclusive gating requirements in automatic test pattern generation systems
JPH10134025A (ja) * 1996-10-30 1998-05-22 Mitsubishi Electric Corp 半導体集積回路
US5872797A (en) * 1996-12-02 1999-02-16 International Business Machines Corporation Burn-in signal pattern generator
DE69822694T2 (de) * 1997-04-25 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zum prüfgerechten Entwurf, Verfahren zur Prüfsequenzerzeugung und integrierte Halbleiterschaltung
US6141630A (en) 1997-08-07 2000-10-31 Verisity Design, Inc. System and method for automated design verification
US6873939B1 (en) 2001-02-02 2005-03-29 Rambus Inc. Method and apparatus for evaluating and calibrating a signaling system
US7490275B2 (en) 2001-02-02 2009-02-10 Rambus Inc. Method and apparatus for evaluating and optimizing a signaling system
US7076377B2 (en) * 2003-02-11 2006-07-11 Rambus Inc. Circuit, apparatus and method for capturing a representation of a waveform from a clock-data recovery (CDR) unit
US7290187B2 (en) * 2004-08-04 2007-10-30 International Business Machines Corporation Segmented algorithmic pattern generator
US7231571B2 (en) * 2005-04-28 2007-06-12 Yardstick Research, L.L.C. Single-pass methods for generating test patterns for sequential circuits
US7958421B2 (en) 2007-08-16 2011-06-07 Yardstick Research, Llc Single-pass, concurrent-validation methods for generating test patterns for sequential circuits
US8156395B2 (en) * 2008-07-28 2012-04-10 Yardstick Research, Llc Methods for generating test patterns for sequential circuits

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716564A (en) * 1985-11-15 1987-12-29 Tektronix, Inc. Method for test generation
JP2556017B2 (ja) * 1987-01-17 1996-11-20 日本電気株式会社 論理集積回路
US4991176A (en) * 1989-06-07 1991-02-05 At&T Bell Laboratories Optimal test generation for finite state machine models
JP2616165B2 (ja) * 1989-07-12 1997-06-04 松下電器産業株式会社 検査入力生成方法および検査容易化設計方法
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
US5291495A (en) * 1991-07-12 1994-03-01 Ncr Corporation Method for designing a scan path for a logic circuit and testing of the same

Also Published As

Publication number Publication date
DE69230479D1 (de) 2000-01-27
EP0727744A2 (en) 1996-08-21
EP0730232A2 (en) 1996-09-04
DE69230478T2 (de) 2000-08-03
EP0730233B1 (en) 1999-12-22
DE69230479T2 (de) 2000-08-03
DE69230477D1 (de) 2000-01-27
EP0509440B1 (en) 1997-07-09
EP0730232A3 (en) 1996-12-27
EP0727744B1 (en) 1999-12-22
DE69220709D1 (de) 1997-08-14
EP0730232B1 (en) 1999-12-22
EP0730233A3 (en) 1996-12-18
US5430736A (en) 1995-07-04
EP0509440A1 (en) 1992-10-21
EP0730233A2 (en) 1996-09-04
DE69220709T2 (de) 1997-11-06
EP0727744A3 (en) 1996-12-27
JP3265614B2 (ja) 2002-03-11
DE69230478D1 (de) 2000-01-27
DE69230477T2 (de) 2000-08-03

Similar Documents

Publication Publication Date Title
JPH05113468A (ja) 検査系列生成方法
US7139956B2 (en) Semiconductor integrated circuit device and test method thereof
US6301685B1 (en) Error propagation path extraction system, error propagation path extraction method, and recording medium recording error propagation path extraction control program
US5996101A (en) Test pattern generating method and test pattern generating system
Kundu Diagnosing scan chain faults
US20070011543A1 (en) Test pattern generation method
US20050149804A1 (en) Device and method for testing integrated circuit
US6058255A (en) JTAG instruction decode test register and method
US6470468B1 (en) Test pattern generator, propagation path disconnecting method, and delay fault detecting method
JP2616165B2 (ja) 検査入力生成方法および検査容易化設計方法
Wang et al. Capture-Pattern-Control to address the fault detection degradation problem of multi-cycle test in logic BIST
JP2000250946A (ja) Ｌｓｉ回路のテスト容易化設計方法および装置ならびにテスト容易化設計処理プログラムを記録したコンピュータ読取り可能な記録媒体
Cao et al. Sequential redundancy identification using recursive learning
JPH05119122A (ja) スキヤン回路のテストパターン生成方法
JPH0587885A (ja) 検査系列生成方法
JP2785901B2 (ja) 検査系列生成方法および検査系列生成装置
US7246292B2 (en) Apparatus and method for bit pattern learning and computer product
JP2737637B2 (ja) 論理回路検査装置
JP3253775B2 (ja) 検査系列生成方法
JPH1183945A (ja) 論理回路の故障診断方式
JPH10197607A (ja) 論理回路のテスト方法
JPH0915305A (ja) 論理回路のテストパターン生成システム
JPH1183958A (ja) テストパタン生成装置並びにテストパタン生成プログラムを記録した記録媒体
JPH056409A (ja) 論理回路生成装置及び論理回路生成方法
JPH09113584A (ja) 検査入力系列の自動生成装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees