JP3253775B2 - 検査系列生成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタル回路の故障検
査に用いる検査系列を生成する検査系列生成方法に関す
る。

【０００２】

【従来の技術】近年、ディジタル回路はＬＳＩ化が大き
く進み、あらゆる分野で利用されるようになっている。
ＬＳＩは直接内部の信号を観測できないことから、ＬＳ
Ｉの大規模化につれて、検査段階における故障検査に関
する技術が重要になってきている。

【０００３】ディジタル回路の故障検査に関して、故障
を検出するための検査系列を予め自動的に生成する方法
が種々提案されている。一般に故障の有無は、被検査回
路の入力端子に適当な入力系列を加えて出力端子から得
られる結果と、予想される結果とを比べることによって
判定される。これに用いられる入力系列が検査系列であ
る。この検査系列は、予め仮定しておいた故障のそれぞ
れに対して、それを検査することができるように生成さ
れる。

【０００４】従来の検査系列生成方法は、ＰＲＥＮＴＩ
ＣＥ−ＨＡＬＬ，Ｅｎｇｌｅｗｏｏｄ Ｃｌｉｆｆ，Ｎ
ｅｗ Ｊｅｒｓｅｙ発行の「ＦＡＵＬＴ ＴＯＬＥＲＡＮ
Ｔ ＣＯＭＰＵＴＩＮＧ Ｔｈｅｏｒｙ ａｎｄ Ｔｅｃｈ
ｎｉｑｕｅｓ ＶｏｌｕｍｅＩ」のＣｈａｐｔｅｒ１の
１．４．２「Ｓｔｕｃｋ ａｔ Ｆａｕｌｔ Ｔｅｓｔｉ
ｎｇ」、１９９１年のヨーロピアン デザイン オート
メーション コンファレンスの資料［Ｔ．Ｎｉｅｒｍａ
ｎｎ ａｎｄ Ｊ．Ｈ．Ｐａｔｅｌ，”ＨＩＴＥＣ：Ａ
ＴＥＳＴ ＧＥＮＥＲＡＴＩＯＮ ＰＡＣＫＡＧＥ Ｆ
ＯＲ ＳＥＱＵＥＮＴＩＡＬ ＣＩＲＣＵＩＴＳ，”１
９９１］、などの参考文献に記載されている。また従来
の検査が可能かどうかを表す尺度である可検査性尺度の
計算方法は、工学図書発行の「ディジタル回路の故障診
断（上）」に記載されている。

【０００５】以下に従来技術における検査系列生成方法
を図面を用いて説明する。その前提として検査の対象と
なる故障は、被検査回路に基づいて仮定された故障であ
り、モデル化されたものである。具体的には縮退故障、
即ち回路の信号線が論理０又は１に固定した値となる故
障であり、０縮退故障と１縮退故障とがある。これらの
縮退故障は、被検査回路となるＬＳＩのネットリストに
基づいて各信号線毎に予めリストアップされて故障表に
登録されている。この故障表の一例を図３８に示す。同
図において、「信号線」は被検査回路に存在する各信号
線を、「故障」は０縮退故障（s-a-0）か１縮退故障（s
-a-1）かを、「検出」は”１”で検出済み、即ち当該故
障に対する検査系列の生成に成功したこと又は他の故障
を検出する検査系列により当該故障の検出が可能なこと
を、「処理」は”１”で処理済み即ち検査系列の生成処
理の対象として選択されて生成処理（処理が成功したか
失敗したかは関係ない）が実行されたことを、「冗長故
障」は”１”でその故障が冗長故障、即ち検出不能な故
障であることをそれぞれ示す。

【０００６】図３７は従来の順序回路の検査系列生成方
法の処理を示す流れ図である。同図においてステップ１
９０１は、順序回路の検査系列生成処理の開始を示す。
ステップ１９０２は、順序回路中の組合せ回路部分につ
いて検査が可能かどうかの難易度を表す尺度である可検
査性尺度を計算する。ここでいう組合わせ回路部分と
は、順序回路中の順序素子（フリップフロップ等の状態
を保持する要素）を除いた部分であり、その部分に対す
る順序素子からの出力を外部入力ピンとみなし（以下、
擬似外部入力と呼ぶ）、その部分から順序素子への入力
を外部出力ピンとみなした（以下、擬似外部出力と呼
ぶ）回路部分をいう。

【０００７】ステップ１９０３は、各信号線について順
序入力距離と順序出力距離を計算する。ここでいう順序
入力距離とは順序回路においてある入力から当該信号線
に至るまでの論理的な距離を示し、また順序出力距離と
は順序回路において当該信号線から出力に至るまでの論
理的な距離を示す。ステップ１９０４では、故障表を参
照して冗長故障以外で検査系列が生成されていない故障
（「検出」欄が０、以下未検出故障と呼ぶ。）で、か
つ、まだ検査系列生成の対象として処理されていない故
障（「処理」欄が０、以下未処理故障と呼ぶ。）が存在
するか否かをー判断し、未検出故障でかつ未処理故障が
存在すればステップ１９０５に進み、存在しなければス
テップ１９１１に進む。

【０００８】ステップ１９０５は、未検出故障でかつ未
処理故障の中から検査系列生成の対象となる故障（以
下、目標故障と呼ぶ。）をランダムに１つ選択する。ス
テップ１９０６は、順序回路の外部入力ピンと疑似外部
入力（順序素子の出力）を入力とし、順序回路の外部出
力ピンと疑似外部出力（順序素子の入力）を出力とした
組合せ回路部分のみを対象とし、ステップ１９０２で求
めた可検査性尺度を用いて目標故障に対する検査入力生
成を行ない、その目標故障が冗長故障であるか否かを判
断する。

【０００９】ステップ１９０７は、ステップ１９０６で
行った検査入力生成の結果、冗長故障であるか検査入力
生成に失敗した場合はステップ１９０４へ進み次の目標
故障の処理を行ない、成功した場合はステップ１９０８
へ進む。ステップ１９０８は、ステップ１９０５で選択
した目標故障について、故障箇所から任意の外部出力ピ
ンへ目標故障の影響を伝搬する系列をステップ１９０
２、１９０３で求めた可検査性尺度、順序出力距離、順
序入力距離を用いて生成する故障伝搬処理を行なう。こ
の故障伝搬処理では、順序回路を組み合わせ回路部分と
フリップフロップ回路（以下、ＦＦ回路）部分とに論理
的に分けて、組み合わせ回路部分の時間的なくり返しと
して展開された回路として取り扱う。こうして展開され
た回路において故障伝搬処理は、目標故障の最終的な伝
搬先となるべき外部出力から故障箇所までの経路を発見
的に遡って設定し、その経路を故障信号が伝搬するため
の入力系列を求める。故障伝搬処理後、その系列の生成
に成功したか否かを判断し、故障伝搬処理に成功すれば
ステップ１９０９に進み、失敗すればステップ１９０４
へ進み次の目標故障の処理を行なう。

【００１０】ステップ１９０９は、回路の初期状態から
目標故障箇所を活性化した時点の回路の状態へ遷移させ
る系列をステップ１９０２、１９０３で計算した可検査
性尺度、順序入力距離を用いて生成する状態初期化処理
を行なう。ここでいう初期状態は、所望の回路状態でか
まわないが、実際上は故障検査の実行時における１つ前
の故障検査が終了した時点における回路の状態とすれ
ば、連続して故障検査を実行する場合の検査時間の短縮
につながる。また一般的には、被検査回路の全ての順序
素子がdon't care又はunknowmである状態とすれば、順
序回路がどのような状態であっても故障検査を実行する
ことが可能な検査系列を得ることができる。状態初期化
後、その系列の生成に成功すればステップ１９１０に進
み、失敗すればステップ１９０４へ進み次の故障の処理
を行なう。

【００１１】ステップ１９１０は、ステップ１９０８、
１９０９での生成結果を検査系列とし、ステップ１９０
５で選択した目標故障に対して、その検査系列で故障シ
ミュレーションを実行し、その結果任意の外部出力ピン
で検出された全ての故障を未検出故障群の中から削除す
る。この故障シミュレーションでは、目標故障に対する
検査系列によって目標故障以外にも付随的に検出される
故障がどれであるかが判別される。

【００１２】ステップ１９１１は、検査系列生成の終了
を表す。以上の示した構成を持つ従来の検査系列生成方
法について、その動作を説明する。まず、検査系列生成
の対象となる順序回路に関して、組み合わせ回路部分の
可検査性尺度が計算される（ステップ１９０２）。従来
の可検査性尺度は、組み合わせ回路部分において、ある
信号線の状態を任意の外部出力ピンで観測する困難さを
表す可観測性や、各信号線の状態を論理値０又は１に制
御する困難さを表す可制御性などにより表される。これ
らの具体的な計算方法は工学図書発行の「ディジタル回
路の故障診断（上）」（p76-p79）に詳しい記述がある
ので、ここでは説明を省略する。その後、順序回路の順
序入力距離、順序出力処理が計算される（ステップ１９
０３）。

【００１３】図３８に示した故障表において、未検出か
つ未処理の故障郡の中から、検査系列生成の対象となる
目標故障が１つ選択される（ステップ１９０４、１９０
５）。この目標故障は、まず組合わせ回路部分について
検査入力生成を生成することによって冗長故障であるか
どうか、また、その検査系列生成に長時間かかる故障で
あるかがチェックされる（ステップ１９０６、１９０
７）。この検査入力生成に際して、ステップ１９０２に
より得た可検査性尺度が用いられる。すなわち、可検査
性尺度のうち可観測性はある信号線の状態を任意の外部
出力ピンで観測する困難さを表し、可制御性は各信号線
の状態を論理値０又は１に制御する困難さを表ことか
ら、検査入力生成における入力信号を選択する有効な基
準として用いられる。

【００１４】この後、検査入力生成に成功すると、当該
目標故障に対して検査系列を生成するため、故障伝搬処
理を行う（ステップ１９０８）。この故障伝搬処理は、
目標故障を伝搬する経路を活性化するための検査系列を
発見的に求める処理である。この故障伝搬処理の動作説
明図を図３９に示す。同図は順序回路の組合わせ回路部
分とＦＦ（順序素子）部分とを、ＦＦの状態遷移に応じ
て時間単位に展開したタイムフレームを表す図である。
同図において、７０１、７０２、７０３はそれぞれ１番
目、２番目、３番目に処理すべき順序回路のタイムフレ
ームである。説明の便宜上３つのタイムフレームしか示
さないが、実際のＬＳＩにおいては、通常かなり多くの
タイムフレームを故障伝搬させる必要がある。７０４は
順序回路の外部出力ピンである。７０５はタイムフレー
ム７０１における故障信号の伝搬経路、７０６はタイム
フレーム７０２における故障伝搬経路である。７０７〜
７０９はタイムフレーム７０１の処理で用いるフリップ
フロップである。７１０〜７１２はタイムフレーム７０
２の処理で用いるフリップフロップである。７１３は目
標故障ａの故障箇所とする。

【００１５】順序回路の実際の動作は７０３から７０１
の順に動作するが、故障伝搬処理においては７０１から
７０３へ向かって時間を遡ってタイムフレーム毎に故障
信号を伝搬する経路を発見的に求める処理を行う。この
処理に際して、ステップ１９０２で計算した可検査性尺
度、順序出力距離、順序入力距離が用いられる。すなわ
ち、可検査性尺度のうち可観測性はある信号線の状態を
任意の外部出力ピンで観測する困難さを表し、可制御性
は各信号線の状態を論理値０又は１に制御する困難さを
表ことから、故障伝搬処理における経路選択の有効な基
準として用いられる。

【００１６】各タイムフレームで外部入力ピンに割り当
てられた状態値が、生成すべき検査系列の一部となる。
この時点で、各ＦＦの状態は故障伝搬処理が終了した時
点での回路の状態（以下、故障励起状態）、上の例では
タイムフレーム７０３において割り当てに成功した状態
値になっているので、故障伝搬処理によって生成された
検査系列は、伝搬処理終了時の状態においてのみ有効な
検査系列である。そこで、所望の初期状態において故障
検査を実行しうるように、回路の状態を初期状態から故
障励起状態に変更するための系列を求める状態初期化処
理を行う（ステップ１９０９）。この状態初期化の動作
説明用の状態遷移図を図４０に示す。

【００１７】同図において、８０１〜８０４は回路の状
態、特に状態８０１は故障伝搬処理が終了した時点での
回路の状態、すなわち故障励起状態、また状態８０４は
初期状態とする。８０５は状態８０２から状態８０１へ
遷移可能であることを示す枝、８０６は状態８０３から
状態８０２へ遷移可能であることを示す枝、８０７は状
態８０１から状態８０３へ遷移可能であることを示す
枝、８０８は状態８０４から状態８０３へ遷移可能であ
ることを示す枝である。

【００１８】故障伝搬処理終了時において、現在状態は
状態８０１（Ｓ１）であり、初期状態と一致しないの
で、現在状態を正当化する、すなわち、現在状態に状態
遷移させるように外部入力およびＦＦの状態を割り当て
る。ここでは、ＦＦに状態８０２（Ｓ２）の状態を割り
当てたところ正当化できたものとする。正当化した状態
を新たに現在状態（Ｓ２）として、上記と同様に、現在
状態を正当化して、新たに現在状態をＳ３とする。こう
して、最終的に正当化した状態がＳ４であれば、状態初
期化に成功することになる。この場合、先の故障伝搬処
理で得られた入力系列と、状態初期化処理で得られた入
力系列とを合わせて、故障検査系列が得られる（ステッ
プ１９０９）。

【００１９】状態初期化処理の後、得られた検査系列を
用いて、目標故障に対して故障シミュレーションを実行
し、外部出力ピンで検出されることを確認して、故障表
における対応する「検出」欄を”１”にし（図１２のス
テップ４０７）、ステップ４０２に進む。更に上記の動
作をくり返し、目標故障毎に検査系列生成処理が行われ
ていく。

【００２０】

【発明が解決しようとする課題】しかしながら上記した
従来技術の検査系列生成方法によれば、以下の問題点を
有していた。 （１）可検査性尺度の計算対象が組合せ回路だけであ
り、また順序回路的なコスト計算は順序出力距離や順序
入力距離のみであるため、制御不能な順序素子や観測不
能な順序素子を識別することができずに順序回路的な冗
長故障を判定するのに時間がかかるという問題があっ
た。また順序素子の制御のしやすさや観測のしやすさが
正確にわからないために検査系列生成に失敗する確率が
高く、高い故障検出率を得ることができないという問題
があった。

【００２１】（２）可検査性尺度の計算はすべて正常な
回路でのみ行われ、故障の影響で制御不可能になる順序
素子が存在したとき、ある故障の検査系列を生成して
も、その故障が検出できないことがあるという問題があ
った。そのため高速化、検査系列長を短縮することがで
きないという問題があった。 （３）目標故障をランダムに選択するため、すでに処理
された故障の検査系列で故障シミュレーションを実行し
た時点での、回路の状態で検出困難な故障を目標故障と
して選択している可能性があり、高故障検出率、高速化
を得ることができないという問題があった。

【００２２】上記課題に鑑み本発明は、高い故障検出率
が得られ高速に検査系列を生成する検査系列生成方法を
提供することを目的とする。

【００２３】

【課題を解決するための手段】上記の課題を解決するた
め本発明の検査系列生成方法は、 （１）被検査回路である順序回路中の仮定された故障に
ついて、当該故障を検査する入力系列を生成する方法に
おいて、順序回路中の順序素子について、順序回路の構
造と当該順序素子の動作に基づいて、当該順序素子に繋
がっている信号線の状態を論理値０に制御する困難さを
表す０可制御費、及び、その信号線の状態を論理値１に
制御する困難さを表す１可制御費を計算していき、全信
号線の可制御費を計算する第１のステップと、第１のス
テップで求めた順序素子の可制御費と順序素子の動作に
基づいて、順序回路中の順序素子の入力信号線につい
て、当該順序素子に繋がっている信号線の状態を任意の
外部出力ピンで観測する困難さを表す可観測費を計算し
ていき、全信号線の可観測費を計算する第２のステップ
と、順序回路の組合せ回路部分について、第１のステッ
プで求めた可制御費を用いて各信号線に値を割り当て、
第２のステップで求めた可観測費を用いて当該故障を伝
搬をする検査入力の生成を試み、その成否によって当該
故障が冗長であるかどうかを判定する第３のステップ
と、第３のステップで冗長でないと判定された故障につ
いて、第１のステップと第２のステップで求めた可制御
費と可観測費を用いて前記故障の影響を故障箇所から任
意の外部出力ピンまで伝搬させる検査系列を生成する第
４のステップと、第１のステップで求めた可制御費を用
いて、前記順序回路の初期状態から第４のステップで前
記故障箇所を活性化した状態まで遷移させる検査系列を
生成する第５のステップとからなる。

【００２４】（２） 被検査回路である順序回路中の仮
定された故障について、当該故障を検査する入力系列を
生成する方法において、順序回路中の順序素子につい
て、順序回路の構造と当該順序素子の動作に基づいて、
当該順序素子に繋がっている信号線の状態を論理値０に
制御する困難さを表す０可制御費、及び、その信号線の
状態を論理値１に制御する困難さを表す１可制御費を計
算していき、全信号線の可制御費を計算する第１のステ
ップと、第１のステップで求めた順序素子の可制御費と
順序素子の動作に基づいて、順序回路中の順序素子の入
力信号線について、当該順序素子に繋がっている信号線
の状態を任意の外部出力ピンで観測する困難さを表す可
観測費を計算していき、全信号線の可観測費を計算する
第２のステップと、順序回路の組合せ回路部分につい
て、第１のステップで求めた可制御費を用いて各信号線
に値を割り当て、第２のステップで求めた可観測費を用
いて当該故障を伝搬をする検査入力を生成する第３のス
テップと、順序回路中に前記故障が存在する故障回路に
ついて、前記故障の種類が０縮退故障ならば前記故障箇
所をグランドとし、１縮退故障ならば前記故障箇所を電
源として、前記順序回路中の順序素子について、前記故
障回路の構造と前記順序素子の動作に基づいてその信号
線の可制御費を計算していき、全信号線の可制御費を計
算する第４のステップと、前記故障回路の組合せ回路部
分について、第４のステップで求めた可制御費を用いて
各信号線に値を割り当て、第２のステップで求めた可観
測費を用いて前記故障を伝搬する検査入力の生成を試
み、その成否によって当該故障が検査不能であるかどう
かを判定する第５のステップと、第５のステップで検査
不能でないと判定された故障について、第４のステップ
で求めた可制御費と第２のステップで求めた可観測費を
用いて前記故障の影響を故障箇所から任意の外部出力ピ
ンまで伝搬させる検査系列を生成する第６のステップ
と、第４のステップで求めた可制御費を用いて、順序回
路の初期状態から第６のステップで前記故障箇所を活性
化した状態まで遷移させる検査系列を生成する第７のス
テップとからなる。

【００２５】（３） 被検査回路である順序回路中の仮
定された故障について、当該故障を検査する入力系列を
生成する方法において、前記順序回路中の順序素子につ
いて前記順序回路の構造と前記順序素子の動作に基づい
て、その信号線の状態を論理値０に制御する困難さを表
す０可制御費、及び、その信号線の状態を論理値１に制
御する困難さを表す１可制御費を計算していき、全信号
線の可制御費を計算する第１のステップと、第１のステ
ップで求めた順序素子の可制御費と順序素子の動作に基
づいて、前記順序回路中の順序素子の入力信号線につい
て、その信号線の状態を任意の外部出力ピンで観測する
困難さを表す可観測費を計算していき、全信号線の可観
測費を計算する第２のステップと、前記順序回路の組合
せ回路部分について、第１のステップで求めた可制御費
を用いて各信号線に値を割り当て、第２のステップで求
めた可観測費を用いて前記故障を伝搬する検査入力の生
成を試み、その成否によって当該故障が冗長であるかど
うかを判定する第３のステップと、第３のステップで冗
長でないと判定された故障に対して、前記順序回路中に
前記故障が存在する故障回路について、前記故障の種類
が０縮退故障ならば前記故障箇所をグランドとし、１縮
退故障ならば前記故障箇所を電源として前記順序回路中
の順序素子について、前記故障回路の構造と前記順序素
子の動作に基づいてその信号線の可制御費を計算してい
き、全信号線の可制御費を計算する第４のステップと、
第４のステップで求めた０可制御費と１可制御費がとも
に無限大である順序素子を求める第５のステップと、前
記順序回路の組合せ回路部分について、第５のステップ
で求めた順序素子の入力を疑似外部出力から取り除き、
第４のステップで求めた可制御費を用いて各信号線に値
を割り当て、第２のステップで求めた可観測費を用いて
前記故障を伝搬する検査入力の生成を試み、その成否に
よって検査不能な故障かどうかを判定する第６のステッ
プと、第６のステップで検査不能でないと判定された故
障に対して、第４のステップで求めた可制御費と第２の
ステップで求めた可観測費を用いて前記故障の影響を故
障箇所から任意の外部出力ピンまで伝搬させる検査系列
を生成する第７のステップと、第４のステップで求めた
可制御費を用いて、前記順序回路の初期状態から第７の
ステップで前記故障箇所を活性化した状態まで遷移させ
る検査系列を生成する第８のステップとからなる。

【００２６】（４） 被検査回路である順序回路中の仮
定された故障について、当該故障を検査する入力系列を
生成する方法において、前記順序回路中の任意の信号線
の状態をある状態値に固定するように指定する第１のス
テップと、第１のステップにおいてある信号線の状態を
ある状態値に固定するように指定した場合、第１のステ
ップで指定された信号線を、指定された状態値が論理値
０ならばグランドとし、指定された状態値が論理値１な
らば電源として、前記順序回路中の順序素子について、
前記順序回路の構造と前記順序素子の動作に基づきその
信号線の状態を論理値０に制御する困難さを表す０可制
御費と、その信号線の状態を論理値１に制御する困難さ
を表す１可制御費を計算していき、全信号線の可制御費
を計算する第２のステップと、第２のステップで求めた
順序素子の可制御費と順序素子の動作に基づき、前記順
序回路中の順序素子の入力信号線の状態を任意の外部出
力ピンで観測する困難さを表す可観測費を計算してい
き、全信号線の可観測費を計算する第３のステップと、
第１のステップにおいてある信号線の状態を固定しない
場合、前記順序回路中の順序素子について、その信号線
の可制御費を計算していき、全信号線の可制御費を計算
する第４のステップと、第４のステップで求めた順序素
子の可制御費と順序素子の動作に基づき、前記順序回路
中の順序素子の入力信号線について、その信号線の状態
を任意の外部出力ピンで観測する困難さを表す可観測費
を計算していき、全信号線の可観測費を計算する第５の
ステップと、前記順序回路の組合せ回路部分について、
第２のステップまたは第４のステップで求めた可制御費
を用いて各信号線に値を割り当て、第３のステップまた
は第５のステップで求めた可観測費を用いて故障を伝搬
する検査入力の生成を試み、その成否によって当該故障
が冗長であるかどうかを判定する第６のステップと、第
５のステップで冗長でないと判定された故障について、
第２のステップまたは第４のステップで求めた可制御費
と第３のステップまたは第５のステップで求めた可観測
費を用いて前記故障の影響を故障箇所から任意の外部出
力ピンまで伝搬させる検査系列を生成する第７のステッ
プと、第２のステップまたは第４のステップで求めた可
制御費を用いて、前記順序回路の初期状態から第７のス
テップで前記故障箇所を活性化した状態まで遷移させる
検査系列を生成する第８のステップとからなる。

【００２７】（５） 被検査回路である順序回路中の仮
定された故障について、当該故障を検査する入力系列を
生成する方法において、前記順序回路中の順序素子につ
いて前記順序回路の構造と前記順序素子の動作に基づい
て、その信号線の状態を論理値０に制御する困難さを表
す０可制御費、及びその信号線の状態を論理値１に制御
する困難さを表す１可制御費を計算していき、全信号線
の可制御費を計算する第１のステップと、第１のステッ
プで求めた順序素子の可制御費と順序素子の動作に基づ
いて、前記順序回路中の順序素子の入力信号線につい
て、その信号線の状態を任意の外部出力ピンで観測する
困難さを表す可観測費を計算していき、全信号線の可観
測費を計算する第２のステップと、前記順序回路中の各
順序素子についてある順序素子に論理値０を割り当てた
ときの全順序素子の入力の可制御費の関係を調べるため
に、前記順序回路の構造と前記順序素子の動作に基い
て、前記順序素子をグランドとして前記順序回路中の順
序素子について可制御費を計算していき、全信号線の可
制御費を計算して全順序素子の入力の可制御費を記憶
し、また、前記順序回路中の各順序素子についてある順
序素子に論理値１を割り当てたときの全順序素子の入力
の可制御費の関係を調べるために、前記順序回路の構造
と前記順序素子の動作に基づいて、前記順序素子を電源
として前記順序回路中の順序素子について可制御費を計
算していき、全信号線の可制御費を計算して全順序素子
の可制御費を記憶する第３のステップと、前記回路の組
合せ回路部分について、第１のステップで求めた可制御
費を用いて各信号線に値を割り当て、第２のステップで
求めた可観測費を用いて当該故障を伝搬する検査入力の
生成を試み、その成否によって当該故障が冗長であるか
どうかを判定する第４のステップと、第４のステップで
冗長でないと判定された故障について、第１のステップ
と第２のステップで求めた可制御費と可観測費と第３の
ステップで求めた各順序素子に論理値０を割り当てた時
の全順序素子の入力の可制御費の関係と各順序素子に論
理値１を割り当てた時の全順序素子の入力の可制御費の
関係を用いて前記故障の影響を故障箇所から任意の外部
出力ピンまで伝搬させる検査系列を生成する第５のステ
ップと、第１のステップで求めた可制御費と第３のステ
ップで求めた各順序素子に論理値０を割り当てた時の全
順序素子の入力の可制御費の関係と各順序素子に論理値
１を割り当てた時の全順序素子の入力の可制御費の関係
を用いて、前記順序回路の初期状態から第５のステップ
で前記故障箇所を活性化した状態まで遷移させる検査系
列を生成する第６のステップとからなる。

【００２８】（６） 被検査回路である順序回路中の仮
定された故障について、当該故障を検査する入力系列を
生成する方法において、前記順序回路中の順序素子につ
いて前記順序回路の構造と前記順序素子の動作に基づい
て、その信号線の状態を論理値０に制御する困難さを表
す０可制御費、及びその信号線の状態を論理値１に制御
する困難さを表す１可制御費を計算していき、全信号線
の可制御費を計算する第１のステップと、第１のステッ
プで求めた順序素子の可制御費と順序素子の動作に基づ
き、前記前記順序回路中の順序素子の入力信号線につい
て、その信号線の状態を任意の外部出力ピンで観測する
困難さを表す可観測費を計算していき、全信号線の可観
測費を計算する第２のステップと、すでに検査系列が得
られている故障に対する検査系列を用いて故障シミュレ
ーションを実行した時点での前記順序回路の順序素子の
状態を参照し、ある順序素子の状態値が論理値０ならば
グランドとし、論理値１ならば電源として、前記順序回
路中の順序素子について、前記順序回路の構造と前記順
序回路の動作に基づいて可制御費を計算していき、全信
号線の可制御費を計算する第３のステップと、第３のス
テップで求めた可制御費と順序素子の動作に基づき、前
記順序回路中の順序素子の入力信号線について、その信
号線の状態を任意の外部出力ピンで観測する困難さを表
す可観測費を計算していき、全信号線の可観測費を計算
する第４のステップと、検査系列生成の対象として処理
されていない故障でかつ未検出故障の中から第４のステ
ップで求めた可観測費が最小である信号線の故障を目標
故障として選択する第５のステップと、前記順序回路の
組合せ回路部分について、第１のステップで求めた可制
御費を用いて各信号線に値を割り当て、第２のステップ
で求めた可観測費を用いて当該故障を伝搬する検査入力
の生成を試み、その成否によって当該故障が冗長である
かどうかを判定する第６のステップと、第６のステップ
で冗長でないと判定された故障について、第１のステッ
プと第２のステップで求めた可制御費と可観測費を用い
て前記故障の影響を故障箇所から任意の外部出力ピンま
で伝搬させる検査系列を生成する第７のステップと、第
１のステップで求めた可制御費を用いて、前記順序回路
の初期状態から第７のステップで前記故障箇所を活性化
した状態まで遷移させる検査系列を生成する第８のステ
ップとからなる。

【００２９】

【作用】上記の手段により、本発明の検査系列生成方法
は、 （１）ある目標故障の検査系列を生成するとき、第１、
第２のステップで順序素子の動作を考慮にいれて順序回
路全体の可検査性尺度を計算し、その結果を用いて第３
のステップで組合わせ回路部分の検査入力生成を行うこ
とにより順序回路的な冗長判定を行う。この後第４、第
５のステップで検査系列を生成する。

【００３０】（２）ある目標故障の検査系列を生成する
とき、第１、第２のステップで順序素子の動作を考慮に
いれて順序回路全体の可検査性尺度を計算し、その結果
を用いて第３のステップで検査入力生成を行うことによ
り順序回路的な冗長判定を行う。さらに、第４のステッ
プで、目標故障が０縮退故障ならば故障箇所をグランド
として扱い、１縮退故障ならば電源として扱って、順序
素子の動作を考慮にいれて可観測費の計算を行い、その
結果を用いて第５のステップで組合わせ回路部分の検査
入力生成を行うことにより順序回路的な検査不能判定を
行う。この後第６、第７のステップで検査系列を生成す
る。

【００３１】（３）ある目標故障の検査系列を生成する
とき、第１、第２のステップで順序素子の動作を考慮に
いれて順序回路全体の可検査性尺度を計算し、その結果
を用いて第３のステップで検査入力生成を行うことによ
り順序回路的な冗長判定を行う。さらに、第４のステッ
プで、目標故障が０縮退故障ならば故障箇所をグランド
として扱い、１縮退故障ならば電源として扱った故障回
路について、順序素子の動作を考慮にいれて可観測費の
計算を行い、第５のステップで故障回路において制御不
可能な順序素子を認識し、制御不可能な順序素子の入力
を観測不可能として、その結果を用いて第６のステップ
で組合わせ回路部分の検査入力生成を行うことにより順
序回路的な検査不能判定を行う。この後第７、第８のス
テップで検査系列を生成する。

【００３２】（４）ある目標故障の検査系列を生成する
とき、第１のステップにおいてある信号線を固定値にす
ると指定した場合に、第２、第３のステップでその指定
された信号線が論理値０に固定されるならばその信号線
をグランドとして扱い、論理値１に固定されるならばそ
の信号線を電源として扱った順序回路について、順序素
子の動作を考慮に入れて可検査性尺度の計算を行う。そ
の結果を用いて第６のステップで組合わせ回路部分の検
査入力生成を行うことにより順序回路的な冗長判定を行
う。その後検査系列生成を行う （５）ある目標故障の検査系列を生成するとき、第１、
第２のステップで順序素子の動作を考慮にいれて順序回
路全体の可検査性尺度を計算する。第３のステップで各
疑似外部入力に論理値１を割り当てたときの全疑似外部
出力の可制御費を、その疑似外部入力を電源として扱っ
て、順序回路全体の可制御費を計算することによって得
て、また同様に各疑似外部入力に論理値０を割り当てた
ときの全疑似外部出力の可制御費を、その疑似外部入力
をグランドとして扱って、順序回路全体の可制御費を計
算することによって得る。その結果を利用することによ
り後のステップで検査系列生成に効率よく行うことがで
きる。

【００３３】（６）ある目標故障の検査系列を生成する
とき、第１、第２のステップで順序素子の動作を考慮に
いれて順序回路全体の可検査性尺度を計算する。第３、
第４のステップで現在の順序素子の状態を調べて、順序
素子の状態が論理値０ならばその順序素子をグランドと
して扱い、論理値１ならばその順序素子を電源として扱
った順序回路について、順序素子の動作を考慮にいれて
可検査性尺度の計算を行い、第５のステップで未検出故
障でかつ未処理故障の中から現在状態を考慮にいれた可
観測費が１番安い故障を目標故障として選択することに
より、目標故障の検査系列生成が成功する確率が高くな
り、また高速に冗長故障や検査不能な故障を判定できる
ようになり、高速に高い故障検出率を得ることのできる
検査系列を生成することができる。

【００３４】

【実施例】

（第１実施例）検査系列生成の前提として、検査系列に
よる検査の対象となる故障は、従来技術で説明したのと
同じく縮退故障であり、予め被検査回路となるＬＳＩの
ネットリストに基づいて各信号線毎にリストアップされ
て図３８と同様の故障表に登録されているものとする。

【００３５】図１は本発明の第１の実施例における検査
系列生成方法の処理を示す流れ図である。同図において
ステップ１０１は順序回路の検査系列生成処理の開始を
示す。ステップ１０２は、順序素子の動作を考慮にいれ
た順序回路全体の可検査性尺度を計算する。

【００３６】ステップ１０３は、未検出故障でかつまだ
検査系列生成の対象として処理されていない故障が存在
するか否かを判断し、未検出故障でかつまだ検査系列生
成の対象として処理されていない故障が存在すればステ
ップ１０４に進み、存在しなければステップ１１０に進
んで検査系列生成処理を終了させる。。ステップ１０４
は、未検出故障でかつまだ検査系列生成の対象として処
理されていない故障群の中から、目標故障として故障を
１つ選択する。

【００３７】ステップ１０５は、ステップ１０４で選択
した目標故障に対して、順序素子からの出力（擬似外部
入力）と外部入力ピンを入力とし、順序素子への入力
（擬似外部出力）と外部出力ピンを出力とした組合せ回
路部分について、ステップ１０２で計算した可検査性尺
度のうち、可制御費を用いて各信号線に状態値を割り当
て、可観測費を用いて目標故障の影響を任意の外部出力
ピンまたは任意の疑似外部出力へ伝搬させて検査入力生
成を行い、ステップ１０４で選択した目標故障が冗長で
あるか否かを判定する。ここで、組合わせ回路部分と
は、順序回路中の順序素子（フリップフロップ等の状態
を保持する要素）を除いた部分であり、その部分に対す
る順序素子からの出力を外部入力ピンとみなして擬似外
部入力と呼び、その部分から順序素子への入力を外部出
力ピンとみなして擬似外部出力と呼んでいる。

【００３８】ステップ１０６は、検査入力が生成された
か否かを判断し、生成されたならば検査可能としステッ
プ１０７へ進み、生成されなければ冗長故障または打ち
切り故障と判断してステップ１０３へ進み次の目標故障
の処理を行う。ステップ１０７は、ステップ１０２で計
算した可検査性尺度のうち、可観測費と可制御費の両方
を用いて故障箇所から任意の外部出力ピンへ目標故障を
伝搬する系列を生成する故障伝搬処理を行ない、その系
列の生成に成功したか否かを判断し、故障伝搬処理に成
功すればステップ１０８に進み、失敗すればステップ１
０３へ進み、次の目標故障の処理を行なう。

【００３９】ステップ１０８は、ステップ１０２で計算
した可検査性尺度のうち、可制御費のみを用いて回路の
初期状態からステップ１０７で行った故障伝搬処理にお
いて故障箇所が活性化されたときの回路の状態へ遷移さ
せる系列を生成する状態初期化処理を行ない、その系列
の生成に成功すればステップ１０９に進み、失敗すれば
ステップ１０３へ進み次の目標故障の処理を行う。

【００４０】ステップ１０９は、ステップ１０４で選択
した目標故障の検査系列で故障シミュレーションを実行
し、その結果、当該目標故障以外の故障で任意の外部出
力ピンで検出された故障を未検出故障群の中から削除す
る。ステップ１１０は、検査系列生成処理の終了を示
す。図２は、上記のステップ１０２における順序回路の
可検査性尺度計算処理を詳細に示す流れ図である。

【００４１】同図においてステップ２０１は、順序回路
の可検査性尺度計算処理の開始を示す。ステップ２０２
は、各信号線の状態を論理値０に制御する困難さを表す
０可制御費と論理値１に制御する困難さを表す１可制御
費を回路構造と順序素子の動作を考慮にいれて、順序回
路全体について計算する。０（又は１）可制御費は、そ
の値が大きいほど制御が困難であることを示し、例え
ば、初期値を１として、その値が０ならば論理０（又は
１）に固定されており、その値が無限大ならば論理０
（又は１）に制御することが不能であること意味する。

【００４２】ステップ２０３は、ステップ２０２で求め
た可制御費と回路構造を基にある信号線の状態を任意の
外部出力ピンで観測する困難さを表す可観測費を順序素
子の動作を考慮に入れて、順序回路全体について計算す
る。可観測費は、その値が大きいほど観測することが困
難であることを示し、例えばその値が０ならば直接観測
可能（外部出力ピンなど）であり、その値が無限大なら
ば観測することが不能であること意味する。

【００４３】ステップ２０４は順序回路の可検査性尺度
の計算処理の終了を示す。図３は、図２のステップ２０
２における可制御費の計算処理を詳細に示す流れ図であ
る。ステップ３０１は順序回路の可制御費計算処理の開
始を示す。ステップ３０２は、可制御費を計算すべき信
号線を登録すべき可制御費計算可能集合（図外）を空集
合に初期化する。

【００４４】ステップ３０３は、各信号線の０可制御費
及び１可制御費を記憶する可制御費テーブル（図外）に
おいて、全信号線の０可制御費と１可制御費を無限大に
初期化する。ステップ３０４は、可制御費テーブルにお
いて全外部入力ピンの０可制御費と１可制御費を１に
し、それに回路的に接続される出力信号線を可制御費計
算可能集合に加える。

【００４５】ステップ３０５は、可制御費テーブルにお
いて全電源の１可制御費を０とし、そこから回路的に論
理が伝わる出力信号線を可制御費計算可能集合に加え
る。ステップ３０６は、可制御費テーブルにおいて全グ
ランドの０可制御費を０とし、そこから回路的に論理が
伝わる出力信号線を可制御費計算可能集合に加える。

【００４６】ステップ３０７は、可制御費計算可能集合
が空集合であるか否かを判断し、空集合であればステッ
プ３１５に進み順序回路の可制御費の計算を終了する。
また空集合でなければステップ３０８へ進む。ステップ
３０８は、可制御費計算可能集合から１つの信号線を取
り出すとともにそれを削除する。

【００４７】ステップ３０９は、取り出された信号線の
プリミティブタイプが順序素子であるか否かを判断す
る。プリミティブタイプが順序素子ならば、ステップ３
１０に進み、プリミティブタイプが順序素子以外ならば
ステップ３１１に進む。ステップ３１０は、順序素子の
タイプ別に順序素子の動作を考慮にいれて、順序素子の
入力の可制御費に基づいてステップ３０８で可制御費計
算可能集合から取り出した信号線の可制御費を計算す
る。具体的な順序素子の回路例とそれに対する可制御費
の計算式の例を図４〜図７に示す。図中、大文字の記号
D,C,S,R,Q,G,T,J,K等は回路の入出力端子を、小文字の
記号d,c,s,r,q,g,t,j,k等は対応する入出力端子につな
がる信号線を示す。また計算式中、C0(l)は信号線lの０
可制御費、C1(l)は信号線lの１可制御費を示す。またmi
n[a,b]は、aとbのどちらか小さい方を表す。

【００４８】図４において、Ｄフリップフロップの出力
Qを０にするためには、プリセット入力Sをノンアクティ
ブの０にしておき、さらに、リセット入力Rをアクティ
ブの１にすること、又は、データ入力Dが０でリセット
入力Rがノンアクティブでクロック入力Cに１クロックを
入力することが必要であることから、Ｄフリップフロッ
プの０可制御費は次式で表すことができる。 C0(q)=min[{C0(d)+C0(c)+C1(c)+C0(r)},C1(r)]+C0(s) また１可制御費は次式で表すことができる。 C1(q)=min[{C1(d)+C0(c)+C1(c)+C0(s)},C1(s)]+C0(r) 同様に、図５においてＤラッチの０可制御費、１可制御
費は、 C0(q)=min[{C0(d)+C1(g)+C0(r)},C1(r)]+C0(s) C1(q)=min[{C1(d)+C1(g)+C0(s)},C1(s)]+C0(r) 図６においてＴフリップフロップの０可制御費、１可制
御費は、 C0(q)=min[C1(r),{C0(c)+C1(c)+C1(q)+C0(r)}]+C0(s) C1(q)=min[C1(s),{C0(c)+C1(c)+C0(q)+C0(s)}]+C0(r) 図７においてＪＫフリップフロップの０可制御費、１可
制御費は、 C0(q)=min[{C0(s)+C1(r)},{min[{C0(j)+C1(k)},{C1(j)+
C1(k)+C1(q)}]+C0(c)+C1(c)+C0(s)+C0(r)}] C1(q)=min[{C1(s)+C0(r)},{min[{C1(j)+C0(k)},{C1(j)+
C1(k)+C0(q)}]+C0(c)+C1(c)+C0(s)+C0(r)}] によりそれぞれ表すことができる。

【００４９】ステップ３１１は、組合せ素子のタイプ別
に、組合せ回路の動作を考慮にいれて、組合せ素子の入
力の可制御費からステップ３０８で可制御費計算可能集
合から取り出した信号線の可制御費を計算する。ステッ
プ３１２は、ステップ３０８で可制御費計算可能集合か
ら取り出した信号線についてステップ３１０または３１
１で求められた可制御費が、可制御費テーブル中のその
信号線の元々の可制御費より小さいか否かを判断し、小
さければステップ３１３へ進み、等しいかそれ以上であ
ればステップ３０７へ進む。

【００５０】ステップ３１３は、可制御費テーブルにお
いてステップ３０８で可制御費計算可能集合から取り出
した信号線の可制御費をステップ３１０または３１１で
計算した可制御費に変更する。ステップ３１４は、ステ
ップ３０８で可制御費計算可能集合から取り出した信号
線の出力信号線を可制御費計算可能集合に加え、ステッ
プ３０７に進む。

【００５１】ステップ３１５は順序回路の可制御費計算
処理の終了を表す。図８は、図２のステップ２０３の可
観測費の計算処理を詳細に説明する流れ図である。ステ
ップ５０１は順序回路の可観測費計算処理の開始を示
す。ステップ５０２は、可観測費を計算すべき信号線を
登録すべき可観測費計算可能集合（図外）を空集合に初
期化する。

【００５２】ステップ５０３は、各信号線の可観測費を
記憶する可観測費テーブル（図外）において、全信号線
の可観測費を無限大に初期化する。ステップ５０４は、
可観測費テーブルにおいて、全外部出力ピンの可観測費
を０にし、これらの外部出力ピンに回路的に論理が伝わ
る入力信号線を可観測費計算可能集合に加える。

【００５３】ステップ５０５は、可制御費計算可能集合
が空集合であるか否かを判断し、空集合ならばステップ
５１３に進み、順序回路の可観測費の計算を終了する。
また空集合でなければステップ５０６へ進む。ステップ
５０６は、可観測費計算可能集合から１つの信号線を取
り出すとともにそれを削除する。

【００５４】ステップ５０７は、ステップ５０６で取り
出した信号線が順序素子の入力であるか否かを判断し、
順序素子の入力ならばステップ５０８に進み、順序素子
入力でなければステップ５０９に進む。ステップ５０８
は、順序素子のタイプ別に、順序素子の動作を考慮にい
れて、順序素子の入力の可制御費と順序素子の可観測費
からステップ５０６で可観測費計算可能集合から取り出
した信号線の可観測費を計算する。具体的な順序素子の
回路例とそれに対する可観測費の計算式の例を図９〜図
１２に示す。図中、大文字の記号D,C,S,R,Q,G,T,J,K等
は回路の入出力端子を、小文字の記号d,c,s,r,q,g,t,j,
k等は対応する入出力端子につながる信号線を示す。ま
た計算式中、O(l)は信号線lの可観測費を示す。図９に
おいてＤフリップフロップの各入力信号の可観測費は、 O(d)=O(q)+C0(s)+C0(r)+C0(c)+C1(c) O(c)=O(q)+C0(s)+C0(r)+C0(c)+C1(c)+min[{C1(q)+C0
(d)},{C0(q)+C1(d)}] O(s)=O(q)+C0(r)+C0(q) O(r)=O(q)+C0(s)+C1(q) 図１０においてＤラッチの各入力信号の可観測費は、 O(d)=O(q)+C1(g)+C0(s)+C0(r) O(g)=O(q)+C1(g)+C0(s)+C0(r)+min[{C1(q)+C0(d)},{C0
(q)+C1(d)}] 図１１においてＴフリップフロップの各入力信号の可観
測費は、 O(t)=O(q)+min[C0(q),C1(q)]+C0(s)+C0(r)+C0(c)+C1(c) O(s)=O(q)+C0(r)+C0(q) O(r)=O(q)+C0(s)+C1(q) 図１２においてＪＫフリップフロップの各入力信号の可
観測費は、 O(j)=O(q)+C0(q)+C0(c)+C1(c)+C0(s)+C0(r) O(k)=O(q)+C1(q)+C0(c)+C1(c)+C0(s)+C0(r) O(c)=O(q)+C0(s)+C0(c)+C1(c)+min[{C0(q)+C1(j)},{C1
(q)+C1(k)}] O(s)=O(q)+C0(r)+C0(q) O(r)=O(q)+C0(s)+C1(q)によりそれぞれ求められる。

【００５５】ステップ５０９は、組合せ素子のタイプ別
に、組合せ回路の動作を考慮にいれて、組合せ素子の入
力の可制御費と組合せ素子の可観測費からステップ５０
６で可観測費計算可能集合から取り出した信号線の可観
測費を計算する。ステップ５１０は、ステップ５０８ま
たは５０９で求めた、ステップ５０６で可観測費計算可
能集合から取り出した信号線の可観測費が、元々のその
信号線の可観測費より小さいか否かを判断し、小さけれ
ばステップ５１１へ進み、等しいかそれ以上であればス
テップ５０５へ進む。

【００５６】ステップ５１１は、可観測費テーブルにお
いてステップ５０６で可観測費計算可能集合から取り出
した信号線の可観測費をステップ５０８または５０９で
計算した可観測費に変更する。ステップ５１２は、ステ
ップ５０６で可観測費計算可能集合から取り出した信号
線の入力信号線を可観測費計算可能集合に加え、ステッ
プ５０５に進む。

【００５７】ステップ５１３は順序回路の可観測費計算
処理の終了を表す。以上のように構成された本発明の第
１の実施例における順序回路の検査系列生成方法につい
て、その動作を説明する。図１３に、本実施例における
検査系列生成方法の動作を説明するために用いる回路例
として、検査系列生成の対象となる順序回路を示す。同
図において７０１〜７０２は外部入力ピンである。７０
３は外部出力ピンである。７０４は２入力ＡＮＤゲート
である。７０５はＤフリップフロップである。７０６〜
７０７はグランドである。７０８は分岐点である。７０
９〜７１６は信号線である。７１７は信号線７１４の０
縮退故障で、目標故障である。７１８は擬似外部入力で
ある。７１９、７２０は擬似外部出力である。

【００５８】図１３に示した順序回路に対して、可検査
性尺度のうち、まず可制御費が次の手順によって計算さ
れる（図１のステップ１０２、図２のステップ２０
２）。可制御費計算可能集合が空集合に初期化され（図
３ステップ３０２）、可制御費テーブルにおいて全信号
線７０９〜７１６の０可制御費、１可制御費が無限大に
設定される（ステップ３０３）。次に外部入力ピン７０
１、７０２を接続する信号線７０９、７１０の０可制御
費と１可制御費を１にし、信号線７０９、７１０から回
路的に論理が伝わる出力信号線である信号線７１１、７
１４を可制御費計算可能集合に登録する（ステップ３０
４）。次にグランド７０６、７０７の信号線７１２、７
１３の０可制御費を０にする。信号線７１２、７１３か
ら回路的に論理が伝わる出力信号線である信号線７１４
は、すでに可制御費計算可能集合に登録されているの
で、登録は行わない（ステップ３０５、３０６）。

【００５９】次に、可制御費計算可能集合から信号線７
１１を取り出すとともに削除し（ステップ３０７、３０
８）、ＡＮＤゲートの動作に基づいて信号線７１１の０
可制御費と１可制御費を計算する（ステップ３０９、３
１１）。その結果、０可制御費は２で、１可制御費は無
限大となり、可制御費テーブル中の信号線７１１の０可
制御費のみ２に更新される（ステップ３１２、３１
３）。信号線７１１から回路的に論理が伝わる出力信号
線７１４はすでに可制御費計算可能集合に登録されてい
るので、登録は行わない（ステップ３１４）。

【００６０】さらに、可制御費計算可能集合から信号線
７１４を取り出すとともに削除し（ステップ３０７、３
０８）、図４に示したＤフリップフロップの可制御費の
計算式に基づいて０可制御費と１可制御費を計算する。
すなわち、 C0(q)=min[{C0(d)+C0(c)+C1(c)+C0(r)},C1(r)]+C0(s) =min[{ 2 + 1 + 1 + 0 }, ∞ ]+ 0 = 4 C1(q)=min[{C1(d)+C0(c)+C1(c)+C0(s)},C1(s)]+C0(r)で
求められる。

【００６１】 =min[{ ∞ + 1 + 1 + 0 }, ∞ ]+ 0 = ∞ こうして信号線７１４の０可制御費は４、１可制御費は
無限大と計算され（ステップ３０９、３１０）、可制御
費テーブル中の信号線７１４の０可制御費のみ４に更新
される（ステップ３１３）。そして信号線７１４から回
路的に論理が伝わる出力信号線である７１５、７１６を
可制御費計算可能集合に登録する（ステップ３１４）。

【００６２】次に、可制御費計算可能集合から信号線７
１５を取り出すとともに削除し（ステップ３０７、３０
８）、０可制御費と１可制御費を計算する（ステップ３
０９、３１１）。その結果、信号線７１５の０可制御費
は４、１可制御費は無限大となり、可制御テーブル中の
０可制御費のみ４に更新される（ステップ３１３）。そ
して信号線７１５から回路的に論理が伝わる出力信号線
である７１１を可制御費計算可能集合に登録する（ステ
ップ３１４）。

【００６３】さらに、可制御費計算可能集合から信号線
７１６を取り出すとともに削除し（ステップ３０７、３
０８）、０可制御費と１可制御費を計算する（ステップ
３０９、３１１）。その結果、信号線７１５の０可制御
費は４、１可制御費は無限大となり、可制御費テーブル
中の０可制御費のみ４に更新される（ステップ３１
３）。そして信号線７１５から回路的に論理が伝わる出
力信号線である７１１は可制御費計算可能集合にすでに
登録されているので、登録しない（ステップ３１４）。

【００６４】次に信号線７１１の０可制御費と１可制御
費を上記と同様に計算する。その結果、信号線７１１の
０可制御費は２、１可制御費は無限大となり、もともと
の値と同じなので可制御費テーブルを更新しない。この
時点で、可制御費計算可能集合が空集合となるので（ス
テップ３０７）、可制御費の計算が終了する（ステップ
３１５）。上記信号線７０９〜７１６の可制御費の計算
結果を図１４に示す。同図が示すように信号線７１１〜
７１６は、１に制御することが不能であることがわか
る。また、図１４には、次に説明する信号線７０９〜７
１６の可観測費の計算結果も併せて記載してある。

【００６５】可制御費の計算が終了すると、各信号線の
可観測費が次の手順により計算される（図２のステップ
２０３）。まず、可観測費計算可能集合を空集合に初期
化し（図８のステップ５０２）、可観測費テーブルにお
いて図１３の信号線７０９〜７１６の可観測費を無限大
とする（ステップ５０２、５０３）。次に外部出力ピン
７０３の可観測費を０にし、外部出力ピン７０３へ回路
的に論理が伝わる入力信号線である信号線７１６を可観
測費計算可能集合に登録する（ステップ５０４）。

【００６６】続いて、可観測費計算可能集合から信号線
７１６を取り出すとともに削除し（ステップ５０５、５
０６）、信号線７１６の可観測費を計算する（ステップ
５０７、５０９）。その結果、可観測費は０となり、可
観測費テーブル中の信号線７１６の可観測費が０に更新
される（ステップ５１０、５１１）。信号線７１６へ回
路的に論理が伝わる入力信号線７１４を可観測費計算可
能集合に登録する（ステップ５１２）。

【００６７】さらに、可観測費計算可能集合から信号線
７１４を取り出すとともに削除し（ステップ５０６）、
分岐点の動作に基づいて可観測費を計算する（ステップ
５０７、５０９）。その結果、信号線７１４の可観測費
は０となり、可観測費テーブルが更新される（ステップ
５１０、５１１）。そして信号線７１４へ回路的に論理
が伝わる入力信号線である７１０、７１１、７１２、７
１３を可観測費計算可能信号線に登録する（ステップ５
１２）。

【００６８】次いで、可観測費計算可能集合から信号線
７１０を取り出すとともに削除し（ステップ５０６）、
図９に示したＤフリップフロップの可観測費の計算式に
基づいて可観測費を計算する。すなわち、 O(c)=O(q)+C0(s)+C0(r)+C0(c)+C1(c)+min[{C1(q)+C0(d)},{C0(q)+C1(d)}] =0 + 0 + 0 + 1 + 1 +min[{ ∞ + 2 },{ 4 + ∞ }] =∞ こうして信号線７１０の可観測費は無限大と計算される
（ステップ５０８）。この可観測費は、可観測費テーブ
ルにおいて更新されない（ステップ５１０）。

【００６９】さらに、可観測費計算可能集合から信号線
７１１について上記と同様に、図９に示した計算式に基
づいて可観測費を計算する。すなわち、 O(d)=O(q)+C0(s)+C0(r)+C0(c)+C1(c) =0 + 1 + 1 + 0 + 0 =2 その結果可観測費は２となり可観測費テーブルの更新を
おこなう（ステップ５１０、５１１）。そして信号線７
１１へ回路的に論理が伝わる入力信号線である信号線７
０９、７１５を可観測費計算可能集合に登録する（ステ
ップ５１２）。

【００７０】次に、信号線７１２の可観測費も同様に計
算される。すなわち、 O(s)=O(q)+C0(r)+C0(q) =0 + 0 + 4 =4 その結果可観測費は４となり可観測費テーブルの更新を
おこなう。

【００７１】さらに、可観測費計算可能集合から信号線
７１３を取り出し、図９〜図１２に示した計算式に基づ
いて可観測費を計算する。その結果可観測費は無限大と
なり更新をおこなわない。次に、可観測費計算可能集合
から信号線７０９を取り出し、ＡＮＤゲートの動作に基
づいて可観測費を計算する。その結果可観測費は無限大
となり更新をおこなわない。

【００７２】さらに、可観測費計算可能集合から信号線
７１５を取り出し、ＡＮＤゲートの動作に基づいて可観
測費を計算する。その結果可観測費は４となり更新され
る。信号線７１５の入力信号線７１４を可観測費計算可
能集合に登録する。次に可観測費計算可能集合から信号
線７１４を取り出し、分岐点の動作に基づいて可観測費
を計算する。その結果、信号線７１４の可観測費は０と
なり、元々の値と同じなので更新を行わない。この時点
で、可観測費計算可能集合が空集合となるので、可観測
費の計算が終了する。

【００７３】上記のようにして、図１４に示した、信号
線７０９〜７１６の０可制御費、１可制御費、可観測費
がそれぞれ求められる。この後、目標故障として７１７
を選択し（ステップ１０３、１０４）、組合わせ回路部
分に対して検査入力を生成し、冗長故障であるかどうか
を判断する（ステップ１０５）。この検査入力生成を具
体的に説明するため、図１３に示した順序回路を順序素
子の状態遷移に応じて時間的に展開したときの組合わせ
回路部分を、図１５に示す。同図において７１８は擬似
外部入力（順序素子の出力）、７１９、７２０は擬似外
部出力（順序素子の入力）である。

【００７４】図１５に示した組合わせ回路部分の検査入
力生成に際して、まず、目標故障７１７が存在する信号
線７１６に故障信号１／０を割り当てる。この故障信号
は正常値／故障値を表す。次に、検査入力として信号線
７１４に論理値１を割り当てようとするが、図１４の可
検査性尺度の表を参照すると、信号線７１４の１可制御
費は無限大であるため、信号線７１４に論理値１を割当
てることを中止する。なぜなら、信号線７１４の１可制
御費が無限大であるということは、信号線７１４は論理
値１に制御することができないことを示しているからで
ある。

【００７５】その結果、故障箇所の信号線７１６の故障
信号を正当化することができないので、検査入力生成が
できず、目標故障７１７は冗長故障と判断する（ステッ
プ１０６）。この後になされる処理（ステップ１０７〜
１０９）は、本実施例では従来技術の（ステップ１９０
８〜１９１０）と同じなので、その説明を省略する。

【００７６】以上のように、本実施例によれば、ある目
標故障の検査入力生成を行った結果、順序回路全体の可
検査性尺度を計算することによって、組合せ回路部分の
検査入力生成、すなわち組合せ回路的な冗長判定処理に
おいて、順序回路的な可検査性尺度を参照することによ
って、順序回路的な冗長判定を高速に行うことができる
ので、検査系列を高速に生成することになる。 （第２実施例）図１６は本発明の第２の実施例における
検査系列生成方法の処理を示す流れ図である。

【００７７】同図においてステップ８０１〜８０６は、
第１の実施例における図１のステップ１０１〜１０６と
同様であるので説明を省略する。ステップ８０７は、ス
テップ８０４で選択された順序回路中の故障箇所を、０
縮退故障ならばグランド、１縮退故障ならば電源として
扱うことにより、故障回路について順序素子の動作を考
慮にいれた順序回路全体の可制御費を計算する。

【００７８】ステップ８０８は、ステップ８０４で選択
された目標故障に対して順序素子からの出力（擬似外部
入力）と外部入力ピンを入力とし、順序素子への入力
（擬似外部出力）と外部出力ピンを出力とした組合せ回
路部分について、ステップ８０７で計算された故障回路
の可制御費を用いて各信号線に状態値を割り当て、ステ
ップ８０２で計算された正常回路の可観測費を用いて目
標故障の影響を任意の外部出力ピンまたは任意の疑似外
部出力へ伝搬させて検査入力生成を行う。その結果によ
りステップ８０４で選択された目標故障が検査可能であ
るか否かを判定する。

【００７９】ステップ８０９は、検査入力が生成された
か否かを判断し、生成されたならば検査可能としステッ
プ８１０へ進み、生成されなければ検査不能故障と判断
してステップ８０３へ進み次の目標故障の処理を行う。
ステップ８１０、８１１は、図１に示したステップ１０
７の故障伝搬処理、１０８の状態初期化処理と同様であ
るので説明を省略する。ただし、これらの処理では、ス
テップ８０２で計算された可制御費ではなく、ステップ
８０７で計算された可制御費を用いる点のみ異なる。

【００８０】ステップ８１２は、ステップ８０４で選択
された目標故障の検査系列で故障シミュレーションを実
行し、その結果、当該目標故障以外の故障で任意の外部
出力ピンで検出された故障を未検出故障群の中から削除
する。ステップ８１３は検査系列生成処理の終了を示
す。上記ステップ８０２の詳細は、第１の実施例で示し
た図２〜図１２と同じであるので説明を省略する。

【００８１】以上のように構成された本発明の第２の実
施例における順序回路の検査系列生成方法について、そ
の動作を説明する。図１７に、本実施例における検査系
列生成方法の動作を説明するために用いる回路例とし
て、検査系列生成の対象となる順序回路を示す。同図に
おいて９０１〜９０３は外部入力ピンである。９０４は
外部出力ピンである。９０５はセレクタである。９０６
はＤフリップフロップである。９０７は分岐点である。
９０８〜９０９はグランドである。９１０〜９１８は信
号線である。９１９は信号線９１１の１縮退故障で、目
標故障である。９２０は疑似外部入力である。９２１〜
９２２は疑似外部出力である。

【００８２】図１７に示した順序回路に対して、可検査
性尺度のうち可制御費が次の手順によって計算される。
（図１６のステップ８０２、図２のステップ２０２）。
可制御費計算可能集合が初期化され（図３のステップ３
０２）、可制御費テーブルにおいて信号線９１０〜９１
８の０可制御費、１可制御費が無限大とされる（ステッ
プ３０３）。次に外部入力ピン９０１、９０２、９０３
を接続する信号線９１０、９１１、９１２の０可制御費
と１可制御費を１にし、信号線９１０、９１１、９１２
から回路的に論理が伝わる出力信号線である信号線９１
３、９１６を可制御費計算可能集合に登録する（ステッ
プ３０４）。次にグランド９０８、９０９の信号線９１
４、９１５の０可制御費を０にする。信号線９１４、９
１５から回路的に論理が伝わる出力信号線である信号線
９１６は、すでに可制御費計算可能集合に登録されてい
るので、登録を行わない（ステップ３０５、３０６）。

【００８３】次に可制御費計算可能集合から信号線９１
３を取り出すとともに削除し（ステップ３０７、３０
８）、セレクタの動作に基づいて信号線９１３の０可制
御費と１可制御費を計算する（ステップ３０９、３１
１）。その結果、０可制御費は３で、１可制御費は３と
なり、可制御費テーブル中の信号線９１３の０可制御
費、１可制御費の両方が２に更新される（ステップ３１
２、３１３）。信号線９１３の出力信号線９１６はすで
に可制御費計算可能集合に登録されているので、登録は
行わない（ステップ３１４）。

【００８４】次に、可制御費計算可能集合の信号線９１
６について、上記と同様にして信号線９１６の０可制御
費は５、１可制御費は５となり、可制御費テーブルにお
いて０可制御費と１可制御費の両方とも５に更新され
る。そして信号線９１６の出力信号線である９１７、９
１８を可制御費計算可能集合に登録する。さらに、可制
御費計算可能集合の信号線９１７について、上記と同様
にして計算した結果、信号線９１７の０可制御費は５、
１可制御費は５となり、可制御費テーブルにおいて０可
制御費と１可制御費の両方とも５に更新される。そして
信号線９１７の出力信号線である９１３を可制御費計算
可能集合に登録する。

【００８５】次に、可制御費計算可能集合の信号線９１
８について、上記と同様にして計算した結果、信号線９
１８の０可制御費は５、１可制御費は５となり、０可制
御費と１可制御費の両方とも５に更新される。次に、可
制御費計算可能集合の信号線９１３について、上記と同
様にして計算した結果、信号線９１３の０可制御費は
３、１可制御費は３となり、もともとの値と同じなので
更新しない。ここで可制御費計算可能集合が空集合とな
るので、可制御費の計算が終了する。

【００８６】上記故障９１９が存在する故障回路におけ
る信号線９１０〜９１８の可制御費の計算結果を図１８
に示す。同図が示すように信号線９１３〜９１８は１に
制御することが不能、信号線９１１、９１３、９１６〜
９１８は０に制御することが不能であることがわかる。
また、図１８には、次に説明する、故障９１９が存在す
る故障回路における信号線９１０〜９１８の可観測費の
計算結果も併せて記載してある。

【００８７】可制御費の計算が終了すると、各信号線の
可観測費が次の手順により計算される（ステップ２０
３）。まず、可観測費計算可能集合を空集合に初期化し
（図８のステップ５０２）、可観測費テーブルにおいて
信号線９１０〜９１８の可観測費を無限大とする（ステ
ップ５０２、５０３）。次に外部出力ピン９０４の可観
測費を０にし、外部出力ピン９０４へ回路的に論理が伝
わる入力信号線である信号線９１８を可観測費計算可能
集合に登録する（ステップ５０４）。

【００８８】続いて、可観測費計算可能集合から信号線
９１８を取り出すとともに削除し（ステップ５０５、５
０６）、この信号線の可観測費を計算する（ステップ５
０７、５０９）。その結果可観測費は０となり、可観測
費テーブル中の信号線９１８の観測費が０に更新される
（ステップ５１０、５１１）。信号線９１８へ回路的に
論理が伝わる入力信号線９１６を可観測費計算可能集合
に登録する（ステップ５１２）。

【００８９】次に、可観測費計算可能集合の信号線９１
６取り出すとともに削除し（ステップ５０６）、分岐点
の動作に基づいて可観測費を計算する（ステップ５０
７、５０９）。その結果、信号線９１６の可観測費は０
となり、可観測費テーブルが更新される（ステップ５１
０、５１１）。そして信号線９１６へ回路的に論理が伝
わる入力信号線である９１２、９１３、１４、９１５を
可観測費計算可能集合に登録する（ステップ５１２）。

【００９０】さらに、可観測費計算可能集合からの信号
線９１２について、上記と同様に図９に示した計算式に
基づいて可観測費の計算結果から、可観測費テーブルに
おける当該可観測費を１０に更新する。次に、可観測費
計算可能集合からの信号線９１３について、同様に可観
測費テーブルの当該可観測費を２に更新し、信号線９１
３の入力信号線である信号線９１０、９１１、９１７を
可観測費計算可能集合に登録する。

【００９１】さらに、上記と同様にステップ５０５〜５
１２のループ処理により、信号線９１４の可観測費を５
に、信号線９１５の可観測費を５に、信号線９１０の可
観測費を４に、信号線９１１の可観測費を９に、信号線
９１７の可観測費を４に更新する。信号線９１７につい
ては、これに対する入力信号線９１６を可観測費計算可
能集合に登録する。次に、信号線９１６の可観測費の計
算する。その結果、可観測費は０となり、元々の値と同
じなので更新しない。ここで可観測費計算可能集合が空
集合となるので、可観測費の計算が終了する。

【００９２】この後、目標故障として９１９を選択し
（ステップ８０３、８０４）、組合わせ回路部分に対し
て検査系列生成し、冗長故障であるかどうかを判断する
（ステップ８０５）。この検査入力生成を具体的に説明
するため、図１７に示した順序回路を順序素子の状態遷
移に応じて時間的に展開したときの組合わせ回路部分
を、図１９に示す。同図において９２０は擬似外部入力
（順序素子の出力）、９２１、９２２は擬似外部出力
（順序素子の入力）である。

【００９３】次に、信号線９１１を電源とした故障回路
について可制御費を計算する（ステップ８０７）。具体
的には、信号線９１０〜９１８の０可制御費、１可制御
費を無限大とする。次に外部入力ピン９０１、９０２、
９０３の信号線９１０、９１１、９１２の０可制御費と
１可制御費を１にし、信号線９１０、９１１、９１２の
出力信号線である信号線９１３、９１６を可制御費計算
可能集合に登録する。次にグランド９０８、９０９の信
号線９１４、９１５の０可制御費を０にする。信号線９
１４、９１５の出力信号線である信号線９１６はすでに
可制御費計算可能集合に登録されているので、登録を行
わない。次に故障箇所の信号線９１１の１可制御費を０
にし、０可制御費を無限大にする。次に可制御費計算可
能集合から信号線９１３を取り出し、セレクタの動作に
基づいて信号線９１３の０可制御費と１可制御費を計算
する。その結果、０可制御費は無限大で、１可制御費は
無限大となり、両方が元々の値と同じなので更新されな
い。次に可制御費計算可能集合から信号線９１６を取り
出し、図４〜図７に示した式に基づいて０可制御費と１
可制御費を計算する。その結果、信号線９１６の０可制
御費は無限大、１可制御費は無限大となり、０可制御費
と１可制御費の両方とも元々の値と同じなので更新され
ない。ここで可制御費計算可能集合が空集合となるの
で、目標故障９１９が存在する故障回路の可制御費の計
算が終了する。

【００９４】次に、図１９に示した組合せ回路の部分の
検査入力生成を再度行い（ステップ８０８）、目標故障
９１９の冗長判定を行う（ステップ８０９）。ただし、
参照する可制御費は、ステップ８０７において目標故障
が存在する故障回路について計算したものである。具体
的には、故障箇所の信号線９１１に故障信号０／１を割
り当てる。次に、信号線９１０に論理値１、信号線９１
６に論理値０を割り当てようとするが、信号線９１６の
０可制御費が無限大であるため、信号線９１６は目標故
障９１９が存在する回路で論理値０に制御できないの
で、信号線９１６に論理値０、信号線９１０に論理値１
を割り当てることを中止する。次に信号線９１０に論理
値０、信号線９１６に論理値１を割り当てようとする
が、同様に信号線９１６の１可制御費が無限大であるた
め、目標故障９１９が存在する故障回路で信号線９１６
を論理値１に制御できないので、信号線９１６に論理値
１、信号線９１０に論理値０を割り当てることを中止す
る。故障信号を外部出力９０４または疑似外部出力９２
１、９２２に伝搬することることが出来ないので、この
目標故障９１９は検査不可能であると判断される（ステ
ップ８０９）。

【００９５】この後になされる処理（ステップ８１０〜
８１２）は、第１の実施例の（ステップ１０７〜１０
９）と同様なので、その説明を省略する。以上のよう
に、本実施例によれば、ある目標故障の検査入力生成を
行った結果、目標故障が存在する故障回路について順序
回路全体の可検査性尺度を計算することによって、組合
せ回路部分の検査入力生成で故障回路の可制御費、正常
回路の可観測費を参照して、検査不可能な故障の判定を
行うことができるので、高速にまた短い検査系列長で検
査系列を生成できる。 （第３実施例）図２０は本発明の第３の実施例における
順序回路の検査系列生成方法の流れ図である。

【００９６】ステップ１００１〜１００６は、図１に示
した第１の実施例のステップ１０１〜１０６と同じなの
で、説明を省略する。ステップ１００７は、順序回路中
の故障箇所を、０縮退故障ならばグランド、１縮退故障
ならば電源として扱うことにより、故障回路について順
序素子の動作を考慮にいれた順序回路全体の可制御費を
計算する。このステップは、第２の実施例のステップ８
０７と同じである。

【００９７】ステップ１００８は、全ての疑似外部入力
について、目標故障が存在する故障回路の可制御費を調
べ、１可制御費と０可制御費の両方が無限大となってい
る疑似外部入力の入力信号線を疑似外部出力とみなさな
いようにする。ステップ１００９は、ステップ１００４
で選択した目標故障に対して、順序素子からの出力（擬
似外部入力）と外部入力ピンを入力とし、順序素子への
入力（擬似外部出力）と外部出力ピンを出力とした組合
せ回路部分について、ステップ１００７で計算した故障
回路の可制御費を用いて各信号線に状態値を割り当て、
ステップ１００２で計算した正常回路の可観測費を用い
て目標故障の影響を任意の外部出力ピンまたは任意の疑
似外部出力へ伝搬させて検査入力生成を行い、ステップ
１００４で選択した目標故障が検査可能であるか否かを
判定する。

【００９８】次にステップ１０１０は、検査入力が生成
されたか否かを判断し、生成されたならば検査可能とし
ステップ１０１１へ進み、生成されなければ検査不能故
障と判断してステップ１００３へ進み次の目標故障の処
理を行う。ステップ１０１１〜ステップ１０１３は、第
１の実施例におけるステップ１０７〜１０９と同じなの
で説明を省略する。ただし、これらの処理では、ステッ
プ１００２で計算された可制御費ではなく、ステップ１
００７で計算された可制御費を用いる点のみ異なる。

【００９９】ステップ１０１４は検査系列生成処理の終
了を示す。上記ステップ１００２の詳細は、第１の実施
例で示した図２〜図１２と同じであるので説明を省略す
る。以上のように構成された本発明の第３の実施例にお
ける順序回路の検査系列生成方法について、その動作を
説明する。

【０１００】図２１は、本実施例の順序回路の検査系列
生成の動作を説明するための、検査系列生成の対象とな
る回路例を示す。同図において、１１０１、１１０２は
外部入力ピンである。１１０３は外部出力ピンである。
１１０４はＤフリップフロップである。１１０５、１１
０６はグランドである。１１０７〜１１１１は信号線で
ある。１１１２は目標故障で、信号線１１０８の０縮退
故障である。１１１３は疑似外部入力である。１１１４
〜１１１５は疑似外部出力である。

【０１０１】図２２は、信号線１１０７〜１１１１の故
障１１１２が存在する故障回路における０可制御費、１
可制御費、また正常回路における可観測費を示した表で
ある。図２３は図２１で示した順序回路の組合せ回路部
分を示した図である。図２４は図２３で示した組合せ回
路から故障回路の０可制御費、１可制御費の両方が無限
大である疑似外部入力の入力信号線を疑似外部出力から
削除し、開放状態としたものである。

【０１０２】図２１に示す順序回路に対して、可検査性
尺度のうち可制御費が次に様にして計算される（図２０
のステップ１００２、図２のステップ２０２）。可制御
費計算可能集合が初期化され（図３のステップ３０
２）、可制御費テーブルにおいて、信号線１１０７〜１
１１１の０可制御費、１可制御費が無限大とされる（ス
テップ３０３）。次に外部入力ピン１００１、１００２
の信号線１１０７、１１０８の０可制御費と１可制御費
を１にし、信号線１１０７、１１０８の出力信号線であ
る信号線１１１１を可制御費計算可能集合に登録する
（ステップ３０４）。次にグランド１１０５、１１０６
の信号線１１０９、１１１０の０可制御費を０にする。
信号線１１０９、１１１０の出力信号線である信号線１
１１１はすでに可制御費計算可能集合に登録されている
ので、登録を行わない。次に可御費計算可能集合から信
号線１１１１を取り出し、図４に示した式に基づいて０
可制御費と１可制御費を計算する。その結果、信号線１
１１１の０可制御費は３、１可制御費は３となり、０可
制御費と１可制御費の両方とも３に更新される。ここで
可制御費計算可能集合が空集合となるので、可制御費の
計算が終了する。

【０１０３】次に可観測費の計算を行う。信号線１１０
７〜１１１１の可観測費を無限大とする。次に外部出力
ピン１１０３の可観測費を０にし、外部出力ピン１１０
３の入力信号線である信号線１１１１を可観測費計算可
能集合に登録する。次に可観測費計算可能集合から信号
線１１１１を取り出し、可観測費を計算する。その結
果、可観測費は０となり、更新される。信号線１１１１
の入力信号線１１０７、１１０８、１１０９、１１１０
を可観測費計算可能集合に登録する。次に可観測費計算
可能集合から信号線１１０７を取り出し、図９に示した
計算式に基づいて可観測費を計算する。その結果２とな
り更新を行う。次に可観測費計算可能集合から信号線１
１０８を取り出し、図９に示した計算式に基づいて可観
測費を計算する。その結果可観測費は６となり更新をお
こなう。次に可観測費計算可能集合から信号線１１０９
を取り出し、図９に示した計算式に基づいて可観測費を
計算する。その結果、可観測費は３となり更新をおこな
う。次に可観測費計算可能集合から信号線１１１０を取
り出し、図９に示した計算式に基づいて可観測費を計算
する。その結果可観測費は３となり更新を行う。ここで
可観測費計算可能集合が空集合となるので、可観測費の
計算が終了する。

【０１０４】次に目標故障として１１１２を選択し、検
査系列生成を行う。まず図２３に示されているように組
合せ回路の部分の検査入力生成を行い、目標故障１１１
２の冗長判定を行う。故障箇所の信号線１１０８に故障
信号０／１を割り当てる。信号線１１０８は疑似外部出
力１１１５に接続している。すなわち、疑似外部出力１
１１５に故障信号が伝搬されるので、この目標故障１１
１２は冗長故障とは判定されない。次に、信号線１１０
８をグランドとした故障回路について可制御費を計算す
る。信号線１１０７〜１１１１の０可制御費、１可制御
費を無限大とする。次に外部入力ピン１１０１、１１０
２の信号線１１０７、１１０８の０可制御費と１可制御
費を１にし、信号線１１０７、１１０８の出力信号線で
ある信号線１１１１を可制御費計算可能集合に登録す
る。次にグランド１１０５、１１０６の信号線１１０
９、１１１０の０可制御費を０にする。信号線１１０
９、１１１０の出力信号線である信号線１１１１はすで
に可制御費計算可能集合に登録されているので、登録を
行わない。次に故障箇所の信号線１１０８の０可制御費
を０にし、１可制御費を無限大にする。次に可制御費計
算可能集合から信号線１１１１を取り出し、図４に示し
た式に基づいて０可制御費と１可制御費を計算する。そ
の結果、信号線１１１１の０可制御費は無限大、１可制
御費は無限大となり、０可制御費と１可制御費の両方と
も元々の値と同じなので更新されない。ここで可制御費
計算可能集合が空集合となるので、目標故障１１１２が
存在する故障回路の可制御費の計算が終了する。

【０１０５】次に、図２２より、疑似外部入力１１１３
に接続している信号線１１１１の目標故障１１１２が存
在する故障回路の０可制御費と１可制御費がともに無限
大であるから信号線１１１１の入力信号線１１０７、１
１０８、１１０９、１１１０を疑似外部出力と接続せず
に、開放状態にする。すなわち、図２４の組合せ回路に
対して検査入力生成を行い、目標故障１１１２の検査可
能判定を行う。ただし、参照する可制御費は目標故障１
１１２が存在する故障回路について計算したものであ
る。故障箇所の信号線１１０８に故障信号１／０を割り
当てる。しかし、信号線１１０８は開放しているため、
決して外部出力ピン１１０３に故障信号を伝搬すること
はできない。よってこの目標故障１１１２は検査不可能
であると判断される。

【０１０６】以上のように、本実施例によれば、ある目
標故障の検査入力生成を行った結果、目標故障が存在す
る故障回路について順序回路全体の可検査性尺度を計算
し、故障回路の０可制御費と１可制御費の両方が無限大
である疑似外部入力の入力信号線を疑似外部出力から削
除することによって、組合せ回路部分の検査入力生成で
故障回路の可制御費、正常回路の可観測費を参照して、
セット、リセット機能がないフリップフロップのクロッ
クの故障などの検査不可能な故障の判定を行うことがで
きるので、高速に検査系列を生成できる。 （第４実施例）図２５は本発明の第４の実施例における
順序回路の検査系列生成方法の流れ図である。

【０１０７】ステップ１２０１は順序回路の検査系列生
成処理の開始を示す。まずステップ１２０２で値を固定
したい信号線と固定したい信号値を指定する。ステップ
１２０３でステップ１２０２で指定された信号線が存在
するか否かを判断し、存在するならばステップ１２０４
に進み、存在しないならばステップ１２０５に進む。

【０１０８】ステップ１２０３で値固定信号線が指定さ
れたと判断したとき、ステップ１２０４で値固定信号線
が論理値１固定と指定されたならば、固定された信号線
を電源として扱い、論理値０固定と指定されたならば、
固定された信号線をグランドとして扱って、順序素子の
動作を考慮にいれた順序回路全体の可検査性尺度を計算
する。

【０１０９】ステップ１２０３で値固定信号線が指定さ
れていないと判断したとき、ステップ１２０５は、順序
素子の動作を考慮にいれた順序回路全体の可検査性尺度
を計算する。ステップ１２０６で未検出故障でかつまだ
検査系列生成の対象として処理されていない故障が存在
するか否かを判断し、未検出故障でかつまだ検査系列生
成の対象として処理されていない故障が存在すればステ
ップ１２０７に進み、存在しなければステップ１２１３
に進んで検査系列生成処理を終了させる。。

【０１１０】ステップ１２０７で未検出故障でかつまだ
検査系列生成の対象として処理されていない故障群の中
から、目標故障として故障を１つ選択する。ステップ１
２０８でステップ１２０７で選択した目標故障に対し
て、順序素子からの出力（擬似外部入力）と外部入力ピ
ンを入力とし、順序素子への入力（擬似外部出力）と外
部出力ピンを出力とした組合せ回路部分について、ステ
ップ１２０４または１２０５で計算した可検査性尺度の
うち、可制御費を用いて各信号線に状態値を割り当て、
可観測費を用いて目標故障の影響を任意の外部出力ピン
または任意の疑似外部出力へ伝搬させて検査入力生成を
行い、ステップ１２０７で選択した目標故障が冗長であ
るか否かを判定する。

【０１１１】ステップ１２０９は、検査入力が生成され
たか否かを判断し、生成されたならば検査可能としステ
ップ１２１０へ進み、生成されなければ冗長故障または
打ち切り故障と判断してステップ１２０６へ進み次の目
標故障の処理を行う。ステップ１２１０は、ステップ１
２０４または１２０５で計算した可検査性尺度のうち、
可観測費と可制御費の両方を用いて故障箇所から任意の
外部出力ピンへ目標故障を伝搬する系列を生成する故障
伝搬処理を行ない、その系列の生成に成功したか否かを
判断し、故障伝搬処理に成功すればステップ１２１１に
進み、失敗すればステップ１２０６へ進み、次の目標故
障の処理を行なう。

【０１１２】ステップ１２１１は、ステップ１２０４ま
たは１２０５で計算した可検査性尺度のうち、可制御費
のみを用いて回路の初期状態からステップ１２１０で行
った故障伝搬処理において故障箇所が活性化されたとき
の回路の状態へ遷移させる系列を生成する状態初期化処
理を行ない、その系列の生成に成功すればステップ１２
１２に進み、失敗すればステップ１２０６へ進み次の目
標故障の処理を行う。

【０１１３】ステップ１２１２でステップ１２０７で選
択した目標故障の検査系列で故障シミュレーションを実
行し、任意の外部出力ピンで検出された故障を未検出故
障群の中から削除する。ステップ１２１３は検査系列生
成処理の終了を示す。図２６は本実施例の順序回路の検
査系列生成の動作を説明するために用いる図である。図
２６は検査系列生成の対象となる順序回路を示した図で
ある。１３０１〜１３０３は外部入力ピンである。１３
０４〜１３０５は外部出力ピンである。１３０６〜１３
０８はフリップフロップである。１３０９は組合せ回路
である。図２７は、外部入力ピン１３０１を論理値１に
固定したときのフリップフロップ１３０６〜１３０８の
０可制御費を示した表である。図２８は組合せ回路部分
の検査入力生成、または故障伝搬処理、または状態初期
化処理において、フリップフロップ１３０６または１３
０７のどちらかにに論理値０を割り当てる要求がくる処
理を示した概念図である。

【０１１４】図２６に示す順序回路の外部入力ピン１３
０１を論理値１に固定する指定する。そして、外部入力
ピン１３０１を電源として、図２６の順序回路の可検査
性尺度を計算した結果、フリップフロップ１３０６を０
に制御出来なくなる。フリップフロップ１３０６〜１３
０８の０可制御費は図２７に示すように無限大、５、１
０である。図２８に示すように、組合せ回路の検査入力
生成による冗長判定、または故障伝版処理、または状態
初期化処理のあるタイムフレームの処理で、フリップフ
ロップ１３０６または１３０７のどちらかに論理値０を
割り当てる要求が来ている。ここで、図２７のフリップ
フロップ１３０６と１３０７の０可制御費を参照して、
フリップフロップ３０７方が論理値０に制御し安いの
で、フリップフロップ１３０７に論理値０を割り当て
る。

【０１１５】以上のように、本実施例によれば、ある目
標故障の検査入力生成を行った結果、前処理である信号
線に値固定が指定されている場合、その信号線の固定値
が論理値０ならばグランド、論理値１ならば電源として
扱って、順序回路全体の可検査性尺度を計算することに
よって、組合せ回路部分の検査入力生成または故障伝搬
処理または状態初期化処理で値固定の順序回路の可検査
性尺度を参照して、効率よく検査系列を生成を行うこと
ができるので、高速に高い故障検出率を得る検査系列を
生成できる。 （第５実施例）図２９は本発明の第５の実施例における
順序回路の検査系列生成方法の流れ図である。

【０１１６】ステップ１４０１は順序回路の検査系列生
成処理の開始を示す。ステップ１４０２で順序素子の動
作を考慮にいれた順序回路全体の可検査性尺度を計算す
る。ステップ１４０３で各疑似外部入力（以後ＰＰＩ）
について、論理値０、または論理値１に固定したときの
を疑似外部出力（以後ＰＰＯ）の可制御費を計算して、
ＰＰＩ−ＰＰＯ関係テーブルという形で記憶しておく。
ここで疑似外部入力とは順序素子を意味し、疑似外部出
力は順序素子の入力を意味する。

【０１１７】ステップ１４０４で未検出故障でかつまだ
検査系列生成の対象として処理されていない故障が存在
するか否かを判断し、未検出故障でかつまだ検査系列生
成の対象として処理されていない故障が存在すればステ
ップ１４０５に進み、存在しなければステップ１４１１
に進んで検査系列生成処理を終了させる。。ステップ１
４０５で未検出故障でかつまだ検査系列生成の対象とし
て処理されていない故障群の中から、目標故障として故
障を１つ選択する。

【０１１８】ステップ１４０６でステップ１４０５で選
択した目標故障に対して、順序素子からの出力（擬似外
部入力）と外部入力ピンを入力とし、順序素子への入力
（擬似外部出力）と外部出力ピンを出力とした組合せ回
路部分について、ステップ１４０２で計算した可検査性
尺度のうち、可制御費を用いて各信号線に状態値を割り
当て、可観測費を用いて目標故障の影響を任意の外部出
力ピンまたは任意の疑似外部出力へ伝搬させて検査入力
生成を行い、ステップ１４０５で選択した目標故障が冗
長であるか否かを判定する。

【０１１９】ステップ１４０７で、検査入力が生成され
たか否かを判断し、生成されたならば検査可能としステ
ップ１４０８へ進み、生成されなければ冗長故障または
打ち切り故障と判断してステップ１４０４へ進み次の目
標故障の処理を行う。ステップ１４０８で、ステップ１
４０２で計算した可検査性尺度のうち、可観測費と可制
御費の両方を用いて、またステップ１４０３で作成した
ＰＰＩ−ＰＰＯ関係表を用いて故障箇所から任意の外部
出力ピンへ目標故障を伝搬する系列を生成する故障伝搬
処理を行ない、その系列の生成に成功したか否かを判断
し、故障伝搬処理に成功すればステップ１４０９に進
み、失敗すればステップ１４０４へ進み、次の目標故障
の処理を行なう。

【０１２０】ステップ１４０９で、ステップ１４０２で
計算した可検査性尺度のうち、可制御費のみを用いて、
またステップ１４０３で作成したＰＰＩ−ＰＰＯ関係表
を用いて回路の初期状態からステップ１４０８で行った
故障伝搬処理において故障箇所が活性化されたときの回
路の状態へ遷移させる系列を生成する状態初期化処理を
行ない、その系列の生成に成功すればステップ１４１０
に進み、失敗すればステップ１４０４へ進み次の目標故
障の処理を行う。

【０１２１】ステップ１４１０でステップ１４０５で選
択した目標故障の検査系列で故障シミュレーションを実
行し、任意の外部出力ピンで検出された故障を未検出故
障群の中から削除する。ステップ１４１１は検査系列生
成処理の終了を示す。図３０は図２９のステップ１４０
３を詳細に説明する流れ図である。

【０１２２】ステップ１５０１はＰＰＩ−ＰＰＯ関係表
計算処理の開始を示す。ステップ１５０２で、ループの
実行回数を０に設定して初期化をおこなう。ステップ１
５０３でループの回数が順序素子の数よりも小さいか否
かを判定し、小さければステップ１５０４に進み、等し
いか大きければステップ１５１１へ進み、ＰＰＩ−ＰＰ
Ｏ関係表の処理を終了する。

【０１２３】ステップ１５０４でまだＰＰＩ−ＰＰＯ関
係表を作成していない順序素子を選択し、その順序素子
を論理値０に固定したと仮定して、すなわちその順序素
子をグランドとして扱って、順序回路全体の可制御費を
計算する。ステップ１５０５で、すべてのＰＰＯについ
てステップ１５０４で計算した可制御費を記憶すること
によって０ＰＰＩ−ＰＰＯ関係表を作成する。

【０１２４】ステップ１５０６でステップ１５０４で選
択した順序素子を論理値１に固定したと仮定して、すな
わちその順序素子を電源として扱って、順序回路全体の
可制御費を計算する。ステップ１５０７で、すべてのＰ
ＰＯについてステップ１５０６で計算した可制御費を記
憶することによって０ＰＰＩ−ＰＰＯ関係表を作成す
る。

【０１２５】ステップ１５０８でループの回数を１つカ
ウントアップする。ステップ１５０９はＰＰＩ−ＰＰＯ
関係表計算処理の終了を示す。図１６は本実施例におけ
る順序回路の検査系列生成の動作を説明するために用い
る図である。図３１は検査系列生成の対象となる順序回
路を示した図である。１６０１は外部入力ピン群であ
る。１６０２は外部出力ピン群である。１６０３は組合
せ回路である。１６０４は順序素子群である。１６０５
〜１６０６は疑似外部入力（ＰＰＩ）である。１６０７
〜１６０８は疑似外部出力（ＰＰＯ）である。図３２
は、ＰＰＩ１６０５の０ＰＰＩ−ＰＰＯ関係表、１ＰＰ
Ｉ−ＰＰＯ関係表とＰＰＩ１６０６の０ＰＰＩ−ＰＰＯ
関係表、１ＰＰＩ−ＰＰＯ関係表である。図３３は故障
伝搬処理、または状態初期化処理のタイムフレーム内の
処理において、ＰＰＯ１６０７を論理値０、ＰＰＯ１６
０８を論理値１に必ず設定しなければならない条件の下
で、ＰＰＩ１６０５または１６０６のどちらかにに論理
値１を割り当てる要求がくる処理を示した概念図であ
る。

【０１２６】図３１に示す順序回路のＰＰＩ１６０５を
論理値０に固定、すなわちグランドとして、図３１の順
序回路の可検査性尺度を計算した結果、ＰＰＯ１６０７
の０可制御費が無限大、１可制御費が０またＰＰＯ１６
０８の０可制御費が１０、１可制御費が４０となる。同
様に図３１に示す順序回路のＰＰＩ１６０５を論理値１
に固定、すなわち電源として、図３１の順序回路の可検
査性尺度を計算した結果、ＰＰＯ１６０７の０可制御費
が５０、１可制御費が１０またＰＰＯ１６０８の０可制
御費が０、１可制御費が無限大となる。さらに同様に図
３１に示す順序回路のＰＰＩ１６０６を論理値０に固
定、すなわちグランドとして、図３１の順序回路の可検
査性尺度を計算した結果、ＰＰＯ１６０７の０可制御費
が１０、１可制御費が２０またＰＰＯ１６０８の０可制
御費が５、１可制御費が２０となる。さらに同様に図３
１に示す順序回路のＰＰＩ１６０６を論理値１に固定、
すなわち電源として、図３１の順序回路の可検査性尺度
を計算した結果、ＰＰＯ１６０７の０可制御費が０、１
可制御費が無限大またＰＰＯ１６０８の０可制御費が無
限大、１可制御費が０となる。上記の結果を図３２に示
すようなＰＰＩ−ＰＰＯ関係表という形で記憶する。図
３３に示すように、故障伝版処理、または状態初期化処
理のあるタイムフレームの処理で、ＰＰＯ１６０７を論
理値０、ＰＰＯ１６０８を論理値１に必ず設定しなけれ
ばならない条件下で、ＰＰＩ１６０５または１６０６の
どちらかに論理値１を割り当てる要求が来ている。ここ
で、図３２のＰＰＩ１６０５の１ＰＰＩ−ＰＰＯ関係表
とＰＰＩ１６０６の１ＰＰＩ−ＰＰＯ関係表のＰＰＯ１
６０７、１６０８の可制御費を参照して、ＰＰＩ１６０
５に論理値１を割り当てるとＰＰＯ１６０８を論理値１
に設定することが不可能になり、ＰＰＩ１６０６に論理
値１を割り当てるとＰＰＯ１６０７を論理値０に設定す
るコストが０、ＰＰＯ１６０８を論理値１に設定するコ
ストが０になるので、ＰＰＩ１６０６に論理値１を割り
当てる。

【０１２７】以上のように、本実施例によれば、ある目
標故障の検査系列生成を行った結果、前処理で各疑似外
部入力に論理値１を割り当てたときの全疑似外部出力の
可制御費を、その疑似外部入力を電源として扱って、順
序回路全体の可制御費を計算することによって得て（１
ＰＰＩ−ＰＰＯ関係表）、また同様に前処理で各疑似外
部入力に論理値０を割り当てたときの全疑似外部出力の
可制御費を（０ＰＰＩ−ＰＰＯ）、その疑似外部入力を
グランドとして扱って、順序回路全体の可制御費を計算
することによって得て、故障伝搬処理または状態初期化
処理で各ＰＰＩ−ＰＰＯ関係表を参照して、効率よく検
査系列を生成を行うことができるので、高速に高い故障
検出率を得る検査系列を生成できる。 （第６実施例）図３４は本発明の第６の実施例における
順序回路の検査系列生成方法の流れ図である。

【０１２８】ステップ１７０１は順序回路の検査系列生
成処理の開始を示す。ステップ１７０２で順序素子の動
作を考慮にいれた順序回路全体の可検査性尺度を計算す
る。ステップ１７０３で未検出故障でかつまだ検査系列
生成の対象として処理されていない故障が存在するか否
かを判断し、未検出故障でかつまだ検査系列生成の対象
として処理されていない故障が存在すればステップ１７
０４に進み、存在しなければステップ１７１１に進んで
検査系列生成処理を終了させる。

【０１２９】ステップ１７０４で現在の回路の状態を調
べて、ある順序素子の状態値が論理値１ならば順序素子
を電源に、論理値０ならばグランドとして扱って順序回
路全体の可検査性尺度を計算する。ステップ１７０５で
未検出故障でかつまだ検査系列生成の対象として処理さ
れていない故障群の中から、目標故障としてステップ１
７０４で計算した可検査性尺度のうち１番可観測費が安
い箇所の故障を１つ選択する。

【０１３０】ステップ１７０６でステップ１７０５で選
択した目標故障に対して、順序素子からの出力（擬似外
部入力）と外部入力ピンを入力とし、順序素子への入力
（擬似外部出力）と外部出力ピンを出力とした組合せ回
路部分について、ステップ１７０２で計算した可検査性
尺度のうち、可制御費を用いて各信号線に状態値を割り
当て、可観測費を用いて目標故障の影響を任意の外部出
力ピンまたは任意の疑似外部出力へ伝搬させて検査入力
生成を行い、ステップ１７０５で選択した目標故障が冗
長であるか否かを判定する。

【０１３１】ステップ１７０７で、検査入力が生成され
たか否かを判断し、生成されたならば検査可能としステ
ップ１７０８へ進み、生成されなければ冗長故障または
打ち切り故障と判断してステップ１７０３へ進み次の目
標故障の処理を行う。ステップ１７０８で、ステップ１
７０２で計算した可検査性尺度のうち、可観測費と可制
御費の両方を用いて故障箇所から任意の外部出力ピンへ
目標故障を伝搬する系列を生成する故障伝搬処理を行な
い、その系列の生成に成功したか否かを判断し、故障伝
搬処理に成功すればステップ１７０９に進み、失敗すれ
ばステップ１７０３へ進み、次の目標故障の処理を行な
う。

【０１３２】ステップ１７０９で、ステップ１７０２で
計算した可検査性尺度のうち、可制御費のみを用いて回
路の初期状態からステップ１７０８で行った故障伝搬処
理において故障箇所が活性化されたときの回路の状態へ
遷移させる系列を生成する状態初期化処理を行ない、そ
の系列の生成に成功すればステップ１７１０に進み、失
敗すればステップ１７０３へ進み次の目標故障の処理を
行う。

【０１３３】ステップ１７１０でステップ１７０５で選
択した目標故障の検査系列で故障シミュレーションを実
行し、任意の外部出力ピンで検出された故障を未検出故
障群の中から削除する。ステップ１７１１は検査系列生
成処理の終了を示す。図１８は本実施例における順序回
路の検査系列生成の動作を説明するために用いる図であ
る。図３５は検査系列生成の対象となる順序回路と未検
出故障と現在の回路状態を示した図である。１８０１は
外部入力ピン群である。１８０２は外部出力ピン群であ
る。１８０３は組合せ回路である。１８０４〜１８０６
は順序素子である。１８０７、１８０９は未検出故障で
未処理で０縮退故障である。１８０８は未検出故障で未
処理で１縮退故障である。図３６は現在の状態を考慮に
いれて計算した、未検出故障箇所１８０７〜１８０９の
可観測費である。

【０１３４】まず回路状態を調べて、順序素子１８０４
の現在状態は論理値１なので電源、順序素子１８０５の
現在状態は論理値０なのでグランド、順序素子１８０６
の現在状態は論理値０なのでグランドとして扱って、順
序回路の可観測費を計算する。次に目標故障を未検出で
かつ未処理故障１８０７〜１８０９の３個の中から選択
する。１８０７の現在状態での可観測費は５０、１８０
８の現在状態での可観測費は５、１８０９の現在状態で
の可観測費は１００であるので、現在状態で１番故障が
観測し安いとして、目標故障として１８０９（０縮退故
障）を選択する。

【０１３５】以上のように、本実施例によれば、ある目
標故障の検査系列生成を行った結果、目標故障の選択時
の回路状態調べて、各順序素子の状態値が論理値０なら
ばグランド、論理値１ならば電源として扱って、順序回
路全体の可検査性尺度を計算して、未検出でかつ未処理
故障のなかから、現在状態を考慮した可観測費が最も安
い故障箇所を目標故障として選択することによって、効
率よく検査系列を生成を行うことができるので、高速に
高い故障検出率を得る検査系列を生成できる。

【０１３６】

【発明の効果】以上説明してきたように本発明の検査系
列方法によれば以下の効果がある。 （１）可検査性尺度の計算対象が組合せ回路部分だけで
なく順序回路全体であるので、制御不能な順序素子や観
測不能な順序素子を識別することができ、順序回路的な
冗長性を判定することができるので、検査系列生成に成
功する確率が高くなり、高故障検出率を得ることができ
るという効果がある。

【０１３７】具体的には、検査入力生成を行う際に、順
序回路全体の可検査性尺度を計算することによって、組
合せ回路部分の検査入力生成、すなわち組合せ回路的な
冗長判定処理において、順序回路的な可検査性尺度を参
照することによって、順序回路的な冗長判定を高速に行
うことができる。また、目標故障が存在する故障回路に
ついて順序回路全体の可検査性尺度を計算することによ
って、組合せ回路部分の検査入力生成で故障回路の可制
御費、正常回路の可観測費を参照して、検査不可能な故
障の判定を行うことができる。これにより高い故障検出
率が得られる。 （２）可検査性尺度の計算を正常な回路だけでなく、故
障の影響で制御不可能になる順序素子が存在することを
考慮してある故障の検査系列を生成するので、検査系列
生成の高速化、検査系列長を短縮することができる。

【０１３８】具体的には、目標故障の検査入力生成を行
った結果、目標故障が存在する故障回路について順序回
路全体の可検査性尺度を計算し、故障回路の０可制御費
と１可制御費の両方が無限大である疑似外部入力の入力
信号線を疑似外部出力から削除することによって、組合
せ回路部分の検査入力生成で故障回路の可制御費、正常
回路の可観測費を参照して、セット、リセット機能がな
いフリップフロップのクロックの故障などの検査不可能
な故障の判定を行うことができるので、高速に検査系列
を生成できる。また、目標故障の検査系列生成を行う
際、前処理で各疑似外部入力に論理値１を割り当てたと
きの全疑似外部出力の可制御費を、その疑似外部入力を
電源として扱って、順序回路全体の可制御費を計算する
ことによって得て（１ＰＰＩ−ＰＰＯ関係表）、また同
様に前処理で各疑似外部入力に論理値０を割り当てたと
きの全疑似外部出力の可制御費を（０ＰＰＩ−ＰＰ
Ｏ）、その疑似外部入力をグランドとして扱って、順序
回路全体の可制御費を計算することによって得て、故障
伝搬処理または状態初期化処理で各ＰＰＩ−ＰＰＯ関係
表を参照して、効率よく検査系列を生成を行うことがで
きるので、高速に高い故障検出率を得る検査系列を生成
できる。 （３）また、目標故障の選択を、すでに処理された故障
についての検査系列で故障シミュレーションを実行した
時点で、回路の状態を考慮して検出困難な故障を除外し
て目標故障として選択するので、高故障検出率、高速化
を得ることができる。

【０１３９】具体的には、目標故障の検査系列生成を行
う際、目標故障の選択時の回路状態調べて、各順序素子
の状態値が論理値０ならばグランド、論理値１ならば電
源として扱って、順序回路全体の可検査性尺度を計算し
て、未検出でかつ未処理故障のなかから、現在状態を考
慮した可観測費が最も安い故障箇所を目標故障として選
択することによって、効率よく検査系列を生成を行うこ
とができるので、高速に高い故障検出率を得る検査系列
を生成できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すために用いる順序
回路の検査系列生成方法の流れ図である。

【図２】図１のステップ１０２を詳細に説明する流れ図
である。

【図３】図３は図２のステップ２０２を詳細に説明する
流れ図である。

【図４】順序素子の可制御費の計算式の一例である。
（１）はＤフリップフロップの０可制御費と１可制御費
の計算式を示し、

【図５】（２）はＤラッチの０可制御費と１可制御費の
計算式を示し、

【図６】（３）はＴフリップフロップの０可制御費と１
可制御費の計算式を示し、

【図７】（４）はＪＫフリップフロップの０可制御費と
１可制御費の計算式を示す。

【図８】図２のステップ２０３を詳細に説明する流れ図
である。

【図９】順序素子の入力の可観測費の計算式の一例であ
る。（１）はＤフリップフロップの各入力の可観測費の
計算式を示し、

【図１０】（２）はＤラッチの各入力の可観測費の計算
式を示し、

【図１１】（３）はＴフリップフロップの各入力の可観
測費の計算式を示し、

【図１２】（４）はＪＫフリップフロップの各入力の可
観測費の計算式を示す。

【図１３】本発明の第１の順序回路の検査系列生成の動
作を説明するために用いる図である。（１）は検査系列
生成の対象となる順序回路と目標故障を示した図であ
る。

【図１４】（２）は、信号線７０９〜７１６の可検査性
尺度、すなわち０可制御費、１可制御費、可観測費を示
した表である。

【図１５】（３）は図１３で示した順序回路の組合せ回
路部分を示した図である。

【図１６】本発明の第２の実施例を示すために用いる順
序回路の検査系列生成方法の流れ図である。

【図１７】本発明の第２の順序回路の検査系列生成の動
作を説明するために用いる図である。（１）は検査系列
生成の対象となる順序回路と目標故障を示した図であ
る。

【図１８】（２）は、信号線９１０〜９１８の故障９１
９が存在する故障回路における０可制御費、１可制御
費、また正常回路における可観測費を示した表である。

【図１９】（３）は図１７で示した順序回路の組合せ回
路部分を示した図である。

【図２０】本発明の第３の実施例を示すために用いる順
序回路の検査系列生成方法の流れ図である。

【図２１】本発明の第３の順序回路の検査系列生成の動
作を説明するために用いる図である。（１）は検査系列
生成の対象となる順序回路と目標故障を示した図であ
る。

【図２２】（２）は、信号線１１０７〜１１１１の故障
１１１２が存在する故障回路における０可制御費、１可
制御費、また正常回路における可観測費を示した表であ
る。

【図２３】（３）は図２１で示した順序回路の組合せ回
路部分を示した図である。

【図２４】（４）は図２３で示した組合せ回路から故障
回路の０可制御費、１可制御費の両方が無限大である疑
似外部入力の入力信号線を疑似外部出力から削除し、開
放状態としたものである。

【図２５】本発明の第４の実施例を示すために用いる順
序回路の検査系列生成方法の流れ図である。

【図２６】本発明の第４の順序回路の検査系列生成の動
作を説明するために用いる図である。（１）は検査系列
生成の対象となる順序回路を示した図である。

【図２７】（２）は、外部入力ピン１３０１を論理値１
に固定したときのフリップフロップ１３０６〜１３０８
の０可制御費を示した表である。

【図２８】（３）は組合せ回路部分の検査入力生成、ま
たは故障伝搬処理、または状態初期化処理において、フ
リップフロップ１３０６または１３０７のどちらかにに
論理値０を割り当てる要求がくる処理を示した概念図で
ある。

【図２９】本発明の第５の実施例を示すために用いる順
序回路の検査系列生成方法の流れ図である。

【図３０】図２９のステップ１４０３を詳細に説明する
流れ図である。

【図３１】本発明の第５の順序回路の検査系列生成の動
作を説明するために用いる図である。（１）は検査系列
生成の対象となる順序回路を示した図である。

【図３２】（２）は、ＰＰＩ１６０５の０ＰＰＩ−ＰＰ
Ｏ関係表、１ＰＰＩ−ＰＰＯ関係表とＰＰＩ１６０６の
０ＰＰＩ−ＰＰＯ関係表、１ＰＰＩ−ＰＰＯ関係表であ
る。

【図３３】（３）は故障伝搬処理、または状態初期化処
理のタイムフレーム内の処理において、ＰＰＯ１６０７
を論理値０、ＰＰＯ１６０８を論理値１に必ず設定しな
ければならない条件の下で、ＰＰＩ１６０５または１６
０６のどちらかにに論理値１を割り当てる要求がくる処
理を示した概念図である。

【図３４】本発明の第６の実施例を示すために用いる順
序回路の検査系列生成方法の流れ図である。

【図３５】本発明の第６の順序回路の検査系列生成の動
作を説明するために用いる図である。（１）は検査系列
生成の対象となる順序回路と未検出故障と現在の回路状
態を示した図である。

【図３６】（２）は現在の状態を考慮にいれて計算し
た、未検出故障箇所１８０７〜１８０９の可観測費であ
る。

【図３７】従来の順序回路の検査系列生成方法の流れ図
である。

【図３８】従来の順序回路の検査系列生成方法における
故障表の一例を示す図である。

【図３９】従来の順序回路の検査系列生成方法における
故障伝搬処理の説明図である。

【図４０】 状態初期化の動作説明用の状態遷移図であ
る。

【符号の説明】

１０２ 可検査性尺度を計算するステップ １０５ 検査入力を生成するステップ １０６ 目標故障の冗長性を判定するステップ １０７ 故障伝搬処理を行なうステップ １０８ 状態初期化処理を行うステップ ２０２ ０可制御費と１可制御費を計算するステップ ２０３ 可観測費を計算するステップ ８０２ 可検査性尺度を計算するステップ ８０５ 組合わせ回路の検査入力を生成するステップ ８０７ 可制御費を計算するステップ ８０８ 検査入力を生成するステップ ８０９ 目標故障が検査不可能であるか否かを判定する
ステップ ８１０ 故障伝搬処理を行なうステップ ８１１ 状態初期化処理を行うステップ １００２ 可検査性尺度を計算するステップ １００５ 組合わせ回路の検査入力を生成するステップ １００７ 可制御費を計算するステップ １００８ 可制御費が無限大の疑似外部出力を取り除く
ステップ １００９ 組合わせ回路の検査入力を生成するステップ １０１０ 目標故障が検査不可能であるか否かを判定す
るステップ １０１１ 故障伝搬処理を行なうステップ １０１２ 状態初期化処理を行うステップ １２０２ 値を固定したい信号線を指定するステップ １２０３ 信号線が存在するか否かを判断するステップ １２０４ 値固定指定時の順序回路全体の可検査性尺度
を計算するステップ １２０５ 順序回路全体の可検査性尺度を計算するステ
ップ １２０８ 組合わせ回路の検査入力を生成するステップ １２１０ 故障伝搬処理を行なうステップ １２１１ 状態初期化処理を行うステップ １４０２ 順序回路全体の可検査性尺度を計算するステ
ップ １４０３ ＰＰＩ−ＰＰＯ関係テーブルという形で記憶
しておくステップ １４０６ 組合わせ回路の検査入力を生成するステップ １４０８ 故障伝搬処理を行なうステップ １４０９ 状態初期化処理を行うステップ １７０２ 順序回路全体の可検査性尺度を計算するステ
ップ １７０４ 現在の回路の状態を調べて、可検査性尺度を
計算するステップ １７０５ 可観測費が１番安い箇所の故障を１つ選択す
るステップ １７０６ 組合わせ回路の検査入力を生成するステップ １７０８ 故障伝搬処理を行なうステップ １７０９ 状態初期化処理を行うステップ

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/3183 G06F 11/22 310 G06F 17/50

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 被検査回路である順序回路中の仮定され
   た故障について、当該故障を検査する入力系列を生成す
   る方法において、 順序回路中の順序素子について、順序回路の構造と当該
   順序素子の動作に基づいて、当該順序素子に繋がってい
   る信号線の状態を論理値０に制御する困難さを表す０可
   制御費、及び、その信号線の状態を論理値１に制御する
   困難さを表す１可制御費を計算していき、全信号線の可
   制御費を計算する第１のステップと、 第１のステップで求めた順序素子の可制御費と順序素子
   の動作に基づいて、順序回路中の順序素子の入力信号線
   について、当該順序素子に繋がっている信号線の状態を
   任意の外部出力ピンで観測する困難さを表す可観測費を
   計算していき、全信号線の可観測費を計算する第２のス
   テップと、 順序回路の組合せ回路部分について、第１のステップで
   求めた可制御費を用いて各信号線に値を割り当て、第２
   のステップで求めた可観測費を用いて当該故障を伝搬を
   する検査入力の生成を試み、その成否によって当該故障
   が冗長であるかどうかを判定する第３のステップと、 第３のステップで冗長でないと判定された故障につい
   て、第１のステップと第２のステップで求めた可制御費
   と可観測費を用いて前記故障の影響を故障箇所から任意
   の外部出力ピンまで伝搬させる検査系列を生成する第４
   のステップと、 第１のステップで求めた可制御費を用いて、前記順序回
   路の初期状態から第４のステップで前記故障箇所を活性
   化した状態まで遷移させる検査系列を生成する第５のス
   テップとからなることを特徴とする検査系列生成方法。
2. 【請求項２】 被検査回路である順序回路中の仮定され
   た故障について、当該故障を検査する入力系列を生成す
   る方法において、 順序回路中の順序素子について、順序回路の構造と当該
   順序素子の動作に基づいて、当該順序素子に繋がってい
   る信号線の状態を論理値０に制御する困難さを表す０可
   制御費、及び、その信号線の状態を論理値１に制御する
   困難さを表す１可制御費を計算していき、全信号線の可
   制御費を計算する第１のステップと、 第１のステップで求めた順序素子の可制御費と順序素子
   の動作に基づいて、順序回路中の順序素子の入力信号線
   について、当該順序素子に繋がっている信号線の状態を
   任意の外部出力ピンで観測する困難さを表す可観測費を
   計算していき、全信号線の可観測費を計算する第２のス
   テップと、 順序回路の組合せ回路部分について、第１のステップで
   求めた可制御費を用いて各信号線に値を割り当て、第２
   のステップで求めた可観測費を用いて当該故障を伝搬を
   する検査入力を生成する第３のステップと、 順序回路中に前記故障が存在する故障回路について、前
   記故障の種類が０縮退故障ならば前記故障箇所をグラン
   ドとし、１縮退故障ならば前記故障箇所を電源として、
   前記順序回路中の順序素子について、前記故障回路の構
   造と前記順序素子の動作に基づいてその信号線の可制御
   費を計算していき、全信号線の可制御費を計算する第４
   のステップと、 前記故障回路の組合せ回路部分について、第４のステッ
   プで求めた可制御費を用いて各信号線に値を割り当て、
   第２のステップで求めた可観測費を用いて前記故障を伝
   搬する検査入力の生成を試み、その成否によって当該故
   障が検査不能であるかどうかを判定する第５のステップ
   と、 第５のステップで検査不能でないと判定された故障につ
   いて、第４のステップで求めた可制御費と第２のステッ
   プで求めた可観測費を用いて前記故障の影響を故障箇所
   から任意の外部出力ピンまで伝搬させる検査系列を生成
   する第６のステップと、 第４のステップで求めた可制御費を用いて、順序回路の
   初期状態から第６のステップで前記故障箇所を活性化し
   た状態まで遷移させる検査系列を生成する第７のステッ
   プとからなることを特徴とする検査系列生成方法。
3. 【請求項３】 被検査回路である順序回路中の仮定され
   た故障について、当該故障を検査する入力系列を生成す
   る方法において、 前記順序回路中の順序素子について前記順序回路の構造
   と前記順序素子の動作に基づいて、その信号線の状態を
   論理値０に制御する困難さを表す０可制御費、及び、そ
   の信号線の状態を論理値１に制御する困難さを表す１可
   制御費を計算していき、全信号線の可制御費を計算する
   第１のステップと、 第１のステップで求めた順序素子の可制御費と順序素子
   の動作に基づいて、前記順序回路中の順序素子の入力信
   号線について、その信号線の状態を任意の外部出力ピン
   で観測する困難さを表す可観測費を計算していき、全信
   号線の可観測費を計算する第２のステップと、 前記順序回路の組合せ回路部分について、第１のステッ
   プで求めた可制御費を用いて各信号線に値を割り当て、
   第２のステップで求めた可観測費を用いて前記故障を伝
   搬する検査入力の生成を試み、その成否によって当該故
   障が冗長であるかどうかを判定する第３のステップと、 第３のステップで冗長でないと判定された故障に対し
   て、前記順序回路中に前記故障が存在する故障回路につ
   いて、前記故障の種類が０縮退故障ならば前記故障箇所
   をグランドとし、１縮退故障ならば前記故障箇所を電源
   として前記順序回路中の順序素子について、前記故障回
   路の構造と前記順序素子の動作に基づいてその信号線の
   可制御費を計算していき、全信号線の可制御費を計算す
   る第４のステップと、 第４のステップで求めた０可制御費と１可制御費がとも
   に無限大である順序素子を求める第５のステップと、 前記順序回路の組合せ回路部分について、第５のステッ
   プで求めた順序素子の入力を疑似外部出力から取り除
   き、第４のステップで求めた可制御費を用いて各信号線
   に値を割り当て、第２のステップで求めた可観測費を用
   いて前記故障を伝搬する検査入力の生成を試み、その成
   否によって検査不能な故障かどうかを判定する第６のス
   テップと、 第６のステップで検査不能でないと判定された故障に対
   して、第４のステップで求めた可制御費と第２のステッ
   プで求めた可観測費を用いて前記故障の影響を故障箇所
   から任意の外部出力ピンまで伝搬させる検査系列を生成
   する第７のステップと、 第４のステップで求めた可制御費を用いて、前記順序回
   路の初期状態から第７のステップで前記故障箇所を活性
   化した状態まで遷移させる検査系列を生成する第８のス
   テップとからなることを特徴とする検査系列生成方法。
4. 【請求項４】 被検査回路である順序回路中の仮定され
   た故障について、当該故障を検査する入力系列を生成す
   る方法において、前記順序回路中の任意の信号線の状態
   をある状態値に固定するように指定する第１のステップ
   と、 第１のステップにおいてある信号線の状態をある状態値
   に固定するように指定した場合、第１のステップで指定
   された信号線を、指定された状態値が論理値０ならばグ
   ランドとし、指定された状態値が論理値１ならば電源と
   して、前記順序回路中の順序素子について、前記順序回
   路の構造と前記順序素子の動作に基づきその信号線の状
   態を論理値０に制御する困難さを表す０可制御費と、そ
   の信号線の状態を論理値１に制御する困難さを表す１可
   制御費を計算していき、全信号線の可制御費を計算する
   第２のステップと、 第２のステップで求めた順序素子の可制御費と順序素子
   の動作に基づき、前記順序回路中の順序素子の入力信号
   線の状態を任意の外部出力ピンで観測する困難さを表す
   可観測費を計算していき、全信号線の可観測費を計算す
   る第３のステップと、 第１のステップにおいてある信号線の状態を固定しない
   場合、前記順序回路中の順序素子について、その信号線
   の可制御費を計算していき、全信号線の可制御費を計算
   する第４のステップと、 第４のステップで求めた順序素子の可制御費と順序素子
   の動作に基づき、前記順序回路中の順序素子の入力信号
   線について、その信号線の状態を任意の外部出力ピンで
   観測する困難さを表す可観測費を計算していき、全信号
   線の可観測費を計算する第５のステップと、 前記順序回路の組合せ回路部分について、第２のステッ
   プまたは第４のステップで求めた可制御費を用いて各信
   号線に値を割り当て、第３のステップまたは第５のステ
   ップで求めた可観測費を用いて故障を伝搬する検査入力
   の生成を試み、その成否によって当該故障が冗長である
   かどうかを判定する第６のステップと、 第５のステップで冗長でないと判定された故障につい
   て、第２のステップまたは第４のステップで求めた可制
   御費と第３のステップまたは第５のステップで求めた可
   観測費を用いて前記故障の影響を故障箇所から任意の外
   部出力ピンまで伝搬させる検査系列を生成する第７のス
   テップと、 第２のステップまたは第４のステップで求めた可制御費
   を用いて、前記順序回路の初期状態から第７のステップ
   で前記故障箇所を活性化した状態まで遷移させる検査系
   列を生成する第８のステップとからなることを特徴とす
   る検査系列生成方法。
5. 【請求項５】 被検査回路である順序回路中の仮定され
   た故障について、当該故障を検査する入力系列を生成す
   る方法において、 前記順序回路中の順序素子について前記順序回路の構造
   と前記順序素子の動作に基づいて、その信号線の状態を
   論理値０に制御する困難さを表す０可制御費、及びその
   信号線の状態を論理値１に制御する困難さを表す１可制
   御費を計算していき、全信号線の可制御費を計算する第
   １のステップと、 第１のステップで求めた順序素子の可制御費と順序素子
   の動作に基づいて、前記順序回路中の順序素子の入力信
   号線について、その信号線の状態を任意の外部出力ピン
   で観測する困難さを表す可観測費を計算していき、全信
   号線の可観測費を計算する第２のステップと、 前記順序回路中の各順序素子についてある順序素子に論
   理値０を割り当てたときの全順序素子の入力の可制御費
   の関係を調べるために、前記順序回路の構造と前記順序
   素子の動作に基いて、前記順序素子をグランドとして前
   記順序回路中の順序素子について可制御費を計算してい
   き、全信号線の可制御費を計算して全順序素子の入力の
   可制御費を記憶し、また、前記順序回路中の各順序素子
   についてある順序素子に論理値１を割り当てたときの全
   順序素子の入力の可制御費の関係を調べるために、前記
   順序回路の構造と前記順序素子の動作に基づいて、前記
   順序素子を電源として前記順序回路中の順序素子につい
   て可制御費を計算していき、全信号線の可制御費を計算
   して全順序素子の可制御費を記憶する第３のステップ
   と、 前記回路の組合せ回路部分について、第１のステップで
   求めた可制御費を用いて各信号線に値を割り当て、第２
   のステップで求めた可観測費を用いて当該故障を伝搬す
   る検査入力の生成を試み、その成否によって当該故障が
   冗長であるかどうかを判定する第４のステップと、 第４のステップで冗長でないと判定された故障につい
   て、第１のステップと第２のステップで求めた可制御費
   と可観測費と第３のステップで求めた各順序素子に論理
   値０を割り当てた時の全順序素子の入力の可制御費の関
   係と各順序素子に論理値１を割り当てた時の全順序素子
   の入力の可制御費の関係を用いて前記故障の影響を故障
   箇所から任意の外部出力ピンまで伝搬させる検査系列を
   生成する第５のステップと、 第１のステップで求めた可制御費と第３のステップで求
   めた各順序素子に論理値０を割り当てた時の全順序素子
   の入力の可制御費の関係と各順序素子に論理値１を割り
   当てた時の全順序素子の入力の可制御費の関係を用い
   て、前記順序回路の初期状態から第５のステップで前記
   故障箇所を活性化した状態まで遷移させる検査系列を生
   成する第６のステップとからなることを特徴とする検査
   系列生成方法。
6. 【請求項６】 被検査回路である順序回路中の仮定され
   た故障について、当該故障を検査する入力系列を生成す
   る方法において、 前記順序回路中の順序素子について前記順序回路の構造
   と前記順序素子の動作に基づいて、その信号線の状態を
   論理値０に制御する困難さを表す０可制御費、及びその
   信号線の状態を論理値１に制御する困難さを表す１可制
   御費を計算していき、全信号線の可制御費を計算する第
   １のステップと、 第１のステップで求めた順序素子の可制御費と順序素子
   の動作に基づき、前記前記順序回路中の順序素子の入力
   信号線について、その信号線の状態を任意の外部出力ピ
   ンで観測する困難さを表す可観測費を計算していき、全
   信号線の可観測費を計算する第２のステップと、 すでに検査系列が得られている故障に対する検査系列を
   用いて故障シミュレーションを実行した時点での前記順
   序回路の順序素子の状態を参照し、ある順序素子の状態
   値が論理値０ならばグランドとし、論理値１ならば電源
   として、前記順序回路中の順序素子について、前記順序
   回路の構造と前記順序回路の動作に基づいて可制御費を
   計算していき、全信号線の可制御費を計算する第３のス
   テップと、 第３のステップで求めた可制御費と順序素子の動作に基
   づき、前記順序回路中の順序素子の入力信号線につい
   て、その信号線の状態を任意の外部出力ピンで観測する
   困難さを表す可観測費を計算していき、全信号線の可観
   測費を計算する第４のステップと、 検査系列生成の対象として処理されていない故障でかつ
   未検出故障の中から第４のステップで求めた可観測費が
   最小である信号線の故障を目標故障として選択する第５
   のステップと、 前記順序回路の組合せ回路部分について、第１のステッ
   プで求めた可制御費を用いて各信号線に値を割り当て、
   第２のステップで求めた可観測費を用いて当該故障を伝
   搬する検査入力の生成を試み、その成否によって当該故
   障が冗長であるかどうかを判定する第６のステップと、 第６のステップで冗長でないと判定された故障につい
   て、第１のステップと第２のステップで求めた可制御費
   と可観測費を用いて前記故障の影響を故障箇所から任意
   の外部出力ピンまで伝搬させる検査系列を生成する第７
   のステップと、 第１のステップで求めた可制御費を用いて、前記順序回
   路の初期状態から第７のステップで前記故障箇所を活性
   化した状態まで遷移させる検査系列を生成する第８のス
   テップとからなることを特徴とする検査系列生成方法。