JPH05111254A - スイツチングレギユレータ回路 - Google Patents
スイツチングレギユレータ回路Info
- Publication number
- JPH05111254A JPH05111254A JP26248091A JP26248091A JPH05111254A JP H05111254 A JPH05111254 A JP H05111254A JP 26248091 A JP26248091 A JP 26248091A JP 26248091 A JP26248091 A JP 26248091A JP H05111254 A JPH05111254 A JP H05111254A
- Authority
- JP
- Japan
- Prior art keywords
- output transistor
- voltage
- output
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【構成】 出力トランジスタ１５、該出力トランジスタ
１５を定電流で動作させるための定電流駆動回路１３、
前記出力トランジスタ１５のコレクタ−エミッタ間電圧
を検出する電圧検出回路１４、及び、前記出力トランジ
スタ１５をオン−オフ制御して所定の出力電圧が得られ
るように制御する制御回路１２から構成され、前記電圧
検出回路１４が、予め設定された電圧以上であることを
検出すると、前記出力トランジスタ１５をオフさせる回
路構成を有する。 【効果】 スイッチングレギュレータの効率の低下を少
なくした上で、出力トランジスタの電流制限を行うこと
ができる。
１５を定電流で動作させるための定電流駆動回路１３、
前記出力トランジスタ１５のコレクタ−エミッタ間電圧
を検出する電圧検出回路１４、及び、前記出力トランジ
スタ１５をオン−オフ制御して所定の出力電圧が得られ
るように制御する制御回路１２から構成され、前記電圧
検出回路１４が、予め設定された電圧以上であることを
検出すると、前記出力トランジスタ１５をオフさせる回
路構成を有する。 【効果】 スイッチングレギュレータの効率の低下を少
なくした上で、出力トランジスタの電流制限を行うこと
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路を用いたスイ
ッチングレギュレータの制御回路に関する。
ッチングレギュレータの制御回路に関する。
【０００２】
【従来の技術】スイッチングレギュレータ回路では、所
定の出力電圧が得られるように、出力トランジスタのオ
ン−オフ制御を行うに当って、負荷の短絡等による過負
荷により出力トランジスタやトランス或はコイルが焼損
等で破壊されることを防止するために、出力トランジス
タのスイッチング電流を制限する方法が行われている。
スイッチング電流を制限する方法として、従来、図３に
示すように、出力トランジスタ１のエミッタに抵抗２を
入れ、該抵抗２の電圧を、電圧検出回路３で検出し、こ
の電圧が予め設定された電圧を超えると、制御回路４に
より、出力トランジスタ１をオフさせるという方法が行
われている。なお、図３において、５は入力電源、６は
出力負荷である。
定の出力電圧が得られるように、出力トランジスタのオ
ン−オフ制御を行うに当って、負荷の短絡等による過負
荷により出力トランジスタやトランス或はコイルが焼損
等で破壊されることを防止するために、出力トランジス
タのスイッチング電流を制限する方法が行われている。
スイッチング電流を制限する方法として、従来、図３に
示すように、出力トランジスタ１のエミッタに抵抗２を
入れ、該抵抗２の電圧を、電圧検出回路３で検出し、こ
の電圧が予め設定された電圧を超えると、制御回路４に
より、出力トランジスタ１をオフさせるという方法が行
われている。なお、図３において、５は入力電源、６は
出力負荷である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の方法では、抵抗２に生じる電圧が入力電源電圧の電
圧を減じることになるため、スイッチングレギュレータ
としての効率を低下せしめるという問題がある。この効
率低下は入力電源電圧が小さくなるに従って顕著にな
る。
来の方法では、抵抗２に生じる電圧が入力電源電圧の電
圧を減じることになるため、スイッチングレギュレータ
としての効率を低下せしめるという問題がある。この効
率低下は入力電源電圧が小さくなるに従って顕著にな
る。
【０００４】本発明は、上記問題点を解決することを目
的とするものである。すなわち本発明は上記問題点を解
決するものであり、スイッチングレギュレータの効率の
低下を少なくした上で、出力トランジスタの電流制限を
行う手段を提供するものである。
的とするものである。すなわち本発明は上記問題点を解
決するものであり、スイッチングレギュレータの効率の
低下を少なくした上で、出力トランジスタの電流制限を
行う手段を提供するものである。
【０００５】
【課題を解決するための手段】図１に本発明の構成図を
示す。本構成図に示すものは、出力トランジスタにＮＰ
Ｎ型トランジスタを用いたフライバック型スイッチング
レギュレータであるが、出力トランジスタにＰＮＰ型ト
ランジスタを用いた回路も構成可能であり、また、フラ
イバック型に限らず、フォワード型でも構成可能であ
る。さらに、入力電源回路と出力回路を絶縁する必要が
無ければ トランスを用いずに、コイルを用いる構成も
可能である。
示す。本構成図に示すものは、出力トランジスタにＮＰ
Ｎ型トランジスタを用いたフライバック型スイッチング
レギュレータであるが、出力トランジスタにＰＮＰ型ト
ランジスタを用いた回路も構成可能であり、また、フラ
イバック型に限らず、フォワード型でも構成可能であ
る。さらに、入力電源回路と出力回路を絶縁する必要が
無ければ トランスを用いずに、コイルを用いる構成も
可能である。
【０００６】図１において、１１は入力電源であり、交
流を整流し平滑したもの、或は電池等である。１２は制
御回路であり、出力に所定の電圧が得られるように、出
力トランジスタをオン−オフ制御するものである。１３
は出力トランジスタを定電流駆動する定電流駆動回路で
あり、出力トランジスタの定電流の値は、出力負荷が定
格負荷以内で動作している時に出力トランジスタに流れ
る電流の最大値よりも大きく、且つ、出力トランジス
タ、トランス等が破壊しない値に設定しておく。１４は
電圧検出回路であり、出力トランジスタのコレクタ−エ
ミッタ間電圧を検出し、その値が、予め設定された値以
上になると制御回路１２に信号を出力する。これに基づ
き出力トランジスタはオフとなる。１５は出力トランジ
スタであり、１６，１７，１８及び１９は、それぞれ、
トランス、ダイオード、コンデンサ、及び出力負荷であ
る。
流を整流し平滑したもの、或は電池等である。１２は制
御回路であり、出力に所定の電圧が得られるように、出
力トランジスタをオン−オフ制御するものである。１３
は出力トランジスタを定電流駆動する定電流駆動回路で
あり、出力トランジスタの定電流の値は、出力負荷が定
格負荷以内で動作している時に出力トランジスタに流れ
る電流の最大値よりも大きく、且つ、出力トランジス
タ、トランス等が破壊しない値に設定しておく。１４は
電圧検出回路であり、出力トランジスタのコレクタ−エ
ミッタ間電圧を検出し、その値が、予め設定された値以
上になると制御回路１２に信号を出力する。これに基づ
き出力トランジスタはオフとなる。１５は出力トランジ
スタであり、１６，１７，１８及び１９は、それぞれ、
トランス、ダイオード、コンデンサ、及び出力負荷であ
る。
【０００７】
【作用】今、出力負荷１９が定格負荷以内であれば、出
力トランジスタ１５に流れる電流は予め設定された定電
流以下であるので、出力トランジスタ１５がオンしてい
る間は、出力トランジスタ１５のコレクタ−エミッタ間
電圧は低くなっており、電圧検出回路１４は動作しない
ので、出力トランジスタ１５は制御回路１２によって制
御されて動作する。出力トランジスタ１５がオフのと
き、出力トランジスタ１５のコレクタ−エミッタ間電圧
は高くなり、制御回路１２に信号を出力するが、出力ト
ランジスタ１５はオフになっているので、支障は無い。
出力が短絡等の過負荷になった場合は、出力トランジス
タ１５がオン期間中に、出力トランジスタ１５に流れる
電流が予め設定した電流に達し、コレクタ−エミッタ間
電圧が上昇を始め、電圧検出回路１４の予め設定された
値を越えたとき、制御回路１２に信号が出力され、制御
回路１２は、この信号を受けて、次のサイクルまで出力
トランジスタ１５をオフにする。このようにして、スイ
ッチングレギュレータの効率の低下を少なくした上で出
力電流の制限を行う。
力トランジスタ１５に流れる電流は予め設定された定電
流以下であるので、出力トランジスタ１５がオンしてい
る間は、出力トランジスタ１５のコレクタ−エミッタ間
電圧は低くなっており、電圧検出回路１４は動作しない
ので、出力トランジスタ１５は制御回路１２によって制
御されて動作する。出力トランジスタ１５がオフのと
き、出力トランジスタ１５のコレクタ−エミッタ間電圧
は高くなり、制御回路１２に信号を出力するが、出力ト
ランジスタ１５はオフになっているので、支障は無い。
出力が短絡等の過負荷になった場合は、出力トランジス
タ１５がオン期間中に、出力トランジスタ１５に流れる
電流が予め設定した電流に達し、コレクタ−エミッタ間
電圧が上昇を始め、電圧検出回路１４の予め設定された
値を越えたとき、制御回路１２に信号が出力され、制御
回路１２は、この信号を受けて、次のサイクルまで出力
トランジスタ１５をオフにする。このようにして、スイ
ッチングレギュレータの効率の低下を少なくした上で出
力電流の制限を行う。
【０００８】
【実施例】以下、実施例を説明する。
【０００９】図２は、本発明の一実施例の構成図であ
る。
る。
【００１０】図において、１１は入力電源、１２は制御
回路であり、２１は三角波発生回路、２２は誤差アン
プ、２３はコンパレータであり、一般的なスイッチング
レギュレータの構成と同一である。２４は、コンパレー
タ２３の出力信号の立上りでセットされ、電圧検出回路
１４の出力信号の立上りでリセットされるフリップフロ
ップである。２５は、フリップフロップ２４の出力と、
コンパレータ２３の出力を入力とするナンド回路であ
り、フリップフロップ２４がセットされていれば、コン
パレータ２３の出力を反転して定電流駆動回路１３に出
力するが、フリップフロップ２４がリセットされると、
ナンド回路２５の一方の入力がＬレベルとなるため、そ
の出力は、コンパレータ２３よりの入力にかかわらず、
Ｈレベルとなり、定電流駆動回路１３の動作を停止せし
め、出力トランジスタ１５をオフにする。１３は定電流
駆動回路であり、本実施例では、一般的に行われている
カレントミラー回路を用いている。１４は、コンパレー
タ４１を用いた電圧検出回路である。１５は出力トラン
ジスタ、１６，１７，１８及び１９は、図１と同じく、
それぞれ、トランス、ダイオード、コンデンサ及び出力
負荷である。
回路であり、２１は三角波発生回路、２２は誤差アン
プ、２３はコンパレータであり、一般的なスイッチング
レギュレータの構成と同一である。２４は、コンパレー
タ２３の出力信号の立上りでセットされ、電圧検出回路
１４の出力信号の立上りでリセットされるフリップフロ
ップである。２５は、フリップフロップ２４の出力と、
コンパレータ２３の出力を入力とするナンド回路であ
り、フリップフロップ２４がセットされていれば、コン
パレータ２３の出力を反転して定電流駆動回路１３に出
力するが、フリップフロップ２４がリセットされると、
ナンド回路２５の一方の入力がＬレベルとなるため、そ
の出力は、コンパレータ２３よりの入力にかかわらず、
Ｈレベルとなり、定電流駆動回路１３の動作を停止せし
め、出力トランジスタ１５をオフにする。１３は定電流
駆動回路であり、本実施例では、一般的に行われている
カレントミラー回路を用いている。１４は、コンパレー
タ４１を用いた電圧検出回路である。１５は出力トラン
ジスタ、１６，１７，１８及び１９は、図１と同じく、
それぞれ、トランス、ダイオード、コンデンサ及び出力
負荷である。
【００１１】
【発明の効果】本発明によれば、出力負荷が定格負荷以
内であれば、出力トランジスタに流れる電流は予め設定
された定電流の値以下であるので、出力トランジスタが
オンしているとき、コレクタは飽和しており、コレクタ
電圧は低くなっている。したがって、スイッチングレギ
ュレータの効率が低下することはない。一方、負荷が過
負荷になれば、出力トランジスタの電流が予め設定され
た定電流値を越えた時点で出力トランジスタをオフにす
るので、電流制限をかけることができるものである。
内であれば、出力トランジスタに流れる電流は予め設定
された定電流の値以下であるので、出力トランジスタが
オンしているとき、コレクタは飽和しており、コレクタ
電圧は低くなっている。したがって、スイッチングレギ
ュレータの効率が低下することはない。一方、負荷が過
負荷になれば、出力トランジスタの電流が予め設定され
た定電流値を越えた時点で出力トランジスタをオフにす
るので、電流制限をかけることができるものである。
【図１】本発明を実施した出力トランジスタの制御回路
の例を示す構成図である。
の例を示す構成図である。
【図２】本発明の具体的一実施例の構成図である。
【図３】従来の方法による電流制限回路の例の構成図で
ある。
ある。
１２ 制御回路 １３ 定電流駆動回路 １４ 電圧検出回路 １５ 出力トランジスタ
Claims (1)
- 【請求項１】 出力トランジスタ、該出力トランジスタ
を定電流で動作させるための定電流駆動回路、前記出力
トランジスタのコレクタ・エミッタ間電圧を検出する電
圧検出回路、及び前記出力トランジスタをオン・オフ制
御して所定の出力電圧が得られるように制御する制御回
路から構成され、前記電圧検出回路が、予め設定された
電圧以上であることを検出すると、前記出力トランジス
タをオフさせる回路構成を有することにより、前記出力
トランジスタの電流制限を行うことを特徴とするスイッ
チングレギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26248091A JPH05111254A (ja) | 1991-10-11 | 1991-10-11 | スイツチングレギユレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26248091A JPH05111254A (ja) | 1991-10-11 | 1991-10-11 | スイツチングレギユレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05111254A true JPH05111254A (ja) | 1993-04-30 |
Family
ID=17376375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26248091A Pending JPH05111254A (ja) | 1991-10-11 | 1991-10-11 | スイツチングレギユレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05111254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001261245A (ja) * | 2000-03-22 | 2001-09-26 | Mitsubishi Electric Corp | エレベーター制御装置 |
| WO2016013130A1 (ja) * | 2014-07-25 | 2016-01-28 | Smk株式会社 | Ｄｃ－ｄｃコンバータ |
-
1991
- 1991-10-11 JP JP26248091A patent/JPH05111254A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001261245A (ja) * | 2000-03-22 | 2001-09-26 | Mitsubishi Electric Corp | エレベーター制御装置 |
| WO2016013130A1 (ja) * | 2014-07-25 | 2016-01-28 | Smk株式会社 | Ｄｃ－ｄｃコンバータ |
| CN105874699A (zh) * | 2014-07-25 | 2016-08-17 | Smk株式会社 | 直流-直流转换器 |
| US9906141B2 (en) | 2014-07-25 | 2018-02-27 | Smk Corporation | DC-DC converter |
| CN105874699B (zh) * | 2014-07-25 | 2019-06-04 | Smk株式会社 | 直流-直流转换器 |
| TWI669889B (zh) * | 2014-07-25 | 2019-08-21 | 日商Ｓｍｋ股份有限公司 | DC-DC converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100732353B1 (ko) | 자동 버스트모드 동작을 갖는 스위칭 파워서플라이의제어모듈회로 | |
| JP2003169479A (ja) | スイッチング電源装置及びその駆動方法 | |
| EP1146620B1 (en) | Driving method of semiconductor switching device and power supply apparatus operated according to said method | |
| US4566060A (en) | DC-to-AC Voltage converter having galvanically separated input and output(s) | |
| JPH0984347A (ja) | スイッチング電源回路 | |
| US6256179B1 (en) | Switching power supply apparatus | |
| US5668704A (en) | Self-exciting flyback converter | |
| JPH05111254A (ja) | スイツチングレギユレータ回路 | |
| JPS61244271A (ja) | スイツチングレギユレ−タ | |
| JP2000175449A (ja) | スイッチング電源回路 | |
| JPH0787744A (ja) | 電圧コンバータ回路 | |
| JPH0851772A (ja) | スイッチング電源の保護回路 | |
| JPH10333760A (ja) | 電源回路 | |
| JPS644307Y2 (ja) | ||
| JP2736159B2 (ja) | スイッチング電源装置 | |
| JPS6055855A (ja) | スイツチングレギユレ−タの信頼性を向上させる制御方法及び回路 | |
| JPS642548Y2 (ja) | ||
| JP3202044B2 (ja) | 電源装置 | |
| JPH06222845A (ja) | 突入電流抑制回路 | |
| JPH11136933A (ja) | スイッチング電源装置 | |
| JPH0336222Y2 (ja) | ||
| JPS5812571A (ja) | 突入電流制限回路におけるサイリスタ制御回路 | |
| JPH04295911A (ja) | 電源装置 | |
| JPH0626069Y2 (ja) | 降圧型スイッチングレギュレータ | |
| JPS619715A (ja) | 整流装置 |