JPH05104823A - プリンタのアラーム検出装置 - Google Patents
プリンタのアラーム検出装置Info
- Publication number
- JPH05104823A JPH05104823A JP3299810A JP29981091A JPH05104823A JP H05104823 A JPH05104823 A JP H05104823A JP 3299810 A JP3299810 A JP 3299810A JP 29981091 A JP29981091 A JP 29981091A JP H05104823 A JPH05104823 A JP H05104823A
- Authority
- JP
- Japan
- Prior art keywords
- edge detection
- alarm
- pulse
- signal
- pulse edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】
【目的】 アラーム状態であると判断する迄の時間を簡
単に設定できるようにするとともに、回路構成を簡素化
する。 【構成】 プリンタのアクチュエータ８，９，１０を駆
動するためのドライブパルスの立ち上がりエッジおよび
立ち下がりエッジをパルスエッジ検出回路部１３により
検出し、上記パルスエッジ検出回路部１３から出力され
るパルスエッジ検出信号ＰE によりタイマ手段１４のカ
ウント動作を制御し、上記パルスエッジ検出信号ＰE が
奇数個目ならば時間計測動作を開始するとともに、偶数
個目ならば上記タイマ手段１４のタイマ値をクリアする
ようにして、ドライブ動作に異常が起こったときにのみ
タイムアウト信号ＳOUT が上記タイマ手段１４から導出
し、上記タイムアウト信号ＳOUT が導出されたらアラー
ム信号ＡＬＭを生成して装置動作停止手段１７を動作さ
せ、電源部１２から駆動電力が供給されないようにす
る。
単に設定できるようにするとともに、回路構成を簡素化
する。 【構成】 プリンタのアクチュエータ８，９，１０を駆
動するためのドライブパルスの立ち上がりエッジおよび
立ち下がりエッジをパルスエッジ検出回路部１３により
検出し、上記パルスエッジ検出回路部１３から出力され
るパルスエッジ検出信号ＰE によりタイマ手段１４のカ
ウント動作を制御し、上記パルスエッジ検出信号ＰE が
奇数個目ならば時間計測動作を開始するとともに、偶数
個目ならば上記タイマ手段１４のタイマ値をクリアする
ようにして、ドライブ動作に異常が起こったときにのみ
タイムアウト信号ＳOUT が上記タイマ手段１４から導出
し、上記タイムアウト信号ＳOUT が導出されたらアラー
ム信号ＡＬＭを生成して装置動作停止手段１７を動作さ
せ、電源部１２から駆動電力が供給されないようにす
る。
Description
【０００１】
【産業上の利用分野】本発明はアラーム検出装置に係わ
り、特に、アクチュエータをドライブ動作に異常が生じ
たときに電源供給をオフにするようにしたプリンタに用
いて好適なものである。
り、特に、アクチュエータをドライブ動作に異常が生じ
たときに電源供給をオフにするようにしたプリンタに用
いて好適なものである。
【０００２】
【従来の技術】周知の通り、最近のシリアルプリンタに
は中央演算処理装置（以下ＣＰＵとする）が設けられて
いて、このＣＰＵでもってプリンタ全体の動作を制御す
るようにしている。図６は、従来のシリアルプリンタの
一例を示すブロック図である。図６において、１はＣＰ
Ｕ、２は上記ＣＰＵ１と周辺素子との間でデータの送受
を行うためのバスライン、３はリードオンリーメモリ
（以下ＲＯＭとする）であり、このＲＯＭ３に上記ＣＰ
Ｕ１の動作を制御するためのプログラムおよびデータ等
が格納されている。
は中央演算処理装置（以下ＣＰＵとする）が設けられて
いて、このＣＰＵでもってプリンタ全体の動作を制御す
るようにしている。図６は、従来のシリアルプリンタの
一例を示すブロック図である。図６において、１はＣＰ
Ｕ、２は上記ＣＰＵ１と周辺素子との間でデータの送受
を行うためのバスライン、３はリードオンリーメモリ
（以下ＲＯＭとする）であり、このＲＯＭ３に上記ＣＰ
Ｕ１の動作を制御するためのプログラムおよびデータ等
が格納されている。
【０００３】次いで、４はランダムアクセスメモリであ
り、インターフェイスドライバ６から与えられる受信デ
ータの格納用や、ＣＰＵ１の作業エリア用として用いら
れる。５は、ＣＰＵ１の負荷を軽減し、スペースモータ
８や紙送りモータ９、および印字ヘッド１０等の制御を
行うためのゲートアレイである。また、７は上記スペー
スモータ８、紙送りモータ９、および印字ヘッド１０等
を駆動するためのドライブ回路部である。また、１１
は、スペースモータ８、紙送りモータ９、および印字ヘ
ッド１０等のアクチュエータのドライブ時間がある一定
時間以上になると、アラームと判断して電源部１２のヒ
ューズを切断するアラーム回路である。
り、インターフェイスドライバ６から与えられる受信デ
ータの格納用や、ＣＰＵ１の作業エリア用として用いら
れる。５は、ＣＰＵ１の負荷を軽減し、スペースモータ
８や紙送りモータ９、および印字ヘッド１０等の制御を
行うためのゲートアレイである。また、７は上記スペー
スモータ８、紙送りモータ９、および印字ヘッド１０等
を駆動するためのドライブ回路部である。また、１１
は、スペースモータ８、紙送りモータ９、および印字ヘ
ッド１０等のアクチュエータのドライブ時間がある一定
時間以上になると、アラームと判断して電源部１２のヒ
ューズを切断するアラーム回路である。
【０００４】上記のように構成されたシリアルプリンタ
におけるアラーム検出装置の動作を図７の回路図に従っ
て説明する。先ず、アクチュエータドライブ信号ＤＶが
“Ｈ”レベルに反転すると、トランジスタＴｒ１および
トランジスタＴｒ２がオンし、アクチュエータ８，９，
１０が駆動される。また、トランジスタＴｒ２がオンす
ると、ダイオードＤ１，抵抗器Ｒ５を通してコンデンサ
Ｃ１に電流が流れ込む。
におけるアラーム検出装置の動作を図７の回路図に従っ
て説明する。先ず、アクチュエータドライブ信号ＤＶが
“Ｈ”レベルに反転すると、トランジスタＴｒ１および
トランジスタＴｒ２がオンし、アクチュエータ８，９，
１０が駆動される。また、トランジスタＴｒ２がオンす
ると、ダイオードＤ１，抵抗器Ｒ５を通してコンデンサ
Ｃ１に電流が流れ込む。
【０００５】一方、アクチュエータドライブ信号ＤＶが
“Ｌ”レベルになると、トランジスタＴｒ１およびＴｒ
２がオフするので、コンデンサＣ１に貯えられた電荷は
ダイオードＤ２および抵抗器Ｒ４のルートで放電する。
このようにしてコンデンサＣ１の充電および放電が行わ
れるので、アクチュエータドライブ信号ＤＶが所定の周
期でオン／オフを繰り返せば、コンデンサＣ１の両端電
圧は或る一定電圧値以上には大きくならない。
“Ｌ”レベルになると、トランジスタＴｒ１およびＴｒ
２がオフするので、コンデンサＣ１に貯えられた電荷は
ダイオードＤ２および抵抗器Ｒ４のルートで放電する。
このようにしてコンデンサＣ１の充電および放電が行わ
れるので、アクチュエータドライブ信号ＤＶが所定の周
期でオン／オフを繰り返せば、コンデンサＣ１の両端電
圧は或る一定電圧値以上には大きくならない。
【０００６】しかし、アクチュエータドライブ信号ＤＶ
が連続して“Ｈ”レベルとなった場合にはコンデンサＣ
１の両端電圧は上昇し続けることになる。この場合、コ
ンデンサＣ１の両端電圧がコンパレータＣＭＰ１の基準
電圧ＶREFを越えた時点で、上記コンパレータＣＭＰ１
はオンとなる。このコンパレータＣＭＰ１のオンによ
り、ベース電流が引き込まれるのでトランジスタＴｒ３
はオンとなり、ドライブの異常を報知するためのアラー
ム信号ＡＬＭがトランジスタＴｒ３のコレクタから出力
される。したがって、このアラーム信号ＡＬＭにより電
源部１２のヒューズを溶断したり、警報ブザーを動作さ
せたりすることにより、ドライブ不良によりプリンタが
破壊されるのを未然に防止することができる。
が連続して“Ｈ”レベルとなった場合にはコンデンサＣ
１の両端電圧は上昇し続けることになる。この場合、コ
ンデンサＣ１の両端電圧がコンパレータＣＭＰ１の基準
電圧ＶREFを越えた時点で、上記コンパレータＣＭＰ１
はオンとなる。このコンパレータＣＭＰ１のオンによ
り、ベース電流が引き込まれるのでトランジスタＴｒ３
はオンとなり、ドライブの異常を報知するためのアラー
ム信号ＡＬＭがトランジスタＴｒ３のコレクタから出力
される。したがって、このアラーム信号ＡＬＭにより電
源部１２のヒューズを溶断したり、警報ブザーを動作さ
せたりすることにより、ドライブ不良によりプリンタが
破壊されるのを未然に防止することができる。
【０００７】
【発明が解決しようとする課題】従来のアラーム検出装
置の場合は、コンパレータＣＭＰ１の時定数回路の定数
によって、アクチュエータのドライブ不良であるアラー
ム検出を行っているので、上記アラーム検出を所定のタ
イミングで行うための定数決定が煩わしく、また、定数
を正確に設定することが困難であるという問題があっ
た。更に、従来のアラーム検出装置は構成が複雑であ
り、従って、アラーム検出装置を設けると大幅なコスト
高になってしまう問題もあった。本発明は上述の問題点
に鑑み、アラーム状態であると判断する迄の時間を簡単
に設定できるようにするとともに、回路構成を簡素化す
ることを目的とする。
置の場合は、コンパレータＣＭＰ１の時定数回路の定数
によって、アクチュエータのドライブ不良であるアラー
ム検出を行っているので、上記アラーム検出を所定のタ
イミングで行うための定数決定が煩わしく、また、定数
を正確に設定することが困難であるという問題があっ
た。更に、従来のアラーム検出装置は構成が複雑であ
り、従って、アラーム検出装置を設けると大幅なコスト
高になってしまう問題もあった。本発明は上述の問題点
に鑑み、アラーム状態であると判断する迄の時間を簡単
に設定できるようにするとともに、回路構成を簡素化す
ることを目的とする。
【０００８】
【課題を解決するための手段】本発明のプリンタのアラ
ーム検出装置は、プリンタのアクチュエータを駆動する
ためのドライブパルスの立ち上がりエッジおよび立ち下
がりエッジを検出するパルスエッジ検出回路部と、上記
パルスエッジ検出回路部から出力されるパルスエッジ検
出信号によりそのカウント動作が制御され、上記パルス
エッジ検出信号が奇数個目ならば時間計測動作を開始す
るとともに、上記パルスエッジ検出信号が偶数個目なら
ば計測中のタイマ値をクリアするタイマ手段と、上記タ
イマ値が設定値に達したときに上記タイマ手段から導出
されるタイムアウト信号を受けて動作してアラーム信号
生成回路を起動させる駆動手段と、上記駆動手段から与
えられるアラーム信号に基づいて動作し、電源回路から
駆動電力が出力されないようにする装置動作停止手段と
を具備している。
ーム検出装置は、プリンタのアクチュエータを駆動する
ためのドライブパルスの立ち上がりエッジおよび立ち下
がりエッジを検出するパルスエッジ検出回路部と、上記
パルスエッジ検出回路部から出力されるパルスエッジ検
出信号によりそのカウント動作が制御され、上記パルス
エッジ検出信号が奇数個目ならば時間計測動作を開始す
るとともに、上記パルスエッジ検出信号が偶数個目なら
ば計測中のタイマ値をクリアするタイマ手段と、上記タ
イマ値が設定値に達したときに上記タイマ手段から導出
されるタイムアウト信号を受けて動作してアラーム信号
生成回路を起動させる駆動手段と、上記駆動手段から与
えられるアラーム信号に基づいて動作し、電源回路から
駆動電力が出力されないようにする装置動作停止手段と
を具備している。
【０００９】
【作用】プリンタのアクチュエータを駆動するドライブ
パルスのエッジを検出し、その奇数番目の検出出力でも
ってタイマ手段を起動して時間計測を開始するととも
に、偶数番目の検出出力でもって上記計測中のタイマ値
をリセットすることにより、ドライブ動作が正常な場合
には上記ドライブパルスがオン／オフを繰り返すので、
上記タイマ手段のタイマ値は所定値よりも常に小さい。
ところが、上記ドライブパルスが連続してオン状態にな
ると、上記タイマ手段のカウント値はリセットされなく
なるので、設定値を越えて大きくなる。したがって、上
記タイマ手段からタイムアウト信号が出力された場合に
はアラーム状態と判断し、アラーム信号を出力して電源
回路の出力をオフにする。
パルスのエッジを検出し、その奇数番目の検出出力でも
ってタイマ手段を起動して時間計測を開始するととも
に、偶数番目の検出出力でもって上記計測中のタイマ値
をリセットすることにより、ドライブ動作が正常な場合
には上記ドライブパルスがオン／オフを繰り返すので、
上記タイマ手段のタイマ値は所定値よりも常に小さい。
ところが、上記ドライブパルスが連続してオン状態にな
ると、上記タイマ手段のカウント値はリセットされなく
なるので、設定値を越えて大きくなる。したがって、上
記タイマ手段からタイムアウト信号が出力された場合に
はアラーム状態と判断し、アラーム信号を出力して電源
回路の出力をオフにする。
【００１０】
【実施例】図１は、本発明の一実施例を示すアラーム検
出装置の構成図である。図１において、１はＣＰＵ、２
は上記ＣＰＵ１と周辺素子との間でデータの送受を行う
ためのバスライン、３はＲＯＭであり、このＲＯＭ３に
上記ＣＰＵ１の動作を制御するためのプログラムおよび
データ等が格納されている。
出装置の構成図である。図１において、１はＣＰＵ、２
は上記ＣＰＵ１と周辺素子との間でデータの送受を行う
ためのバスライン、３はＲＯＭであり、このＲＯＭ３に
上記ＣＰＵ１の動作を制御するためのプログラムおよび
データ等が格納されている。
【００１１】次いで、４はＲＡＭであり、インターフェ
イスドライバ６からの受信データの格納用や、ＣＰＵ１
の作業エリア用として用いられる。５は、ＣＰＵ１の負
荷を軽減し、スペースモータ８や紙送りモータ９、およ
び印字ヘッド１０等の制御を行うためのゲートアレイで
ある。また、７は上記スペースモータ８、紙送りモータ
９、および印字ヘッド１０等を駆動するためのドライブ
回路部である。また、１６はＣＰＵ１からの指令によ
り、装置動作停止手段１７として電源部１２に設けられ
ているヒューズ１７ａを切断し、出力電圧を遮断するア
ラーム信号を生成する回路である。次いで、１３はアク
チュエータドライブ信号ＤＶのエッジを検出するための
パルスエッジ検出回路部である。
イスドライバ６からの受信データの格納用や、ＣＰＵ１
の作業エリア用として用いられる。５は、ＣＰＵ１の負
荷を軽減し、スペースモータ８や紙送りモータ９、およ
び印字ヘッド１０等の制御を行うためのゲートアレイで
ある。また、７は上記スペースモータ８、紙送りモータ
９、および印字ヘッド１０等を駆動するためのドライブ
回路部である。また、１６はＣＰＵ１からの指令によ
り、装置動作停止手段１７として電源部１２に設けられ
ているヒューズ１７ａを切断し、出力電圧を遮断するア
ラーム信号を生成する回路である。次いで、１３はアク
チュエータドライブ信号ＤＶのエッジを検出するための
パルスエッジ検出回路部である。
【００１２】次に、このように構成された本実施例のシ
リアルプリンタにおけるアラーム検出装置を説明する。
図２は、本実施例のアラーム検出装置の具体的な構成の
一例を示す回路図である。図２において、破線で示した
部分がアクチュエータドライブ信号ＤＶのエッジ検出を
行うためのパルスエッジ検出回路部１３である。
リアルプリンタにおけるアラーム検出装置を説明する。
図２は、本実施例のアラーム検出装置の具体的な構成の
一例を示す回路図である。図２において、破線で示した
部分がアクチュエータドライブ信号ＤＶのエッジ検出を
行うためのパルスエッジ検出回路部１３である。
【００１３】次に、本実施例のパルスエッジ検出回路部
１３の動作を図３のタイムチャートを参照して説明す
る。図３の（ａ）は、システム同期用クロックＳＹＳＣ
ＬＫであり、ＣＰＵ１から供給されている。アクチュエ
ータドライブ信号ＤＶがパルスエッジ検出回路部１３に
入力されると、これが第１のフリップフロップＦＦ１の
データ入力端子Ｄに与えられ、クロック入力端子ＣＬＫ
に与えられているシステム同期用クロックＳＹＳＣＬＫ
に同期してラッチされる。これにより、第１のフリップ
フロップＦＦ１のＱ１端子およびＱ１Ｂ端子からは、図
３の（ｃ）および（ｄ）に示すように、ラッチ信号ＳＱ
１，ＳＱ１Ｂがそれぞれ出力される。
１３の動作を図３のタイムチャートを参照して説明す
る。図３の（ａ）は、システム同期用クロックＳＹＳＣ
ＬＫであり、ＣＰＵ１から供給されている。アクチュエ
ータドライブ信号ＤＶがパルスエッジ検出回路部１３に
入力されると、これが第１のフリップフロップＦＦ１の
データ入力端子Ｄに与えられ、クロック入力端子ＣＬＫ
に与えられているシステム同期用クロックＳＹＳＣＬＫ
に同期してラッチされる。これにより、第１のフリップ
フロップＦＦ１のＱ１端子およびＱ１Ｂ端子からは、図
３の（ｃ）および（ｄ）に示すように、ラッチ信号ＳＱ
１，ＳＱ１Ｂがそれぞれ出力される。
【００１４】このラッチ信号ＳＱ１を、第２のフリップ
フロップＦＦ２のデータ入力端子Ｄに与え、同じくクロ
ック入力端子ＣＬＫに与えられているシステム同期用ク
ロックＳＹＳＣＬＫに同期してラッチすることにより、
図３の（ｅ）および（ｆ）に示すように、ラッチ信号Ｓ
Ｑ２，ＳＱ２Ｂが得られる。また、これらのラッチ信号
ＳＱ１とＳＱ２Ｂを第１のアンド回路ＡＮＤ１に供給す
ることにより、パルス立上がり検出信号ＰU が生成され
る。一方、ラッチ信号ＳＱ１ＢおよびＳＱ２を第２のア
ンド回路ＡＮＤ２に供給することにより、パルス立下が
り検出信号ＰD が生成される。
フロップＦＦ２のデータ入力端子Ｄに与え、同じくクロ
ック入力端子ＣＬＫに与えられているシステム同期用ク
ロックＳＹＳＣＬＫに同期してラッチすることにより、
図３の（ｅ）および（ｆ）に示すように、ラッチ信号Ｓ
Ｑ２，ＳＱ２Ｂが得られる。また、これらのラッチ信号
ＳＱ１とＳＱ２Ｂを第１のアンド回路ＡＮＤ１に供給す
ることにより、パルス立上がり検出信号ＰU が生成され
る。一方、ラッチ信号ＳＱ１ＢおよびＳＱ２を第２のア
ンド回路ＡＮＤ２に供給することにより、パルス立下が
り検出信号ＰD が生成される。
【００１５】このようにして生成されたパルス立上がり
検出信号ＰU 、およびパルス立下がり検出信号ＰD をオ
ア回路ＯＲ１に供給し、パルスエッジ検出信号ＰE を生
成する。そして、このパルスエッジ検出信号ＰE をＣＰ
Ｕ１の外部割込端子ＩＰＴＯに入力し、ＣＰＵ１に対し
て外部割込動作を行わせるようにする。
検出信号ＰU 、およびパルス立下がり検出信号ＰD をオ
ア回路ＯＲ１に供給し、パルスエッジ検出信号ＰE を生
成する。そして、このパルスエッジ検出信号ＰE をＣＰ
Ｕ１の外部割込端子ＩＰＴＯに入力し、ＣＰＵ１に対し
て外部割込動作を行わせるようにする。
【００１６】ＣＰＵ１の内部で行われる外部割込処理を
図４のタイムチャートに示す。図４から明らかなよう
に、パルスエッジ検出信号ＰE が外部割込端子ＩＰＴＯ
に入力されると、先ずステップＰ１において外部割込処
理に移る。この外部割込処理では、割込処理通過回数を
カウントするために、ステップＰ２で割込処理通過回数
カウンタのカウンタ値をインクリメントする。次に、ス
テップＰ３において、割込処理通過回数カウンタのカウ
ンタ値が“１”であるか、または“２”であるかをチェ
ックする。この場合、“１”ならば、エッジ検出が立上
がり検出なので、ステップＰ４に進んでタイマ手段１４
を起動させる。
図４のタイムチャートに示す。図４から明らかなよう
に、パルスエッジ検出信号ＰE が外部割込端子ＩＰＴＯ
に入力されると、先ずステップＰ１において外部割込処
理に移る。この外部割込処理では、割込処理通過回数を
カウントするために、ステップＰ２で割込処理通過回数
カウンタのカウンタ値をインクリメントする。次に、ス
テップＰ３において、割込処理通過回数カウンタのカウ
ンタ値が“１”であるか、または“２”であるかをチェ
ックする。この場合、“１”ならば、エッジ検出が立上
がり検出なので、ステップＰ４に進んでタイマ手段１４
を起動させる。
【００１７】また、ステップＰ３のチェックの結果、カ
ウンタ値が“２”の場合には、エッジ検出が立下がり検
出なのでステップＰ５に進み、タイマ手段１４のタイマ
値ををクリアする。ステップＰ４の処理、またはステッ
プＰ５の処理の後はステップＰ６に進み、割込処理通過
回数カウンタの値が“２”であるか否かを判定する。そ
して、上記カウント値が“２”である場合には、ステッ
プＰ７に進んでカウント値をクリアしてからリターンす
る。また、ステップＰ６における判定の結果、上記カウ
ント値が“２”でない場合には、ステップＰ６から直接
リターンする。
ウンタ値が“２”の場合には、エッジ検出が立下がり検
出なのでステップＰ５に進み、タイマ手段１４のタイマ
値ををクリアする。ステップＰ４の処理、またはステッ
プＰ５の処理の後はステップＰ６に進み、割込処理通過
回数カウンタの値が“２”であるか否かを判定する。そ
して、上記カウント値が“２”である場合には、ステッ
プＰ７に進んでカウント値をクリアしてからリターンす
る。また、ステップＰ６における判定の結果、上記カウ
ント値が“２”でない場合には、ステップＰ６から直接
リターンする。
【００１８】本実施例のアラーム検出装置はこのように
してドライブ異常の検出を行うので、ドライブパルスが
正常にオン／オフされていれば、予め設定されている値
になる前にタイマ値がクリアされるので、タイマ手段１
４がタイムアウトすることはない。しかし、何らかの原
因でドライブ時間が異常に長くなった場合には、タイマ
手段１４がタイムアウトして、タイマ割込処理に移る。
してドライブ異常の検出を行うので、ドライブパルスが
正常にオン／オフされていれば、予め設定されている値
になる前にタイマ値がクリアされるので、タイマ手段１
４がタイムアウトすることはない。しかし、何らかの原
因でドライブ時間が異常に長くなった場合には、タイマ
手段１４がタイムアウトして、タイマ割込処理に移る。
【００１９】図５の、タイマ割込動作フローチャートに
示すように、ステップＰ１でタイマ割込処理に移ると、
タイマ手段１４から駆動手段１５にタイムアウト信号Ｓ
OUT が出力される。これにより、駆動手段１５が動作し
てＣＰＵ１のポートＡの電位を“Ｌ”レベルに反転させ
る。図２に示すように、ＣＰＵ１のポートＡには抵抗器
Ｒ４，Ｒ５，Ｒ６、ＰＮＰトランジスタＴｒ３よりなる
アラーム信号生成回路１６が接続されていて、ポートＡ
の電位が上記トランジスタＴｒ３のベースに与えられて
いる。したがって、ポートＡの電位が“Ｌ”レベルにな
るとベース電位が“Ｌ”となるので、上記ＰＮＰトラン
ジスタＴｒ３がオンし、そのコレクタからアラーム信号
ＡＬＭが出力される。
示すように、ステップＰ１でタイマ割込処理に移ると、
タイマ手段１４から駆動手段１５にタイムアウト信号Ｓ
OUT が出力される。これにより、駆動手段１５が動作し
てＣＰＵ１のポートＡの電位を“Ｌ”レベルに反転させ
る。図２に示すように、ＣＰＵ１のポートＡには抵抗器
Ｒ４，Ｒ５，Ｒ６、ＰＮＰトランジスタＴｒ３よりなる
アラーム信号生成回路１６が接続されていて、ポートＡ
の電位が上記トランジスタＴｒ３のベースに与えられて
いる。したがって、ポートＡの電位が“Ｌ”レベルにな
るとベース電位が“Ｌ”となるので、上記ＰＮＰトラン
ジスタＴｒ３がオンし、そのコレクタからアラーム信号
ＡＬＭが出力される。
【００２０】このようにしてアラーム信号ＡＬＭを生成
したら、図１に示したように、これを装置動作停止手段
１７に導出してプリンタの動作を直ちに停止させるよう
にする。図１の例では、電源部１２にヒューズ１７ａを
設けて装置動作停止手段１７を構成した例を示してお
り、アラーム信号ＡＬＭでもってヒューズ１７ａを溶断
することにより、プリンタの動作を直ちに停止してドラ
イブ異常により機器が破壊されるのを防止するようにし
ている。なお、装置動作停止手段１７の構成は、上記し
たヒューズ１７ａに限らず、その他の手段によっても構
成することができる。例えば、ＣＰＵ１のプログラムに
より構成し、アラーム信号ＡＬＭが与えられたら電源電
圧を断つようにしてもよい。
したら、図１に示したように、これを装置動作停止手段
１７に導出してプリンタの動作を直ちに停止させるよう
にする。図１の例では、電源部１２にヒューズ１７ａを
設けて装置動作停止手段１７を構成した例を示してお
り、アラーム信号ＡＬＭでもってヒューズ１７ａを溶断
することにより、プリンタの動作を直ちに停止してドラ
イブ異常により機器が破壊されるのを防止するようにし
ている。なお、装置動作停止手段１７の構成は、上記し
たヒューズ１７ａに限らず、その他の手段によっても構
成することができる。例えば、ＣＰＵ１のプログラムに
より構成し、アラーム信号ＡＬＭが与えられたら電源電
圧を断つようにしてもよい。
【００２１】
【発明の効果】本発明は上述したように、ドライブパル
スのエッジを検出し、その奇数番目の検出出力でもって
タイマ手段を起動して時間計測を開始するとともに、偶
数番目の検出出力でもって上記計測中のタイマ値をリセ
ットするようにしたので、上記ドライブパルスが連続し
てオン状態になった場合には、上記タイマ手段のカウン
ト値がリセットされないことにより、上記タイマ手段か
らタイムアウト信号が出力されるようにすることができ
る。したがって、上記タイムアウト信号が出力された場
合にはアラーム状態と判断し、アラーム信号を生成して
装置の動作を停止させるようにすることができる。これ
により、上記タイマ手段にセットする値を変えることに
より上記タイムアウト信号が出力される迄の時間を自由
に設定することができるので、アラーム状態であると判
断する迄の時間を簡単に設定することができ、コンパレ
ータ回路による時定数回路を不要にできる。また、コン
パレータ回路による時定数回路を不要にすることにより
回路構成を簡素化することができ、コストダウンが図れ
る。
スのエッジを検出し、その奇数番目の検出出力でもって
タイマ手段を起動して時間計測を開始するとともに、偶
数番目の検出出力でもって上記計測中のタイマ値をリセ
ットするようにしたので、上記ドライブパルスが連続し
てオン状態になった場合には、上記タイマ手段のカウン
ト値がリセットされないことにより、上記タイマ手段か
らタイムアウト信号が出力されるようにすることができ
る。したがって、上記タイムアウト信号が出力された場
合にはアラーム状態と判断し、アラーム信号を生成して
装置の動作を停止させるようにすることができる。これ
により、上記タイマ手段にセットする値を変えることに
より上記タイムアウト信号が出力される迄の時間を自由
に設定することができるので、アラーム状態であると判
断する迄の時間を簡単に設定することができ、コンパレ
ータ回路による時定数回路を不要にできる。また、コン
パレータ回路による時定数回路を不要にすることにより
回路構成を簡素化することができ、コストダウンが図れ
る。
【図１】本発明のアラーム検出回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】パルスエッジ検出回路部の具体的な構成例を示
す回路図である。
す回路図である。
【図３】パルスエッジ検出回路部の動作を説明するため
のタイムチャートである。
のタイムチャートである。
【図４】ＣＰＵの処理を説明するためのフローチャート
である。
である。
【図５】タイマ割込動作を説明するためのフローチャー
トである。
トである。
【図６】アラーム検出装置の従来例を示すブロック図で
ある。
ある。
【図７】アラーム検出装置の従来例を示す回路図であ
る。
る。
１ ＣＰＵ ２ バスライン ３ ＲＯＭ ４ ＲＡＭ ５ ゲートアレイ ６ インターフェイスドライバ ７ ドライブ回路部 １１ アラーム信号生成回路 １２ 電源部 １３ パルスエッジ検出回路部 １４ タイマ手段 １５ 駆動手段 １６ アラーム信号生成回路 １７ 装置動作停止手段 ＳOUT タイムアウト信号 ＰE パルスエッジ検出信号 ＡＬＭ アラーム信号
Claims (1)
- 【請求項１】 プリンタのアクチュエータを駆動するた
めのドライブパルスの立ち上がりエッジおよび立ち下が
りエッジを検出するパルスエッジ検出回路部と、 上記パルスエッジ検出回路部から出力されるパルスエッ
ジ検出信号によりそのカウント動作が制御され、上記パ
ルスエッジ検出信号が奇数個目ならば時間計測動作を開
始するとともに、上記パルスエッジ検出信号が偶数個目
ならば計測中のタイマ値をクリアするタイマ手段と、 上記タイマ値が設定値に達したときに上記タイマ手段か
ら導出されるタイムアウト信号を受けて動作してアラー
ム信号生成回路を起動させる駆動手段と、 上記駆動手段から与えられるアラーム信号に基づいて動
作し、電源回路から駆動電力が出力されないようにする
装置動作停止手段とを具備することを特徴とするアラー
ム検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3299810A JP2836709B2 (ja) | 1991-10-18 | 1991-10-18 | プリンタのアラーム検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3299810A JP2836709B2 (ja) | 1991-10-18 | 1991-10-18 | プリンタのアラーム検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05104823A true JPH05104823A (ja) | 1993-04-27 |
| JP2836709B2 JP2836709B2 (ja) | 1998-12-14 |
Family
ID=17877204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3299810A Expired - Fee Related JP2836709B2 (ja) | 1991-10-18 | 1991-10-18 | プリンタのアラーム検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836709B2 (ja) |
-
1991
- 1991-10-18 JP JP3299810A patent/JP2836709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2836709B2 (ja) | 1998-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8635474B2 (en) | Image forming apparatus | |
| EP0203781B1 (en) | Battery-powered mobile communications apparatus having transmitter reset function | |
| US7213160B2 (en) | Power management apparatus, power management method, and power management system | |
| US5034674A (en) | Motor driving voltage control device | |
| JP2836709B2 (ja) | プリンタのアラーム検出装置 | |
| JPH1042586A (ja) | モータ駆動回路 | |
| JPH0542710A (ja) | サーマルヘツド異常加熱防止装置 | |
| EP0566996A2 (en) | Programmable controller with erroneous input prevention control circuit | |
| US5720560A (en) | Printing apparatus | |
| JP2000335047A (ja) | 画像形成装置 | |
| JP3049664B2 (ja) | 発熱素子を用いた定着器の制御装置 | |
| JP2644403B2 (ja) | Ｉｃ及びその温度アラーム制御方法 | |
| JP3235940B2 (ja) | プリンタ装置 | |
| JP2861091B2 (ja) | モータの制御装置 | |
| US20030099472A1 (en) | Flash control circuit | |
| JP3396627B2 (ja) | 低電圧検出回路 | |
| JPH05276645A (ja) | 過電流保護装置 | |
| JP3423163B2 (ja) | 電気機器の過給電防止装置 | |
| JP2614926B2 (ja) | 電源制御システム | |
| JPH11351917A (ja) | 携帯用記録計 | |
| JPH068503A (ja) | 記録装置 | |
| JPS59174379A (ja) | 印字体の動作制御方法 | |
| JPH06127086A (ja) | 電池駆動プリンタ | |
| JP2001218454A (ja) | 電源装置およびその出力制御方法 | |
| JP2752273B2 (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |