JPH05102067A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05102067A
JPH05102067A JP26383691A JP26383691A JPH05102067A JP H05102067 A JPH05102067 A JP H05102067A JP 26383691 A JP26383691 A JP 26383691A JP 26383691 A JP26383691 A JP 26383691A JP H05102067 A JPH05102067 A JP H05102067A
Authority
JP
Japan
Prior art keywords
film
chlorine
sio
ion implantation
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26383691A
Other languages
Japanese (ja)
Inventor
Katsuo Oikawa
勝夫 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26383691A priority Critical patent/JPH05102067A/en
Publication of JPH05102067A publication Critical patent/JPH05102067A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To provide a method for manufacturing a semiconductor device in which an irregular FET threshold value Vth is suppressed by accelerating diffusion of baron by fluorine in a gate (SiO2) oxide film in an activating heat treatment after boron fluoride BF2 ions are implanted in the method for manufacturing a MOSFET of a polysilicon gate. CONSTITUTION:Chlorine (Cl) is previously introduced into a gate (SiO2) oxide film before boron fluoride ions are implanted. A first method comprises the steps (a)-(f): of (a) thermally oxidizing a silicon semiconductor substrate 1 to form an SiO2 film 3, (b) forming a polysilicon electrode 4A, (c) implanting chlorine in the electrode by an ion implanting method, (d) thermally diffusing the implanted chlorine in the film 3, (e) ion implanting boron fluoride (BF2) in the electrode 4A, and (f) activating to heat treat the ion implanting to suppress diffusion of boron by the chlorine in the SiO2 film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、IC、LSIなどの半
導体装置、より詳しくは、ポリシリコンゲートのMOS
電界効果型トランジスタ(FET)の製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices such as ICs and LSIs, and more particularly to polysilicon gate MOSs.
The present invention relates to a method for manufacturing a field effect transistor (FET).

【0002】[0002]

【従来の技術】MOSFETは、シリコン半導体基板
(ウエハー)を熱酸化して形成するSiO2のゲート酸化膜
と、その上に形成したポリシリコンないしアモルファス
シリコンのゲート電極とを備えている。MOSFETを
用いた半導体装置では、コンプリメンタリ型MOS(C
MOS)構造を低消費電力動作の利点から採用してお
り、PチャンネルMOSFETを形成するためにP型領
域(ソース・ドレイン領域)を硼素(B)のイオン注入
で形成している。このイオン注入でゲート電極に硼素が
ドープされてしまう。また、ゲート電極の導電性のため
にポリシリコン(アモルファスシリコン)に硼素をイオ
ン注入することもある。
2. Description of the Related Art A MOSFET has a SiO 2 gate oxide film formed by thermally oxidizing a silicon semiconductor substrate (wafer), and a polysilicon or amorphous silicon gate electrode formed thereon. In a semiconductor device using a MOSFET, a complementary MOS (C
A MOS) structure is adopted from the advantage of low power consumption operation, and a P-type region (source / drain region) is formed by ion implantation of boron (B) to form a P-channel MOSFET. This ion implantation causes the gate electrode to be doped with boron. In addition, boron may be ion-implanted into polysilicon (amorphous silicon) due to the conductivity of the gate electrode.

【0003】従来は、ゲート電極が比較的に厚かったの
で、注入された硼素がゲート電極中を突き抜けてゲート
酸化膜に達することは無かった。近年の半導体装置の高
集積化、微細化に伴って、ゲート電極膜厚が薄くなって
きている。薄くなると、注入された硼素がゲート電極を
突き抜けてゲート酸化膜に達してしまう問題があった。
そこで、イオン注入する硼素イオンの質量を大きくし
て、即ち、BF、BF2 のような弗化硼素(硼素とフッ素と
の化合物)をイオン注入することで、ゲート電極ポリシ
リコン膜中のイオン飛程距離を短くすることで、突き抜
け問題を回避することができる。
In the past, since the gate electrode was relatively thick, the implanted boron did not penetrate through the gate electrode to reach the gate oxide film. With the recent trend toward higher integration and miniaturization of semiconductor devices, the gate electrode film thickness has become thinner. When it becomes thin, there is a problem that the implanted boron penetrates the gate electrode and reaches the gate oxide film.
Therefore, the mass of boron ions to be ion-implanted is increased, that is, boron fluoride (a compound of boron and fluorine) such as BF and BF 2 is ion-implanted, so that ion implantation in the polysilicon film of the gate electrode is prevented. By making the distance shorter, the problem of punch-through can be avoided.

【0004】[0004]

【発明が解決しようとする課題】弗化硼素のイオン注入
では、イオン注入後の活性化熱処理において、ゲート
(SiO2)酸化膜中でのフッ素が硼素の拡散を促進して、
MOSFETの閾値電圧VthがFETごとに異なる(バ
ラツキとなる)という問題が生じることが分かった。
In the ion implantation of boron fluoride, in the activation heat treatment after the ion implantation, fluorine in the gate (SiO 2 ) oxide film promotes the diffusion of boron,
It has been found that there is a problem that the threshold voltage Vth of the MOSFET is different (varies) for each FET.

【0005】本発明の目的は、上述した閾値バラツキを
抑制した半導体装置の製造方法を提案することである。
An object of the present invention is to propose a method of manufacturing a semiconductor device in which the above-mentioned threshold variation is suppressed.

【0006】[0006]

【課題を解決するための手段】基本的には弗化硼素イオ
ン注入の前にゲート(SiO2)酸化膜中に塩素(Cl)を予
め導入しておくことで硼素拡散を抑制して閾値電圧バラ
ツキをも抑制することを本発明者は見出して本発明に到
った。上述の目的が、塩素をSiO2膜に導入するやり方の
異なる下記3種の製造方法で達成される。
[Means for Solving the Problems] Basically, chlorine (Cl) is introduced in advance in a gate (SiO 2 ) oxide film before boron fluoride ion implantation, thereby suppressing boron diffusion and suppressing threshold voltage. The present inventors have found that the variation is also suppressed, and arrived at the present invention. The above-mentioned object is achieved by the following three kinds of manufacturing methods which are different in the method of introducing chlorine into the SiO 2 film.

【0007】第1のやり方は、工程(ア)〜(カ): (ア)シリコン半導体基板を熱酸化してSiO2膜を形成す
る工程、(イ)該SiO2膜の上にポリシリコン電極を形成
する工程、(ウ)該ポリシリコン電極にイオン注入法に
よって塩素を注入する工程、(エ)注入した塩素を前記
SiO2膜中へ拡散する熱処理を行う工程、(オ)弗化硼素
(BF2)のイオン注入で前記ポリシリコン電極に弗化硼素
を注入する工程、および(カ)イオン注入の活性化熱処
理を行い、前記SiO2膜中の塩素が硼素の拡散を抑制する
工程、を含んでなる半導体装置の製造方法である。
The first method is steps (a) to (f): (a) a step of thermally oxidizing a silicon semiconductor substrate to form a SiO 2 film, (b) a polysilicon electrode on the SiO 2 film And (c) injecting chlorine into the polysilicon electrode by an ion implantation method.
A heat treatment step of diffusing into the SiO 2 film, a step of implanting boron fluoride into the polysilicon electrode by ion implantation of (e) boron fluoride (BF 2 ), and a heat treatment of activation of (f) ion implantation. And a step of suppressing the diffusion of boron by chlorine in the SiO 2 film, the method for manufacturing a semiconductor device.

【0008】第2のやり方は、工程(ア)〜(カ): (ア)シリコン半導体基板にイオン注入法によって塩素
を注入する工程、(イ)該シリコン半導体基板を熱酸化
してSiO2膜を形成する工程、(ウ)該SiO2膜の上にポリ
シリコン電極を形成する工程、(エ)注入した塩素を前
記SiO2膜中へ拡散する熱処理を行う工程、(オ)弗化硼
素(BF2)のイオン注入で前記ポリシリコン電極に弗化硼
素を注入する工程、および(カ)イオン注入の活性化熱
処理を行い、前記SiO2膜中に存在する塩素が硼素の拡散
を抑制する工程、を含んでなる半導体装置の製造方法で
ある。
The second method is steps (a) to (f): (a) a step of implanting chlorine into the silicon semiconductor substrate by an ion implantation method, (b) thermal oxidation of the silicon semiconductor substrate to form a SiO 2 film. forming a, (c) forming a polysilicon electrode on the SiO 2 film, (d) allowing the injected chlorine is subjected to heat treatment to diffuse into the SiO 2 film, (e) boron fluoride ( BF 2 ) ion implantation of boron fluoride into the polysilicon electrode, and (f) ion implantation activation heat treatment to suppress diffusion of boron by chlorine present in the SiO 2 film. And a method of manufacturing a semiconductor device, the method including:

【0009】そして、第3のやり方は、工程(ア)〜
(オ): (ア)シリコン半導体基板を熱酸化してSiO2膜を形成す
る工程、(イ)該SiO2膜にイオン注入法によって塩素を
注入する工程、(ウ)該SiO2膜の上にポリシリコン電極
を形成する工程、(エ)弗化硼素(BF2)のイオン注入で
前記ポリシリコン電極に弗化硼素を注入する工程、およ
び(オ)イオン注入の活性化熱処理を行い、前記SiO2
中の塩素が硼素の拡散を抑制する工程、を含んでなる半
導体装置の製造方法である。
The third method is the steps (a)-
(E): (a) A step of thermally oxidizing a silicon semiconductor substrate to form a SiO 2 film, (a) a step of injecting chlorine into the SiO 2 film by an ion implantation method, and (c) a step on the SiO 2 film. Forming a polysilicon electrode on the polysilicon layer, (d) implanting boron fluoride into the polysilicon electrode by ion implantation of boron fluoride (BF 2 ), and (e) performing an activation heat treatment for ion implantation. A method of manufacturing a semiconductor device, comprising a step of suppressing diffusion of boron by chlorine in an SiO 2 film.

【0010】[0010]

【作用】本発明では、ゲート(SiO2)酸化膜中に塩素を
導入することによって、SiO2膜中でのフッ素結合量を減
らすことができて、フッ素の硼素拡散促進を抑制するこ
とになる。
In the present invention, by introducing chlorine into the gate (SiO 2 ) oxide film, the amount of fluorine bonds in the SiO 2 film can be reduced and the promotion of boron diffusion of fluorine can be suppressed. ..

【0011】[0011]

【実施例】以下、添付図面を参照して、本発明の実施態
様例および比較例によって本発明を詳細に説明する。 例1 図1〜図3は、第1のやり方でのMOSFETを製造す
る過程を説明する半導体装置の概略断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the accompanying drawings by way of embodiments and comparative examples of the present invention. Example 1 FIGS. 1 to 3 are schematic cross-sectional views of a semiconductor device illustrating a process of manufacturing a MOSFET according to a first method.

【0012】図1に示すように、シリコン単結晶基板
(ウエハー)1を選択的に熱酸化処理してフィールド酸
化膜2を形成する。さらに、表出しているシリコン基板
を熱酸化処理して、薄いSiO2膜(ゲート酸化膜)3をそ
の厚さを、例えば、16nmで形成する。酸化膜2および
3の上にCVD法によって硼素ドープのポリシリコン膜
4を、例えば、厚さ330nmで形成する。このポリシリ
コン膜4にイオン注入法によって塩素(矢印A)を注入
する。注入条件は、例えば、加速電圧が60KeVで、ド
ーズ量が1016イオン/cm2 である。そして、イオン注
入後の熱処理を行って、塩素をゲート酸化膜3中へ拡散
導入する。この熱処理は、例えば、900℃×120分
である。
As shown in FIG. 1, a silicon single crystal substrate (wafer) 1 is selectively thermally oxidized to form a field oxide film 2. Further, the exposed silicon substrate is thermally oxidized to form a thin SiO 2 film (gate oxide film) 3 with a thickness of 16 nm, for example. A boron-doped polysilicon film 4 is formed on the oxide films 2 and 3 by the CVD method to have a thickness of 330 nm, for example. Chlorine (arrow A) is implanted into this polysilicon film 4 by an ion implantation method. The implantation conditions are, for example, an acceleration voltage of 60 KeV and a dose of 10 16 ions / cm 2 . Then, heat treatment is carried out after the ion implantation to diffuse chlorine into the gate oxide film 3. This heat treatment is, for example, 900 ° C. × 120 minutes.

【0013】図2に示すように、通常のリソグラフィー
技術にしたがって、ポリシリコン膜4を選択的にエッチ
ングしてポリシリコン電極4Aにパターニングし、その
したのゲート(SiO2)酸化膜3Aを残して、SiO2膜3を
もエッチングする。次に、弗化硼素(BF2)(矢印B)を
イオン注入して、シリコン基板1にP型のソース領域6
およびドレイン領域7を形成し、ポリシリコン電極4A
にも弗化硼素を導入する。この注入条件は、例えば、加
速電圧が60KeV で、ドーズ量が3.5×1015イオン/
cm2 である。そして、イオン注入後の活性化熱処理を行
う。この熱処理は、例えば、900℃×15〜60分で
ある。
As shown in FIG. 2, the polysilicon film 4 is selectively etched and patterned into a polysilicon electrode 4A according to a normal lithography technique, and the gate (SiO 2 ) oxide film 3A is left on the polysilicon electrode 4A. , The SiO 2 film 3 is also etched. Next, boron fluoride (BF 2 ) (arrow B) is ion-implanted to p-type source region 6 on silicon substrate 1.
And the drain region 7 are formed, and the polysilicon electrode 4A
Boron fluoride is also introduced. The implantation conditions are, for example, an acceleration voltage of 60 KeV and a dose of 3.5 × 10 15 ions /
It is cm 2 . Then, activation heat treatment after ion implantation is performed. This heat treatment is, for example, 900 ° C. × 15 to 60 minutes.

【0014】次に、図3に示すように、全面にCVD法
によって絶縁膜(SiO2膜)8を形成する。この絶縁膜8
をリソグラフィー技術により選択的にエッチングして、
ソース・ドレイン領域でコンタクトホールを明ける。そ
して、ソース電極9およびドレイン電極10を通常の工
程で形成して、MOSFETが得られる。このようにし
て製作されるPチャンネル型MOSFETの閾値電圧V
thを、弗化硼素イオン注入後の熱処理時間を変えて調べ
て、図4に示す結果が得られた。比較例として、塩素の
イオン注入を行わないで上述した様に製作したPチャン
ネル型MOSFETの閾値電圧Vthを図4に示す。図4
から分かるように、塩素イオン注入を施した本発明に係
るMOSFETの閾値電圧のほうが直線状の熱処理温度
と比例した関係にあり、閾値電圧は安定してバラツキが
小さい。
Next, as shown in FIG. 3, an insulating film (SiO 2 film) 8 is formed on the entire surface by the CVD method. This insulating film 8
Is selectively etched by lithography technology,
Open contact holes in the source / drain regions. Then, the source electrode 9 and the drain electrode 10 are formed by a normal process to obtain a MOSFET. The threshold voltage V of the P-channel MOSFET manufactured in this way
The th was examined by changing the heat treatment time after the boron fluoride ion implantation, and the results shown in FIG. 4 were obtained. As a comparative example, FIG. 4 shows the threshold voltage Vth of the P-channel MOSFET manufactured as described above without ion implantation of chlorine. Figure 4
As can be seen from the above, the threshold voltage of the MOSFET according to the present invention to which chlorine ions are implanted is more in proportion to the linear heat treatment temperature, and the threshold voltage is stable and has a small variation.

【0015】例2 図1に関連した上述した工程において、フィールド酸化
膜2を形成した後で、薄い酸化膜3を形成する前に、塩
素のイオン注入を行って、シリコン基板1にドープす
る。この時の注入条件は、例えば、加速電圧が60KeV
で、ドーズ量が1016イオン/cm2 である。そして、熱
酸化処理を行って薄い酸化膜(SiO2ゲート酸化膜)3を
形成すれば、ゲート酸化膜中に塩素を導入したことにな
る。この場合に、イオン注入後の熱処理は熱酸化処理が
兼ねるので、行わずに済む。そして、例1での製造工程
にしたがってMOSFETを製作することなる。
Example 2 In the process described above with reference to FIG. 1, after forming the field oxide film 2 and before forming the thin oxide film 3, chlorine is ion-implanted to dope the silicon substrate 1. The injection conditions at this time are, for example, an acceleration voltage of 60 KeV.
And the dose amount is 10 16 ions / cm 2 . Then, if the thin oxide film (SiO 2 gate oxide film) 3 is formed by performing the thermal oxidation process, chlorine is introduced into the gate oxide film. In this case, the thermal treatment after the ion implantation also serves as the thermal oxidation treatment, so that it does not have to be performed. Then, the MOSFET is manufactured according to the manufacturing process in Example 1.

【0016】例3 図1に関連した上述した工程において、薄い酸化膜3を
形成した後で、この酸化膜3に塩素をイオン注入する。
この時の注入条件は、例1の場合と同じである。この場
合にも、薄い酸化膜(SiO2ゲート酸化膜)3に塩素が導
入されているので、イオン注入後の熱処理を行わなくて
よい。そして、例1での製造工程にしたがってMOSF
ETを製作することなる。
Example 3 In the process described above with reference to FIG. 1, after forming the thin oxide film 3, chlorine is ion-implanted into the oxide film 3.
The implantation conditions at this time are the same as in the case of Example 1. Also in this case, since chlorine is introduced into the thin oxide film (SiO 2 gate oxide film) 3, heat treatment after ion implantation need not be performed. Then, according to the manufacturing process in Example 1, MOSF
We will make an ET.

【0017】[0017]

【発明の効果】以上説明したように、本発明によれば、
ゲート酸化膜中に予め塩素を導入することにより、弗化
硼素(BF、BF2)のイオン注入によって生じるゲート(Si
O2)酸化膜中でのフッ素結合量が減り、硼素の増速拡散
を抑制することができる。そして、MOSFETの閾値
電圧のバラツキを小さくすることができる。
As described above, according to the present invention,
By introducing chlorine into the gate oxide film in advance, a gate (Si, which is generated by ion implantation of boron fluoride (BF, BF 2 ),
O 2 ) The amount of fluorine bonds in the oxide film is reduced, and accelerated diffusion of boron can be suppressed. Then, variations in the threshold voltage of the MOSFET can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】MOSFETの製造過程での半導体装置の概略
断面図である。
FIG. 1 is a schematic cross-sectional view of a semiconductor device in a MOSFET manufacturing process.

【図2】MOSFETの製造過程での半導体装置の概略
断面図である。
FIG. 2 is a schematic cross-sectional view of a semiconductor device in the process of manufacturing a MOSFET.

【図3】製作された半導体装置(MOSFET)の概略
断面図である。
FIG. 3 is a schematic cross-sectional view of a manufactured semiconductor device (MOSFET).

【図4】MOSFETの閾値電圧と弗化硼素イオン注入
後の熱処理の温度との関係を示すグラフである。
FIG. 4 is a graph showing the relationship between the threshold voltage of MOSFET and the temperature of heat treatment after boron fluoride ion implantation.

【符号の説明】[Explanation of symbols]

1…シリコン基板 3…薄いSiO2膜 3A…ゲート酸化膜 4…ポリシリコン膜 4A…ポリシリコンゲート電極 6…ソース領域 7…ドレイン領域 9…ソース電極 10…ドレイン電極 A…塩素 B…弗化硼素DESCRIPTION OF SYMBOLS 1 ... Silicon substrate 3 ... Thin SiO 2 film 3A ... Gate oxide film 4 ... Polysilicon film 4A ... Polysilicon gate electrode 6 ... Source region 7 ... Drain region 9 ... Source electrode 10 ... Drain electrode A ... Chlorine B ... Boron fluoride

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 29/784 Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 21/336 29/784

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 下記工程(ア)〜(カ): (ア)シリコン半導体基板(1)を熱酸化してSiO2
(3)を形成する工程、 (イ)該SiO2膜(3)の上にポリシリコン電極(4A)
を形成する工程、 (ウ)該ポリシリコン電極(4A)にイオン注入法によ
って塩素を注入する工程、 (エ)注入した塩素を前記SiO2膜(3)中へ拡散する熱
処理を行う工程、 (オ)弗化硼素(BF2)のイオン注入で前記ポリシリコン
電極(4A)に弗化硼素を注入する工程、および (カ)イオン注入の活性化熱処理を行い、前記SiO2膜中
の塩素が硼素の拡散を抑制する工程、 を含んでなる半導体装置の製造方法。
1. The following steps (a) to (f): (a) a step of thermally oxidizing the silicon semiconductor substrate (1) to form a SiO 2 film (3), (a) the SiO 2 film (3) On top of polysilicon electrode (4A)
A step of forming chlorine, (c) a step of implanting chlorine into the polysilicon electrode (4A) by an ion implantation method, (d) a step of performing a heat treatment for diffusing the implanted chlorine into the SiO 2 film (3), E) The step of implanting boron fluoride into the polysilicon electrode (4A) by ion implantation of boron fluoride (BF 2 ), and (f) the activation heat treatment of ion implantation, to remove chlorine in the SiO 2 film. A method of manufacturing a semiconductor device, comprising the step of suppressing the diffusion of boron.
【請求項2】 下記工程(ア)〜(カ): (ア)シリコン半導体基板にイオン注入法によって塩素
を注入する工程、 (イ)該シリコン半導体基板を熱酸化してSiO2膜を形成
する工程、 (ウ)該SiO2膜の上にポリシリコン電極を形成する工
程、 (エ)注入した塩素を前記SiO2膜中へ拡散する熱処理を
行う工程、 (オ)弗化硼素(BF2)のイオン注入で前記ポリシリコン
電極に弗化硼素を注入する工程、および (カ)イオン注入の活性化熱処理を行い、前記SiO2膜中
に存在する塩素が硼素の拡散を抑制する工程、 を含んでなる半導体装置の製造方法。
2. The following steps (a) to (f): (a) A step of implanting chlorine into the silicon semiconductor substrate by an ion implantation method, (a) Thermal oxidation of the silicon semiconductor substrate to form a SiO 2 film. A step, (c) a step of forming a polysilicon electrode on the SiO 2 film, (d) a step of performing a heat treatment for diffusing the injected chlorine into the SiO 2 film, (e) a boron fluoride (BF 2 ). Ion implantation of boron fluoride into the polysilicon electrode, and (f) ion activation activation heat treatment to inhibit chlorine existing in the SiO 2 film from diffusing boron. A method of manufacturing a semiconductor device.
【請求項3】 下記工程(ア)〜(オ): (ア)シリコン半導体基板を熱酸化してSiO2膜を形成す
る工程、 (イ)該SiO2膜にイオン注入法によって塩素を注入する
工程、 (ウ)該SiO2膜の上にポリシリコン電極を形成する工
程、 (エ)弗化硼素(BF2)のイオン注入で前記ポリシリコン
電極に弗化硼素を注入する工程、および (オ)イオン注入の活性化熱処理を行い、前記SiO2膜中
の塩素が硼素の拡散を抑制する工程、 を含んでなる半導体装置の製造方法。
3. The following steps (a) to (e): (a) a step of thermally oxidizing a silicon semiconductor substrate to form a SiO 2 film, (b) chlorine injection into the SiO 2 film by an ion implantation method. A step, (c) a step of forming a polysilicon electrode on the SiO 2 film, (d) a step of implanting boron fluoride into the polysilicon electrode by ion implantation of boron fluoride (BF 2 ), and (o) ) A method of manufacturing a semiconductor device, comprising a step of performing an activation heat treatment for ion implantation to suppress chlorine diffusion in the SiO 2 film.
JP26383691A 1991-10-11 1991-10-11 Manufacture of semiconductor device Withdrawn JPH05102067A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26383691A JPH05102067A (en) 1991-10-11 1991-10-11 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26383691A JPH05102067A (en) 1991-10-11 1991-10-11 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05102067A true JPH05102067A (en) 1993-04-23

Family

ID=17394904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26383691A Withdrawn JPH05102067A (en) 1991-10-11 1991-10-11 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05102067A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106276A (en) * 1993-09-30 1995-04-21 Nec Corp Manufacture of semiconductor device
KR100293053B1 (en) * 1999-06-08 2001-06-15 황인길 Gate electrode manufacturing method of semiconductor devices
US6593196B2 (en) 1997-12-18 2003-07-15 Micron Technology, Inc. Methods of forming a transistor gate
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
KR100668748B1 (en) * 2005-06-29 2007-01-29 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device using gate-through ion implantation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106276A (en) * 1993-09-30 1995-04-21 Nec Corp Manufacture of semiconductor device
US6593196B2 (en) 1997-12-18 2003-07-15 Micron Technology, Inc. Methods of forming a transistor gate
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor
KR100293053B1 (en) * 1999-06-08 2001-06-15 황인길 Gate electrode manufacturing method of semiconductor devices
KR100668748B1 (en) * 2005-06-29 2007-01-29 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device using gate-through ion implantation
US7351627B2 (en) 2005-06-29 2008-04-01 Hynix Semiconductor Inc. Method of manufacturing semiconductor device using gate-through ion implantation

Similar Documents

Publication Publication Date Title
JP2897004B2 (en) CMOSFET manufacturing method
KR100299553B1 (en) Semiconductor device and manufacturing method of the same
EP0459398B1 (en) Manufacturing method of a channel in MOS semiconductor devices
US6740935B2 (en) Semiconductor device
JPH05102067A (en) Manufacture of semiconductor device
JP3206419B2 (en) Method for manufacturing semiconductor device
JPH09172176A (en) Manufacture of mos device
US7005393B2 (en) Method of fabricating a semiconductor device containing nitrogen in an oxide film
JP3145929B2 (en) Method for manufacturing semiconductor device
JP3438395B2 (en) Method for manufacturing semiconductor device
JPH1064898A (en) Manufacturing method of semiconductor device
JP2997123B2 (en) Method for manufacturing semiconductor device
JPH0831601B2 (en) Method for manufacturing semiconductor device
JPH0548110A (en) Manufacture of semiconductor element
JP3376305B2 (en) Method for manufacturing semiconductor device
JPH05267338A (en) Manufacture of semiconductor device
KR100192364B1 (en) Method of manufacturing mosfet
JP3371600B2 (en) Method for manufacturing MIS transistor
JP3344162B2 (en) Method for manufacturing field effect semiconductor device
JPH05251697A (en) Mosfet and its manufacture
JPH10189949A (en) Mos semiconductor device and manufacture thereof
JPH06151451A (en) Manufacture of semiconductor device
KR970005147B1 (en) Semiconductor memory device
JPH05267600A (en) Manufacture of semiconductor device
JPH0590574A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990107