JPH05101553A - デイジタル信号再生装置及び方法 - Google Patents

Abstract

(57)【要約】 【構成】Ｃ１フラグを一フィールド分先読みし、Ｃ１フ
ラグの数をカウントし、Ｃ１フラグが付加されたデータ
の位置を検出した結果を記憶することにより、出力する
順序でＣ２訂正を行うことを可能にする。 【効果】出力する順序でＣ２訂正を行うことにより、Ａ
Ｖ遅延を小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル信号再生装置
及び方法に係り、特に、インターリーブ直交系列の誤り
訂正装置及び方法に関する。

【０００２】

【従来の技術】ディジタル信号を伝送する場合にデータ
の誤りを防止するために、第一及び第二の誤り訂正符号
（以後それぞれＣ１パリティＣ２パリティと記す。）を
付加されたデータにおいて、第一及び第二の誤り訂正
（以後それぞれＣ１訂正及びＣ２訂正と記す。）を行な
う一例として、特開昭５８−１９８９３５号公報があ
る。この例には、データを再生する場合に、まず、Ｃ１
訂正を行い、その後、データを何個訂正したかまたは訂
正不能であったかを表すＣ１フラグが付加される。つぎ
にＣ２訂正を行なうときには、誤検出率を下げるために
Ｃ１フラグを用いて、Ｃ２訂正を行う方法が記されてい
る。

【０００３】

【発明が解決しようとする課題】図２は、磁気テープに
記録されたディジタル信号の記録パターンの一例を示し
たものである。斜線を施した部分は、一フィールド分の
音声信号を記録した領域である。図３は、図２に示した
一フィールド分の音声信号のデータ配置の一例を示した
ものである。ＤＡＴＡ ＡＲＥＡに書かれた数字が一つ
のデータをあらわし、各数字が時系列的に入力されたデ
ータの順序を表わすものとする。再生時の基準となる同
期信号１と、ブロックの順番を示すブロックアドレス
２、モードなどの状態を示すＩＤ信号３、ブロックアド
レスとＩＤ信号に付加されたパリティコード４、Ｎ個の
データのグループ５と、Ｎ個のデータに付加されたリー
ドソロモン符号による第一の誤り訂正符号であるＣ１パ
リティ６から一ブロックは構成されている。第二の誤り
訂正符号であるＣ２パリティ７は、一個又は複数個のデ
ータで構成され、ｍ，ｍ＋ｄ，ｍ＋２ｄ，…というよう
に、ｄブロックずつ離れた各ブロック（以後これをＣ２
パリティのためのブロックと記す。）内のｋ番目のデー
タに対して付加されている。即ち、Ｃ２パリティＱ００
は、ブロックアドレス００のブロックの第一番目のデー
タと、ブロックアドレス００＋ｄ，００＋２ｄ…の第一
番目のデータから生成されており、Ｃ２パリティＱ０１
は、ブロックアドレス０１のブロックの第一番目のデー
タと、ブロックアドレス０１＋ｄ，０１＋２ｄ…の第一
番目のデータから生成されている。Ｃ２パリティＱ１０
は、ブロックアドレス００のブロックの第二番目のデー
タと、ブロックアドレス００＋ｄ，００＋２ｄ…の第二
番目のデータから生成されている。これらのデータ及び
Ｃ１，Ｃ２パリティにより構成された一ブロックがＭ個
で一フィールドを構成している。

【０００４】この一フィールドのデータを再生するに
は、先ずＣ１パリティによる誤り訂正が行なわれ、デー
タを何個訂正したかまたは訂正不能であったかを表すＣ
１フラグが付加される。つぎにＣ２パリティによる誤り
訂正を行なうときには、このＣ１フラグを用いる。ここ
で、同じブロックのデータに対してＣ１フラグは等しい
ため、Ｃ２パリティによる誤り訂正を同じブロックにつ
いて行うと、データｄ個おきにＣ２パリティによる誤り
訂正を行なうことになるので、図３中ｎ番目のデータが
訂正された後、Ｃ２訂正がＮ回行われるまでｎ＋１番目
のデータは訂正されない。従って、ｎ−１，ｎ，ｎ＋１
…、と時系列的にデータを出力するには、一フィールド
全てのＣ２パリティによる誤り訂正が終わらなければデ
ータを出力できないため、出力するまでの時間が遅くな
ってしまう。また、このディジタル信号が映像信号と出
力される場合、ＡＶ遅延が大きくなってしまう。

【０００５】

【課題を解決するための手段】一フィールド分のデータ
を再生するには、先ずＣ１訂正を行い、データを何個訂
正したか、または訂正不能であったかを表すＣ１フラグ
を一時記憶手段に記憶する。つぎにＣ２訂正を行なうと
きには、一時記憶手段に記憶したＣ１フラグ読みだして
用いる。Ｃ１フラグは、一フィールド分先に読みだし、
Ｃ１フラグを処理する手段を設けることにより、Ｃ１訂
正により訂正されたデータの数をカウントし、Ｃ１フラ
グの位置を調べ、その結果を一時記憶しておく。このＣ
１フラグを処理する手段とその結果を一時記憶する手段
を持つことにより、時系列的に入力された順序と同じ順
序で、出力するデータのＣ２パリティによる誤り訂正を
行なうことを可能にする。

【０００６】

【作用】Ｃ２訂正を行なう時には、Ｃ２訂正を行なうＣ
２パリティのためのブロックごとにＣ１フラグを読みだ
し、Ｃ１フラグの種類別にフラグ数をカウントしフラグ
の位置を調べる。この処理を一フィールド分先に行いそ
の結果を一時記憶しておくことにより、Ｃ１フラグが付
加された系列に影響されずに、Ｃ２訂正を行なうことを
可能とし、データを出力するまでの遅延時間を短縮する
ことができる。

【０００７】

【実施例】以下、図１、図２、図３、図４を用いて本発
明の一実施例を説明する。

【０００８】図１は、本発明を実現するシステムの一実
施例を示したものである。図２は、磁気テープに記録さ
れたディジタル信号の記録パターンの一例を示したもの
である。斜線を施した部分は、一フィールド分の音声信
号を記録した領域である。図３は、図２に示した一フィ
ールド分の音声信号のデータ配置の一例を示したもので
ある。図４は、再生時のＣ１訂正及びＣ２訂正の処理の
流れを示したものである。

【０００９】先ず、本実施例において前提とする記録フ
ォーマットについて図３を用いて説明する。ＤＡＴＡ
ＡＲＥＡに書かれた数字が一つのデータをあらわし、各
数字がデータの出力順序を表わすものとする。即ち、デ
ータは、０，１，２，３，…ｎ−１，ｎ，ｎ＋１，ｎ＋
２、…の順序に出力される。再生時の基準となる同期信
号１と、ブロックの順番を示すブロックアドレス２、モ
ードなどの状態を示すＩＤ信号３、ブロックアドレス２
とＩＤ信号３に付加されたパリティコード４、Ｎ個のデ
ータのグループ５と、Ｎ個のデータに付加されたリード
ソロモン符号による第一の誤り訂正符号であるＣ１パリ
ティ６から一ブロックは構成されている。第二の誤り訂
正符号であるＣ２パリティ７は、一個又は複数個のデー
タで構成され、ｍ，ｍ＋ｄ，ｍ＋２ｄ，…というように
ｄブロックずつ離れた各ブロック内のｋ番目のデータに
対して付加されている。つまり、Ｃ２パリティＱ００
は、ブロックアドレス００のブロックの第一番目のデー
タと、ブロックアドレス００＋ｄ，００＋２ｄ…の第一
番目のデータから生成されており、Ｃ２パリティＱ０１
は、ブロックアドレス０１のブロックの第一番目のデー
タと、ブロックアドレス０１＋ｄ，０１＋２ｄ…の第一
番目のデータから生成されている。Ｃ２パリティＱ０１
は、ブロックアドレス００のブロックの第二番目のデー
タと、ブロックアドレス００＋ｄ，００＋２ｄ…の第二
番目のデータから生成されており、Ｃ２パリティＱｋ０
は、ブロックアドレス００のブロックの第ｋ番目のデー
タと、ブロックアドレス００＋ｄ，００＋２ｄ…の第ｋ
番目のデータから生成されている。このようなフォーマ
ットで記録されたデータを再生する時には、まずＣ１訂
正を行い、その後Ｃ２訂正を行う。

【００１０】図１は、本発明を実現するシステムの一実
施例を示したものである。１０は再生データ入力、１１
は再生アンプ、１２はデータストローブ回路、１３は復
調回路、１４は再生データを蓄えるＲＡＭ、１５はＣ１
訂正回路、１６はＣ２訂正回路、１７は補間回路、１８
はＣ１アドレスコントロール回路、１９はＣ２アドレス
コントロール回路、２０はタイミング生成回路、２３は
データ出力である。

【００１１】再生データはまず、再生アンプ１１で増幅
され、データストローブ回路１２でクロックとデータが
再生される。その後、復調回路１３で復調され、ＲＡＭ
１４に書き込まれる。

【００１２】次に、Ｃ１訂正及びＣ２訂正を、図４に示
す流れに従って行う。この時、Ｃ１訂正及びＣ２訂正を
行う順序は、Ｃ１アドレスコントロール回路１８及びＣ
２アドレスコントロール回路１９によって制御される。
先ず、Ｃ１アドレスコントロール回路１８により、ＲＡ
Ｍ１４のデータが読みだされ、Ｃ１訂正回路１５で、Ｃ
１パリティによる誤り訂正を行う。ＲＡＭ１４から読み
だされたデータは、ブロックアドレス００のブロックか
ら、Ｃ１パリティ６により誤り検出及び訂正される（ス
テップ４１）。一フィールド分のデータについてＣ１訂
正を行なった後（ステップ４０）、Ｃ２訂正を行う。

【００１３】Ｃ２訂正の順序は、Ｃ２アドレスコントロ
ール回路１９によって制御され、データを出力する順序
に従ってＣ２訂正を行う（ステップ４２）。先ず、最初
のデータ００を含む系列のＣ２パリティＱ００について
の訂正を行い、つぎに、二番目のデータ０１を含む系列
のＣ２パリティＱ０１、その次に三番目のデータ０２を
含む系列のＣ２パリティＱ０２，…Ｑ０ｄの順序（図３
の矢印ａの方向）で訂正処理を行い、一列終わると次の
列のＣ２パリティＱ１０，Ｑ１１，Ｑ１２，…Ｑ１ｄの
順序で訂正処理を行う。こうして一フィールド分のデー
タについてのＣ２訂正を行なう（ステップ４３）。

【００１４】Ｃ２訂正回路１６により誤り訂正が行われ
たデータは、補間回路１７によって補間処理を行った
後、データ出力２３に出力する。このようにすれば、Ｃ
２訂正が終わり次第データを出力できるので、Ｃ２パリ
ティＱ００，Ｑ１０，…の順序（図３の矢印ｂの方向）
で訂正処理を行った場合の、約ｄ／Ｎ・Ｍの遅延時間で
データを出力することが可能になる。

【００１５】このように、本実施例によれば、出力する
順序に従ってＣ２訂正を行うことができるため、再生時
の信号処理による遅延時間を短縮することができ、映像
信号を合わせて出力するシステムの場合、ＡＶ遅延を小
さくすることができる。

【００１６】つぎに図５、図６を用いて本発明を説明す
る。図５は、本発明を実現するシステムの第二の一実施
例を示したものである。２１はＣ１フラグ記憶手段、２
４はＣ１フラグ書き込み手段、２５はＣ１フラグ読み出
し制御手段である。

【００１７】再生データはまず、再生アンプ１１で増幅
され、データストローブ回路１２でクロックとデータが
再生される。その後、復調回路１３で復調され、ＲＡＭ
１４に書き込まれる。その後、図６に示したような流れ
に従って、Ｃ１訂正及びＣ２訂正が行われる。この時、
Ｃ１訂正及びＣ２訂正を行う順序は、Ｃ１アドレスコン
トロール回路１８及びＣ２アドレスコントロール回路１
９によって制御される。まず、Ｃ１アドレスコントロー
ル回路１６により、ＲＡＭ１４のデータが読みだされ、
Ｃ１訂正回路１５で、Ｃ１訂正を行う（ステップ５
１）。このＲＡＭ１４から読みだされたデータは、ブロ
ックアドレス００のブロックから、Ｃ１パリティ６によ
り誤り検出及び訂正され、Ｃ１訂正の結果（以下これを
Ｃ１フラグと呼ぶ。）が、Ｃ１フラグ書き込み手段２４
により、一時、ＲＡＭ１４に記憶される（ステップ５
２）。Ｃ１フラグは、Ｃ１訂正の結果を、訂正を行った
データの数又は、訂正不能の場合に分け符号化して記憶
されている。ここで、このＣ１フラグは、ブロックアド
レス００のデータに関してはすべて同じ符号で記憶され
ている。続いてブロックアドレス０１，０２…の順に一
フィールド全てのブロックについて、Ｃ１訂正を行ない
Ｃ１フラグを各々付加する（ステップ５３）。つぎに、
一フィールド分のＣ２訂正に必要なＣ１フラグを、Ｃ１
フラグ読み出し制御手段２５により、ＲＡＭ１４から読
みだして、Ｃ１フラグ記憶手段２１に記憶する（ステッ
プ５４）。その後、Ｃ１フラグ記憶手段２１からＣ１フ
ラグを読みだしながら、Ｃ２訂正を行う。Ｃ２パリティ
による誤り訂正は、第一の実施例と同様に、データを出
力する順序に従って、即ち、Ｃ２アドレスコントロール
回路１９によって、時系列の順序でＣ２訂正回路１６に
データを送り誤り訂正を行う(ステップ５５）。Ｃ２訂
正回路１６により誤り訂正が行われたデータは、補間回
路１７によって補間処理を行った後、データ出力２３に
出力する。

【００１８】従来の、Ｃ１フラグを記憶する記憶手段を
持たないシステムの場合では、Ｃ２パリティＱ００によ
る訂正を行うために、ブロックアドレス００，００＋
ｄ，００＋２ｄ…のＣ１フラグを読みだしＣ２訂正を行
う。Ｃ１フラグはそのブロック内のデータに対して等し
いので、Ｃ２訂正を行い、次にブロックアドレス０１，
０１＋ｄ，０１＋２ｄ…ブロック内のデータに対してＣ
２訂正を行うという順序、即ち、Ｑ００，Ｑ１０，……
Ｑ０１，Ｑ１１，……という順序（図３の矢印ｂの方
向）でＣ２訂正を行っていくので、一フィールド全ての
データの訂正が終わらなければ、データを出力すること
ができない。または、出力する順序に従ってＣ２訂正を
行うには、毎回ＲＡＭ１４からＣ１フラグを読みだすた
めに、Ｃ２訂正の処理時間が長くなる。

【００１９】それに対して、本実施例によれば、最初に
ＲＡＭ１４からＣ１フラグ記憶手段２１に一フィールド
分のＣ１フラグを全て読むので、毎回ＲＡＭ１４からＣ
１フラグを読む必要が無くなる。このため、データを出
力するまでの遅延時間を短縮することができる。このよ
うに、Ｃ１フラグを読みだす回数が一回でよいことと、
出力する順序に従ってＣ２訂正を行うことができるた
め、再生時の信号処理による遅延時間を短縮することが
でき、映像信号を合わせて出力するシステムの場合、Ａ
Ｖ遅延を小さくすることができる。

【００２０】つぎに図７、図８、図９を用いて本発明の
他の実施例を説明する。図７は、本発明を実現するシス
テムの第三の実施例を示したものである。２１はＣ１フ
ラグ記憶手段、２２はＣ１フラグ処理回路、２４はＣ１
フラグ書き込み手段、２５はＣ１フラグ読み出し制御手
段である。

【００２１】ここで図９に、本実施例で前提とするＣ２
訂正のアルゴリズムの一例を示す。Ｃ１フラグは、Ｃ１
訂正の結果、即ち、訂正を行ったデータの数又は、訂正
不能の場合に分け符号化して記録している。図９中３
０，３２，３４は、Ｃ２訂正により誤りが検出されたデ
ータにＣ１訂正が行われたか、もしくは訂正不能であっ
たことを示すＣ１フラグが付加されているかを判断する
部分、３１，３３，３５は、Ｃ１訂正を行ったか、もし
くは訂正不能であったことを示すＣ１フラグがＣ２訂正
のためのブロック内に何個あるかを判断する部分であ
る。Ｃ２訂正を行う場合は、先ず、誤りの数を検出す
る。誤り０個の場合は訂正せず、誤りがあった場合は、
Ｃ１フラグが付加されたデータの位置及びＣ１フラグの
数を検出する。Ｃ２訂正により誤りが検出されたデータ
にＣ１訂正が行われたか、もしくは訂正不能であった場
合には、さらに次の条件判断を行う。そうでない場合
は、Ｃ２訂正により訂正を行う。次の条件判断では、Ｃ
１訂正を行ったデータの数からＣ２訂正を行うかどうか
を判断する。Ｃ１訂正を行ったデータの数が多い場合
と、検出された誤りの数が訂正能力を越えている場合は
訂正不能となる。

【００２２】つぎに、図７の動作について説明する。再
生データは、まず、再生アンプ１１で増幅され、データ
ストローブ回路１２でクロックとデータが再生される。
その後、復調回路１３で復調され、ＲＡＭ１４に書き込
まれる。その後、図８に示したような流れに従って、Ｃ
１訂正及びＣ２訂正が行われる。この時、Ｃ１訂正及び
Ｃ２訂正を行う順序は、Ｃ１アドレスコントロール回路
１８及びＣ２アドレスコントロール回路１９によって制
御される。まず、Ｃ１アドレスコントロール回路１８に
より、ＲＡＭ１４のデータが読みだされ、Ｃ１訂正回路
１５で、Ｃ１訂正を行う（ステップ６１）。ＲＡＭ１４
から読みだされたデータは、ブロックアドレス００のブ
ロックから、Ｃ１パリティ６により誤り検出及び訂正さ
れ、Ｃ１フラグ書き込み手段２４により、ＲＡＭ１４に
Ｃ１フラグが記憶される（ステップ６２）。ここで、こ
のＣ１フラグは、ブロックアドレス００のデータに関し
てはすべて同じ符号で記憶されている。続いてブロック
アドレス０１，０２…の順に一フィールド全てのブロッ
クについて、Ｃ１訂正を行ないＣ１フラグを各々付加す
る（ステップ６０）。つぎに、一フィールド分のＣ１フ
ラグを、Ｃ１フラグ読み出し制御手段２５によりＲＡＭ
１４から読みだし、Ｃ１フラグ処理回路２２で処理する
（ステップ６３）。Ｃ１フラグ処理回路２２は、Ｃ１訂
正を行ったデータの数又は、訂正不能の場合に分けてＣ
１フラグをカウントする回路と、Ｃ１フラグが付加され
たデータの位置を検出する回路を備えている。Ｃ１フラ
グ処理回路２２でＣ１フラグの数をカウントし、Ｃ１フ
ラグが付加されたデータの位置を検出した結果を、Ｃ１
フラグ記憶手段２２に記憶する（ステップ６４）。その
後、第一の実施例と同様に、出力する順序に従って、Ｃ
２訂正を行なう（ステップ６５）。Ｃ２訂正では、Ｃ１
フラグを全て記憶して呼び出す必要はなく、誤り訂正す
るために必要な情報、即ち、図９中アルゴリズムにある
ように、訂正を行ったデータの数や訂正を行ったデータ
の位置を記憶すれば良い。そのため、Ｃ１フラグ記憶手
段２２はＣ１フラグを全て記憶するものではなく、デー
タを１０個程度記憶できるものであれば良いので、非常
に小さな回路規模で構成することができる。

【００２３】このように、本実施例によれば、Ｃ１フラ
グをＣ２訂正の前に、一フィールド分ＲＡＭ１４から読
みだして、Ｃ１フラグを処理して記憶するため、Ｃ１フ
ラグ記憶手段２２が非常に小さな回路規模で構成するこ
とができること、出力する順序に従ってＣ２訂正を行う
ことができることにより、再生時の信号処理による遅延
時間を短縮することができる。また、映像信号を合わせ
て出力するシステムの場合、ＡＶ遅延を小さくすること
ができる。

【００２４】

【発明の効果】本発明によれば、Ｃ２訂正を行うとき
に、ＲＡＭからＣ１フラグを一フィールド分先読みし、
Ｃ１フラグを処理して記憶するため、Ｃ１フラグ記憶手
段が非常に小さな回路規模で構成することができるこ
と、出力する順序に従ってＣ２パリティによる訂正を行
うことができることにより、再生時の信号処理による遅
延時間を短縮することができる。また、映像信号を合わ
せて出力するシステムの場合、ＡＶ遅延を小さくするこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図、

【図２】テープ上の記録パターンの説明図、

【図３】一フィールドのデータ配置図、

【図４】訂正処理の流れの一実施例を示したフローチャ
ート、

【図５】本発明の第二の実施例のブロック図、

【図６】訂正処理の流れの第二の実施例を示したフロー
チャート、

【図７】本発明の第三の実施例のブロック図、

【図８】訂正処理の流れの第三の実施例を示したフロー
チャート、

【図９】訂正処理の流れの第四の実施例を示したフロー
チャート。

【符号の説明】

１０…再生データ入力、１１…再生アンプ、１２…デー
タストローブ回路、１３…復調回路、１４…ＲＡＭ、１
５…Ｃ１訂正回路、１６…Ｃ２訂正回路、１７…補間回
路、１８…Ｃ１アドレスコントロール回路、１９…Ｃ２
アドレスコントロール回路、２０…タイミング生成回
路、２３…データ出力。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 裕 横浜市戸塚区吉田町292番地株式会社日立 製作所映像メデイア研究所内

Claims (6)

【特許請求の範囲】
1. 【請求項１】時系列的に入力されたデータが、Ｎ個ずつ
   （Ｎ：自然数）グループに分けられ、そのＮ個のデータ
   に対して付加された第一の誤り訂正符号により一ブロッ
   クが構成され、さらにｍ＋ｎｄ（ｄ＝１…Ｄ）（ｍ，
   ｎ，ｄ，Ｄ：自然数）というようにｄブロックずつ離れ
   た各ブロック内のＮ×（ｍ＋ｎｄ）＋ｋ番目（ｋ：自然
   数）のデータに対して、第二の誤り訂正符号が付加さ
   れ、前記ブロックがＭ個（Ｍ：自然数）集まって一フィ
   ールドを構成して、前記フォーマットのデータを再生す
   る装置であって、再生データを一時記憶する第一の記憶
   手段と第一の誤り訂正手段と第二の誤り訂正手段を持つ
   ディジタル信号再生装置において、 前記一時記憶手段から、前記第二の誤り訂正手段にデー
   タを送るアドレス制御手段を設け、前記第一の記憶手段
   に入力した順序と同じ順序で前記一時記憶手段から、前
   記第二の誤り訂正手段にデータを送ることを特徴とする
   ディジタル信号再生装置。
2. 【請求項２】時系列的に入力されたデータが、Ｎ個ずつ
   グループに分られ、そのＮ個のデータに対して付加され
   た第一の誤り訂正符号により一ブロックが構成され、さ
   らにｍ，ｍ＋ｄ，ｍ＋２ｄ，…というようにｄブロック
   ずつ離れた各ブロック内のｋ番目のデータに対して、第
   二の誤り訂正符号が付加され、前記ブロックがＭ個集ま
   って一フィールドを構成し、前記フォーマットのデータ
   を再生するディジタル信号再生方法において、 時系列的に入力と同じ順序で、第二の誤り訂正処理を行
   なうことを特徴とするディジタル信号再生方法。
3. 【請求項３】請求項１において、 前記第一の誤り訂正により前記各ブロックごとにデータ
   を何個訂正したか、または訂正不能であったかを表すフ
   ラグを、再生データを一時記憶する外部記憶手段に書き
   込む書き込み制御手段と、第二の誤り訂正処理を行う前
   に、外部記憶手段から前記フラグを一フィールド分先に
   読み出す、フラグ読み出し制御手段と、前記一フィール
   ド分のフラグを記憶する手段を持つディジタル信号再生
   装置。
4. 【請求項４】請求項２において、 前記第一の誤り訂正により前記各ブロックごとにデータ
   を何個訂正したか、または訂正不能であったかを表すフ
   ラグを、再生データを一時記憶する外部記憶手段に書き
   込み、第二の誤り訂正処理を行う前に、外部記憶手段か
   ら上記フラグを一フィールド分先に読み出して、一時フ
   ラグを記憶手段に記憶するディジタル信号再生方法。
5. 【請求項５】請求項１において、 第一の誤り訂正により前記各ブロックごとにデータを何
   個訂正したか、または訂正不能であったかを表すフラグ
   を、第二の誤り訂正を行う前に読み出して、第二の誤り
   訂正のグループごとに、前記各フラグが付加されたデー
   タと各フラグの数を検出する手段と、前記一フィールド
   分の結果を一時記憶する手段を持つディジタル信号再生
   装置。
6. 【請求項６】請求項２において、 第一の誤り訂正により前記各ブロックごとにデータを何
   個訂正したか、または訂正不能であったかを表すフラグ
   を、第二の誤り訂正を行う前に読み出し、第二の誤り訂
   正のグループごとに、第一の誤り訂正により訂正を行っ
   たデータの場所と、第一の誤り訂正によって訂正したデ
   ータの数を検出する処理と、前記一フィールド分の処理
   結果を一時蓄える処理を設けたディジタル信号再生方
   法。