JPH0510120B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、無線送信機を含む送信部から操縦
に関する情報を表わす伝送符号を送信し、これ
を、模型の飛行機や模型の自動車等の被操縦体に
実装されていて無線受信機を含む受信部にて受信
して、被操縦体の可変部位を遠隔制御する模型飛
行機等無線遠隔操縦装置に関わり、とくに、上記
操縦に関する情報と、その情報に従つて遠隔制御
される被操縦体の可変部位との対応関係と簡単な
手動操作に応じて電気的に変更可能とした改良に
関するものである。

＜従来技術＞ 従来、この種の模型飛行機等遠隔操縦装置の送
信部は、典型的には第３図に示されるような構成
となつている。

すなわち、操作面上の一つの操縦レバー１に連
動する可変抵抗器２、３と他の操縦レバー１′に
連動する可変抵抗器４とが操縦に係る被操縦体の
各可変部位に割り当てられたチヤンネルごとに各
別に配置され、各可変抵抗器２，３，４の一端は
共通電源Ｖに、各他端は接地に、それぞれ、接続
されてブリーダを形成している。

そして、上述の可変抵抗器２，３，４は、それ
ぞれ制御電圧生成回路２Ａ，３Ａ，４Ａを構成し
ている。

操縦に係る可変部位に関しては、例えば、被操
縦体が模型飛行機である場合には、第１チヤンネ
ルの可変抵抗器２は、エルロン（主翼の補助翼）
の操縦を、第２チヤンネルの可変抵抗器３は、エ
レベータ（水平尾翼の補助翼）の操縦を、又、第
３チヤンネルの可変抵抗器４は、スロツトルの操
縦をそれぞれ分担する。

通常、操作面上の、二つの操縦レバー１，１′
は、それぞれ、縦横に操作可能であつて、各操縦
レバー１，１′の変位領域ごとに可変抵抗器２，
３，４が各別に連動操作されるものである。

そして、各制御電圧生成回路２Ａ，３Ａ，４Ａ
中の各可変抵抗器２，３，４の摺動子は、それぞ
れ、マルチプレクサ５の各入力端子に接続され、
該マルチプレクサの出力端子は、後続のアナロ
グ・デイジタル変換器６に接続されている。さら
に、該アナログ・デイジタル変換器６の出力端子
からは、複数の線条から成るデータバス６ａが後
続の並直列変換回路７の入力端子に延び、該並直
列変換回路７の出力端子からは、一対のデータ線
７ａが無線送信機８の入力端子に延びている。８
ａは、無線送信機８の送信アンテナである。

一方、並直列変換回路７には、クロツクパルス
発振回路９とアドレスカウンタ１０が接続され、
該カウンタ１０の出力端子からは、複数の線条か
ら成るアドレスバス１０ａがマルチプレクサ５の
アドレス端子に延びている。

かかる従来装置の構成において、操縦に際し
て、二つの操縦レバー１、１′をそれぞれの変位
領域にて操作すると、これに連動して、各可変抵
抗器２，３，４の各摺動子２ａ，３ａ，４ａが摺
動し、各操縦子１，１′のそれぞれの変位領域で
の変位量に応じた各制御電圧E1，E2，E3が各摺
動子２ａ，３ａ，４ａに現われ、これらがマルチ
プレクサ５の入力端子に同時的に供給される。

いま、マルチプレクサ５へのアドレス符号C4
が第１の入力端子を指定しているものと仮定する
と、マルチプレクサ５の第１の入力端子に供給さ
れている制御電圧E1が選択されて、該マルチプ
レクサの出力端子に現われ、これがアナログ・デ
イジタル変換器６に供給され、ここで、並列のデ
イジタル符号に変換されて、制御電圧E1を表わ
す制御電圧符号C1としてデータバス６ａ経由で
直並列変換回路７に供給される。

並列の制御電圧符号C1の供給を受けた並直列
変換回路７は、該符号C1を通常的な伝送符号に
組み立てて、これをクロツクパルス発振回路９か
らのクロツクパルスS1の周波数で規定されるビ
ツトレートの直列伝送符号C2に変換し、これを
データ線７ａ経由で無線送信機８に転送し、ここ
から、受信部（図示せず）中に無線受信機に向け
て送信する。

一方、並直列変換回路７は、制御電圧E1由来
の制御電圧符号C1についての第１チヤンネル分
の伝送符号C2の転送を完了すると、完了符号C3
をアドレスカウンタ１０に送つてこれを歩進させ
る。

すると、該カウンタ１０は、次のアドレスを表
わすアドレス符号C4をアドレスバス１０ａ経由
でマルチプレクサ５のアドレス端子に送るので、
これに応答して、該マルチプレクサ５は、その第
２の入力端子に供給されている制御電圧E2を選
択して、これをその出力端子経由でアナログ・デ
イジタル変換器６に供給する。

かくして、一つの制御電圧を表わす第１チヤン
ネル分の伝送符号C2が送出されると、マルチプ
レクサ５へのアドレス符号C4が歩進して、次の
制御電圧を選択し、これを表わす第２チヤンネル
分の伝送符号C2が送出され、以下同様にして、
二つの操縦レバー１，１′の各変位領域での変位
量で表わされるところの操縦に関する情報が各可
変部位に割り当てられた各チヤンネルごとのタイ
ムスロツトに時分割されて送出され、これを、そ
の無線受信機にて受信した受信部が各チヤンネル
に対応する各可動部位を二つの操縦レバー１，
１′の各変位量に応じた変位量だけ変位させて、
被操縦体を遠隔操縦するものである。

＜発明が解決しようとする問題点＞ 上記従来装置は、送信部での操縦に関する情
報、すなわち、各操縦レバーの操作ごとの制御電
圧の各チヤンネルへの割当関係が該送信部での配
線接続により固定的に特定され、さらに、受信部
での各可動部位の各チヤンネルへの割当関係もま
た同様に固定的に特定されてしまうものであつた
が、一つの送信部に対して、一つの受信部、すな
わち、一つの被操縦体を固定的に対応させて操縦
する場合には、送信部の製造時に適切なチヤンネ
ル割当てを固定的に行つておけば足りるので、取
り立てる程度の不都合はなかつた。

ところで、一般に、被操縦体の種類（例えば、
飛行機、ヘリコプター、自動車等）によつて、さ
らには、同一種類の被操縦体であつても、国ごと
の操縦上の慣習の相違（例えば、飛行機に関し
て、日本では、スロツトルが右手側操縦レバーの
第３チヤンネルに割当てられるのに対して、ヨー
ロツパ諸国では、それが左手側操縦レバーの第２
チヤンネルに割当てられる。）によつて区々に異
つたチヤンネル割当てが行われているが、近時、
高級化指向の装置での経済性等の観点から、一つ
の送信部に対して複数の被操縦体の一つずつを取
り換えて対応させることや、送受信部を各国の異
る操縦上の慣習に対処して共通使用に供すること
が要請されるようになつた。

しかしながら、従来装置で、このような要請に
応えようとすると、送信部での配線の接続替えに
よつてチヤンネル割当ての変更をいちいち行わな
ければならないので、そのチヤンネル割当ての変
更操作が極めて煩雑で、しかも、誤動作が多いと
いう問題点があつた。

＜問題点を解決するための手段＞ この発明は、上記従来技術に基づくチヤンネル
割当て変更操作の煩雑さ等の問題点に鑑み、設定
された自己アドレスと設定された接続先アドレス
とに基づくチヤンネルオフセツト値をチヤンネル
アドレスごとに記憶しておき、各チヤンネルアド
レスごとに、そのチヤンネルアドレスのオフセツ
ト値を読み出して実行アドレスを算出し、この実
行アドレスに応じたマルチプレクサの切替え動作
を確保することによつて、上記問題点を解決し、
割当て変更の対象であるチヤンネルを表わす自己
アドレスと、その割当て変更の対象であるチヤン
ネルが割当て変更後に割当てられるべきチヤンネ
ルを表わす接続先アドレスとを指定するのみの極
めて簡単なチヤンネル変更操作で確実にチヤンネ
ル割当ての変更ができる優れたチヤンネル変更装
置を提供せんとするものである。

＜作用＞ この発明の構成は、第１図に示されるように、
チヤンネル変更操作に際して、自己アドレスと接
続先アドレスとが指定されると、オフセツト値演
算手段１９が自己アドレスごとにそれに対応する
オフセツト値を算出し、これを、オフセツトメモ
リ手段１４がチヤンネルアドレスごとに読み出し
可能に記憶し、チヤンネルアドレスが歩進して自
己アドレスに一致したときに、そのチヤンネルア
ドレスを表わすチヤンネルアドレス符号C4に応
答して、該メモリ手段がその自己アドレスに係る
オフセツト値を読み出し出力し、このオフセツト
値を受けた実行アドレス演算手段１５がその時点
でのチヤンネルアドレスとオフセツト値とに基づ
いて実行アドレスを算出し、この実行アドレスを
表わす実行アドレス符号C7に応答して、マルチ
プレクサ５が各操縦レバー１，１′にて制御可能
な各制御電圧E1，E2，E3を択一的に選択して出
力するようにし、これにより、マルチプレクサ５
での各制御電圧の選択順序を変更し、もつて、自
己アドレスとして指定されるところの割当て変更
対象のチヤンネルを接続先アドレスとして指定さ
れるところの割当て変更後に割当てられるべきチ
ヤンネルに向けて切り換えるように作用するもの
である。

＜実施例＞ この発明の一実施例の構成と動作を第１図〜第
２図に基づいて説明する。

アドレスカウンタ１０から延びるアドレスバス
１０ａは、ランダムアクセスメモリから成るオフ
セツトメモリ１１のアドレス端子に接続され、さ
らに分岐して、デイジタル比較回路から成る一致
検出回路１２の一方の入力端子に接続され、該一
致検出回路の出力端子は単安定マルチバイブレー
タ１３を介してオフセツトメモリ１１の制御端子
に接続されている。そして、これらオフセツトメ
モリ１１、一致検出回路１２、単安定マルチバイ
ブレータ１３は全体としてオフセツトメモリ手段
１４を構成している。

さらに、アドレスカウンタ１０からのアドレス
バス１０ａは分岐して、実行アドレス演算手段１
５としてのデイジタル加算器１５の一方の入力端
子に接続され、該加算器の他方の入力端子には、
オフセツトメモリ１１からの出力信号線１１ａが
延びていて、該加算器の出力端子からは、実行ア
ドレスバス１５ａがマルチプレクサ５のアドレス
端子に延びている。

一方、一致検出回路１２の他方の入力端子に
は、デイジタル符号設定器から成る自己アドレス
設定器１６の出力端子から延びる自己アドレス線
１６ａが接続され、該自己アドレス線はさらに分
岐して、デイジタル減算器１７の減算端子に接続
され、該減算器の被減算端子には、デイジタル符
号設定器から成る接続アドレス設定器１８の出力
端子から延びる接続先アドレス線１８ａが接続さ
れ、さらに、該減算器１７の出力端子からは、オ
フセツトメモリ１１への入力信号線１１ｂが延び
ている。

そして、自己アドレス設定器１６、デイジタル
減算器１７、接続先アドレス設定器１８は全体と
してオフセツト値演算手段１９を構成している。

他の構成要素は第３図中にて同一の符号で表わ
されるものとそれぞれ同一である。

上記構成において、チヤンネル変更操作が施さ
れていない定常運転時には、オフセツトメモリ１
１の各チヤンネルアドレスごとに記憶されている
オフセツト値がすべて０であるので、これを常に
一方の入力端子に受けているデイジタル加算器１
５は実質的に演算処理を行わないこととなり、ア
ドレスカウンタ１０からのチヤンネルアドレス符
号C4がアドレスバス１０ａから実行アドレスバ
ス１５ａ経由で直接的にマルチプレクサ５のアド
レス端子に供給される。その結果、第３図の従来
装置のそれと全く同様の作動が確保される。

次いで、例えば、第１チヤンネルを第３チヤン
ネルに、そして、第３チヤンネルを第１チヤンネ
ルにそれぞれ入れ換えるようなチヤンネル変更操
作を行うに際しては、先ず、第１ステツプの操作
として、自己アドレス設定器１６に割当て変更の
対象であるチヤンネルを表わす自己アドレス、す
なわち、この場合には、１を手動設定し（第２図
ａ）、さらに、同時的に、接続先アドレス設定器
１８にその割当て変更の対象であるチヤンネルが
変更後に割当てられるべきチヤンネルを表わす接
続先アドレス、すなわち、この場合には、３を手
動設定する（第２図ｂ）。

そして、従来装置でのそれと同様に制御電圧
E1，E2，E3の一つ一つを表わす制御電圧符号C1
が一つの伝送符号C2に並直列変換されるたびご
とに歩進するアドレスカウンタ１０からのチヤン
ネルアドレス符号C4がアドレスバス１０ａ経由
で一致検出回路１２の一方の入力端子に導かれて
いて、これが、自己アドレス線１６ａ経由で該一
致検出回路の他方の入力端子に導かれている自己
アドレス符号C5に一致したこと、すなわち、こ
の場合には、チヤンネルアドレス符号C4が第１
チヤンネルを表していることを該検出回路１２に
て検出して、単安定マルチバイブレータ１３をト
リガして、各チヤンネルに割当てられたタイムス
ロツト（並直列変換回路７での一つの伝送符号の
組立てに要する時間）よりも相当に短い、該マル
チバイブレータの準安定期間だけオフセツトメモ
リ１１の制御端子に「１」を供給してこれを書き
込みモードに移行させる。

この間、デイジタル減算器１７の減算端子に
は、自己アドレス線１６ａ経由で自己アドレス符
号C5が、さらに、その被減算端子には、接続先
アドレス線１８ａ経由で接続先アドレス符号C6
が、それぞれ、同時的に供給されているので、こ
れらの符号に応答して、デイジタル減算器１７で
は、接続先アドレスから自己アドレスを減算し
て、オフセツト値を算出する演算処理が行われて
いて、演算結果のオフセツト値を表わすオフセツ
ト符号C7が入力信号線１１ｂ経由でオフセツト
メモリ１１に供給され、この時点で該メモリのア
ドレス端子に供給されているアドレス符号C4で
指定されるアドレスに該オフセツト値が記憶され
る。

すなわち、上記動作例の場合には、デイジタル
減算器１７にて、接続先アドレス３（第２図ｂ）
から自己アドレス１（第２図ａ）が減算されて、
その演算結果の２が第１チヤンネルアドレスに対
応してきて予めクリアされて０が記憶されている
オフセツトメモリ１１の第１番地（第２図ｃ）に
更新記憶される（第２図ｄ）。

続いて、チヤンネル変更操作の第２ステツプの
操作として、入れ換えの他方のチヤンネルに関し
ても、チヤンネル変更操作を行うが、上記動作例
の場合には、自己アドレス３を自己アドレス設定
器１６に設定し（第２図ｅ）、さらに、同時的に
接続先アドレスの１を接続先アドレス設定器１８
に設定すると（第２図ｆ）、デイジタル減算器１
７、オフセツトメモリ１１、アドレスカウンタ１
０、一致検出回路１２、単安定マルチバイブレー
タ１３が上記同様に協働して、オフセツトメモリ
１１の、第３チヤンネルに対応する第３番地に
は、オフセツト値の（−２）が更新記憶される
（第２図ｇ）。

一方、後続の定常運転では、単安定マルチバイ
ブレータ１３が安定状態に戻つて、その状態に留
まり、オフセツトメモリ１１の制御端子が「０」
にロツクされるので、該メモリは読出しモードで
作動する。

そして、並直列変換回路７での、１つの伝送符
号C2の組立て完了ごとの歩進するアドレスカウ
ンタ１０からチヤンネルアドレス符号C4をその
アドレス端子に受けたオフセツトメモリ１１から
は、各チヤンネルアドレス符号C4に対応する各
アドレス（番地）に記憶されているオフセツト
値、つまり、各チヤンネルごとのオフセツト値が
チヤンネルの歩進に同期して、出力信号線１１ａ
経由で読み出されてデイジタル加算器１５の一方
の入力端子に供給される。

このとき、該加算器の他方の入力端子には、ア
ドレスカウンタ１０からチヤンネルアドレス符号
C4が同時的に供給されているので、該加算器で
は、チヤンネルアドレスの値に対して、そのチヤ
ンネルのオフセツト値が加算されて、実行アドレ
スが算出され、これを表わす実行アドレス符号
C8が実行アドレスバス１５ａ経由でマルチプレ
クサ５のアドレス端子に供給される。

すなわち、上記動作例の場合には、第１チヤン
ネルに割当てられたタイムスロツト中では、第１
チヤンネルを表すチヤンネルアドレス符号C4に
指定されて、オフセツトメモリ１１の１番地から
第１のチヤンネルのオフセツト値としての２が読
み出され、これと、第１チヤンネルを表わすチヤ
ンネルアドレス符号C4の１とが加算されて実行
アドレス３が算出され（第２図ｈ）、これを表わ
す実行アドレス符号C8がマルチプレクサ５に供
給される。

すると、これに応答して、該マルチプレクサ
は、第１チヤンネルに割当てられたタイムスロツ
ト中で、第３の入力端子に供給されていて、元
来、第３チヤンネルに割当てられたタイムスロツ
ト中で供給すべき制御電圧E3を選択して、これ
をアナログ・デイジタル変換器６に供給する。

続く第２チヤンネルに割当てられたタイムスロ
ツト中では、第２チヤンネルを表わすチヤンネル
アドレス符号C4に応答してオフセツトメモリ１
１の２番地から０が読み出されるので、この場
合、実行アドレスはチヤンネルアドレスに一致す
る（第２図ｉ）。したがつて、第２チヤンネルを
表わす実行アドレス符号C8に応答して、マルチ
プレクサ５は、第２チヤンネルに割当てられたタ
イムスロツト中で、第２の入力端子に供給されて
いる制御電圧E2を選択して、アナログ・デイジ
タル変換器６に供給する。

さらに、続く第３チヤンネルに割当てられたタ
イムスロツト中では、第３チヤンネルを表わすチ
ヤンネルアドレス符号C4に応答して、オフセツ
トメモリ１１の第３番地から第３チヤンネルのオ
フセツト値（−２）が読み出され、これと第３チ
ヤンネルを表わすチヤンネルアドレス符号C4の
３とが加算されて、実行アドレスの１が算出され
（第２図ｊ）、これを表わす実行アドレス符号C8
がマルチプレクサ５に供給されて、ここで、元来
第１チヤンネルに割当てられたタイムスロツト中
に供給されるべき制御電圧E1が選択されて、ア
ナログ・デイジタル変換器６に供給される。

以後、同様の動作が繰返して行われるものであ
るが、上記動作例の場合には、他のすべてのチヤ
ンネルのオフセツト値が０であるので、これらの
チヤンネルに関しては、チヤンネル変更は行われ
ない。

＜効果＞ 以上のようにこの発明によれば、設定された自
己アドレスと設定された接続先アドレスとに基づ
いて、チヤンネルごとのオフセツト値を算出し、
これを、チヤンネルごとに記憶しておき、各チヤ
ンネルを表わすチヤンネルアドレスの値と各チヤ
ンネルごとのオフセツト値とに基づいて、実行ア
ドレスを算出してこれをマルチプレクサに供給
し、該マルチプレクサによる制御電圧の選択順序
を変更し、もつて、各チヤンネルに割当てられた
タイムスロツトへの各制御電圧の択一的供給の順
序、すなわち、各制御電圧の各チヤンネルへの割
当ての順序を変更するように構成したことによ
り、一つの送信部に対して、複数の被操縦体の一
つずつを取り換えて対応させたり、送受信部を国
ごとの異る操縦上の慣習に対処して共通使用に供
したりする場合でも、送信部での配線の接続替え
をいちいち行わなくても済むので、チヤンネル割
当ての変更操作が極めて容易で、誤り操作も少な
いという優れた効果が奏される。

【図面の簡単な説明】

第１図〜第２図はこの発明の一実施例に関する
ものであり、第１図はその構成を示すブロツク
図、第２図はオフセツトメモリ１１の動作説明図
である。第３図は従来例の構成を示すブロツク図
である。 １，１’……操縦レバー、２，３，４……可変
抵抗器、２Ａ，３Ａ，４Ａ……制御電圧生成回
路、５……マルチプレクサ、６……アナログ・デ
イジタル変換器、７……並直列変換回路、８……
無線送信機、９……クロツクパルス発振回路、１
０……アドレスカウンタ、１１……オフセツトメ
モリ、１２……一致検出回路、１３……単安定マ
ルチバイブレータ、１４……オフセツトメモリ手
段、１５……デイジタル加算器（実行アドレス演
算手段）、１６……自己アドレス設定器、１７…
…デイジタル減算器、１８……接続先アドレス設
定器、１９……オフセツト値演算手段。

Claims (1)

1. 【特許請求の範囲】 １ 操縦レバー１，１′の変位に応じた制御電圧
   E1，E2，E3を生成する制御電圧生成回路2A，
   3A，4Aと、 制御電圧E1，E2，E3を並列のデイジタル符号
   に変換して、制御電圧符号C1として出力するア
   ナログ・デイジタル変換器６と、 アナログ・デイジタル変換器６からの制御電圧
   符号C1を直列の伝送符号C2に変換して出力する
   並直列変換回路７と、 並直列変換回路７での各制御電圧符号C1に対
   応する伝送符号C2の出力のたびに歩進して、各
   制御電圧E1，E2，E3に対して本来的に割当てら
   れたチヤンネルを指定するチヤンネルアドレス符
   号C4を出力するアドレスカウンタ１０と、 チヤンネルアドレス符号C4に関連付けられた
   実行アドレス符号C8に応答して、複数の制御電
   圧生成回路2A，3A，4Aからの各制御電圧E1，
   E2，E3を択一的に選択してアナログ・デイジタ
   ル変換器６に供給するマルチプレクサ５と、 並直列変換回路７からの伝送符号C2を受信部
   中の無線受信器に向けて送信する無線送信器８と
   をその送信部中に含む模型飛行機等無線遠隔操縦
   装置において、 各制御電圧E1，E2，E3に対して本来的に割当
   てられたチヤンネルのうちの、割当て変更の対象
   であるチヤンネルを表わす自己アドレスC5が設
   定される自己アドレス設定手段１６と、 各制御電圧E1，E2，E3に対して本来的に割当
   てられたチヤンネルのうちの、割当て変更の対象
   であるチヤンネルが割当て変更後に割当てられる
   べきチヤンネルを表わす接続先アドレスC6が設
   定される接続先アドレス設定手段１８と、 自己アドレスC5と接続先アドレスC6とに基づ
   いて、自己アドレスC5ごとのオフセツト値を算
   出するオフセツト値演算手段１９と、 自己アドレスのオフセツト値をチヤンネルアド
   レスごとに読み出し可能に記憶し、自己アドレス
   に一致するチヤンネルアドレスを表わすチヤンネ
   ルアドレス符号C4に応答して、その自己アドレ
   スに係るオフセツト値を読み出し出力するオフセ
   ツトメモリ手段１４と、 チヤンネルアドレス符号C4が表わすチヤンネ
   ルアドレスと、そのチヤンネルアドレス符号C4
   に応答してオフセツトメモリ手段１４から読み出
   し出力されたオフセツト値とに基づいて実行アド
   レスを算出し、該アドレスを表わす実行アドレス
   符号C8を前記マルチプレクサ５に供給する実行
   アドレス演算手段１５とを付設して成るチヤンネ
   ル変更装置。