JPH05100846A - アキユームレータ指定装置 - Google Patents
アキユームレータ指定装置Info
- Publication number
- JPH05100846A JPH05100846A JP26246091A JP26246091A JPH05100846A JP H05100846 A JPH05100846 A JP H05100846A JP 26246091 A JP26246091 A JP 26246091A JP 26246091 A JP26246091 A JP 26246091A JP H05100846 A JPH05100846 A JP H05100846A
- Authority
- JP
- Japan
- Prior art keywords
- accumulator
- register
- operand
- designated
- designation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 レジスタやＲＡＭをアキュームレータとして
指定するアキュームレータ指定装置を提供する。 【構成】 汎用レジスタをアキュームレータとして任意
指定する場合は、汎用レジスタが持つ固有番号をレジス
タ指定レジスタ６で指定し、また特殊レジスタあるいは
データＲＡＭをアキュームレータとして任意指定する場
合は、特殊レジスタあるいはデータＲＡＭのメモリアド
レスをアドレス指定レジスタ７で指定する。また、アキ
ュームレータのソース／ディスティネーションの指定が
可能であり、アキュームレータが汎用レジスタか否かに
より命令の実行サイクルを変更しており、これにより実
行処理スピードを最適化することができ、膨大な処理を
リアルタイムで処理することが可能となる。
指定するアキュームレータ指定装置を提供する。 【構成】 汎用レジスタをアキュームレータとして任意
指定する場合は、汎用レジスタが持つ固有番号をレジス
タ指定レジスタ６で指定し、また特殊レジスタあるいは
データＲＡＭをアキュームレータとして任意指定する場
合は、特殊レジスタあるいはデータＲＡＭのメモリアド
レスをアドレス指定レジスタ７で指定する。また、アキ
ュームレータのソース／ディスティネーションの指定が
可能であり、アキュームレータが汎用レジスタか否かに
より命令の実行サイクルを変更しており、これにより実
行処理スピードを最適化することができ、膨大な処理を
リアルタイムで処理することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、レジスタやランダムア
クセスメモリ（ＲＡＭ）をアキュームレータとして指定
するアキュームレータ指定装置に関するものである。
クセスメモリ（ＲＡＭ）をアキュームレータとして指定
するアキュームレータ指定装置に関するものである。
【０００２】
【従来の技術】従来のアキュームレータ指定装置では、
データの一時保管・記憶用としてハードウェアで数本の
レジスタをアキュームレータとして備え、アキュームレ
ータにデータを転送し、アキュームレータを固定オペラ
ンドとして演算することによりソフトウェアを実行する
方法がとられてきた。しかしながらソフトウェアが扱う
処理内容が複雑になると、アキュームレータではオペラ
ンドが固定となるため、アキュームレータにデータを待
避したり転送する処理が必要になり、プログラム効率が
悪くなるという欠点があった。
データの一時保管・記憶用としてハードウェアで数本の
レジスタをアキュームレータとして備え、アキュームレ
ータにデータを転送し、アキュームレータを固定オペラ
ンドとして演算することによりソフトウェアを実行する
方法がとられてきた。しかしながらソフトウェアが扱う
処理内容が複雑になると、アキュームレータではオペラ
ンドが固定となるため、アキュームレータにデータを待
避したり転送する処理が必要になり、プログラム効率が
悪くなるという欠点があった。
【０００３】またハードウェアの実装技術が発展をと
げ、多くのレジスタを実装することが可能となりレジス
タ方式のアーキテクチャを採用するハードウェアが増え
てきている。
げ、多くのレジスタを実装することが可能となりレジス
タ方式のアーキテクチャを採用するハードウェアが増え
てきている。
【０００４】その反面、引き数の受け渡しなどでは固定
レジスタに対しデータの授受を行う場合も多く、オブジ
ェクト生成効率が向上し、ハードウェアの処理速度が向
上することからアキュームレータ方式のハードウェアも
長所が多かった。
レジスタに対しデータの授受を行う場合も多く、オブジ
ェクト生成効率が向上し、ハードウェアの処理速度が向
上することからアキュームレータ方式のハードウェアも
長所が多かった。
【０００５】これらの点を鑑みて、レジスタ方式であり
ながらレジスタの一部をアキュームレータとして固定オ
ペランドで取り扱うアーキテクチャが考えられている。
しかしながら、アキュームレータとして扱えるレジスタ
が特定のレジスタに限られていたり、アキュームレータ
を固定オペランドとして取り扱うにもかかわらず、命令
の実行サイクルが通常フォーマットと同じである場合も
あった。
ながらレジスタの一部をアキュームレータとして固定オ
ペランドで取り扱うアーキテクチャが考えられている。
しかしながら、アキュームレータとして扱えるレジスタ
が特定のレジスタに限られていたり、アキュームレータ
を固定オペランドとして取り扱うにもかかわらず、命令
の実行サイクルが通常フォーマットと同じである場合も
あった。
【０００６】一方、オペランドの対象となるデータ格納
先をアクセスするシーケンスはアドレッシングモードに
よって実行サイクルは異なるが、（１）ソースオペラン
ドとディスティネーションオペランドを別タイミングで
アクセスする、（２）ソースオペランドとディスティネ
ーションオペランドを同タイミングでアクセスする、と
いう方法が考えられている。しかしながら、このシーケ
ンスは命令毎に固定されており、ソースオペランドとデ
ィスティネーションオペランドの格納先に依存しておら
ず、オペランドアクセスに時間を費やしている。
先をアクセスするシーケンスはアドレッシングモードに
よって実行サイクルは異なるが、（１）ソースオペラン
ドとディスティネーションオペランドを別タイミングで
アクセスする、（２）ソースオペランドとディスティネ
ーションオペランドを同タイミングでアクセスする、と
いう方法が考えられている。しかしながら、このシーケ
ンスは命令毎に固定されており、ソースオペランドとデ
ィスティネーションオペランドの格納先に依存しておら
ず、オペランドアクセスに時間を費やしている。
【０００７】
【発明が解決しようとする課題】このような従来のアキ
ュームレータ指定装置ではアキュームレータとして専用
のレジスタがハードウェア上で決められているため、ソ
フトウェアでの制約が多く、効率よくプログラムコード
を発生できない問題があった。さらに、単純なアキュー
ムレータ方式のハードウェアでは膨大な処理をリアルタ
イムで処理することは困難であった。
ュームレータ指定装置ではアキュームレータとして専用
のレジスタがハードウェア上で決められているため、ソ
フトウェアでの制約が多く、効率よくプログラムコード
を発生できない問題があった。さらに、単純なアキュー
ムレータ方式のハードウェアでは膨大な処理をリアルタ
イムで処理することは困難であった。
【０００８】本発明は上記課題を解決するものであり、
効率よくプログラムコードを発生でき、かつ、プログラ
ムサイズと実行処理スピードを最適化し、膨大な処理を
リアルタイムに実行するアキュームレータ指定装置を提
供することを目的とするものである。
効率よくプログラムコードを発生でき、かつ、プログラ
ムサイズと実行処理スピードを最適化し、膨大な処理を
リアルタイムに実行するアキュームレータ指定装置を提
供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するために、汎用レジスタあるいは特殊用途の専用レジ
スタあるいはデータ・ランダムアクセスメモリ（ＲＡ
Ｍ）をアキュームレータとして指定するアキュームレー
タ指定手段を備え、中央演算装置（ＣＰＵ）の動作形態
を決定する命令フォーマット内で前記アキュームレータ
指定手段により指定されたアキュームレータをソースオ
ペランドあるいはディスティネーションオペランドとし
て指定し、アキュームレータとして指定されたソースオ
ペランドあるいはディスティネーションオペランドと、
前記命令フォーマット内のオペランドより指定されたデ
ィスティネーションオペランドあるいはソースオペラン
ドとを、前記アキュームレータの指定により同時にアク
セス可能か否かを判断し、命令実行シーケンスを変更す
るアドレス発生手段を備えたことを特徴とするものであ
る。
するために、汎用レジスタあるいは特殊用途の専用レジ
スタあるいはデータ・ランダムアクセスメモリ（ＲＡ
Ｍ）をアキュームレータとして指定するアキュームレー
タ指定手段を備え、中央演算装置（ＣＰＵ）の動作形態
を決定する命令フォーマット内で前記アキュームレータ
指定手段により指定されたアキュームレータをソースオ
ペランドあるいはディスティネーションオペランドとし
て指定し、アキュームレータとして指定されたソースオ
ペランドあるいはディスティネーションオペランドと、
前記命令フォーマット内のオペランドより指定されたデ
ィスティネーションオペランドあるいはソースオペラン
ドとを、前記アキュームレータの指定により同時にアク
セス可能か否かを判断し、命令実行シーケンスを変更す
るアドレス発生手段を備えたことを特徴とするものであ
る。
【００１０】
【作用】上記構成により、使用頻度の高い汎用レジスタ
あるいは特殊レジスタあるいはデータＲＡＭがアキュー
ムレータとして指定され、指定されたアキュームレータ
が命令フォーマット内でソースオペランドあるいはディ
スティネーションオペランドとして指定され、このソー
スオペランドあるいはディスティネーションオペランド
と、命令フォーマット内のオペランドにより指定された
ディスティネーションオペランドあるいはソースオペラ
ンドとをアキュームレータの指定により同時にアクセス
可能か否かが判断され、命令実行シーケンスが変更され
る。
あるいは特殊レジスタあるいはデータＲＡＭがアキュー
ムレータとして指定され、指定されたアキュームレータ
が命令フォーマット内でソースオペランドあるいはディ
スティネーションオペランドとして指定され、このソー
スオペランドあるいはディスティネーションオペランド
と、命令フォーマット内のオペランドにより指定された
ディスティネーションオペランドあるいはソースオペラ
ンドとをアキュームレータの指定により同時にアクセス
可能か否かが判断され、命令実行シーケンスが変更され
る。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例におけるアキュームレ
ータ指定装置の構成図である。
明する。図１は本発明の一実施例におけるアキュームレ
ータ指定装置の構成図である。
【００１２】命令（フォーマット）１は、命令コード部
２、オペランド部４、オペランド部４のオペランドがソ
ースオペランドであるかディスティネーションであるか
を指定するソースオペランド／ディスティネーションオ
ペランド切り替え部（以下Ｓ／Ｄ部と略す）３から成
り、Ｓ／Ｄ部３が”１”の場合、オペランド部４のオペ
ランドはソースオペランドとなり、Ｓ／Ｄ部３が”０”
の場合、オペランドはディスティネーションオペランド
となる。Ｓ／Ｄ部３のソースオペランド／ディスティネ
ーションオペランド切り替え情報とオペランド部４のオ
ペランドはアドレス発生部５に入力される。
２、オペランド部４、オペランド部４のオペランドがソ
ースオペランドであるかディスティネーションであるか
を指定するソースオペランド／ディスティネーションオ
ペランド切り替え部（以下Ｓ／Ｄ部と略す）３から成
り、Ｓ／Ｄ部３が”１”の場合、オペランド部４のオペ
ランドはソースオペランドとなり、Ｓ／Ｄ部３が”０”
の場合、オペランドはディスティネーションオペランド
となる。Ｓ／Ｄ部３のソースオペランド／ディスティネ
ーションオペランド切り替え情報とオペランド部４のオ
ペランドはアドレス発生部５に入力される。
【００１３】アドレス発生部５は入力したオペランドが
ソースオペランド／ディスティネーションオペランドに
かかわらず、常にメモリアドレスとしてオペランドアド
レスを計算し、計算結果をメモリアドレスバス10に出力
する。また、Ｓ／Ｄ部３の入力により、アドレス発生部
５はアキュームレータ出力許可信号11を出力する。
ソースオペランド／ディスティネーションオペランドに
かかわらず、常にメモリアドレスとしてオペランドアド
レスを計算し、計算結果をメモリアドレスバス10に出力
する。また、Ｓ／Ｄ部３の入力により、アドレス発生部
５はアキュームレータ出力許可信号11を出力する。
【００１４】一方、汎用レジスタをアキュームレータと
して任意指定する場合は、汎用レジスタが持つ固有番号
をレジスタ指定レジスタ６で指定し、また特殊レジスタ
あるいはデータＲＡＭをアキュームレータとして任意指
定する場合は、特殊レジスタあるいはデータＲＡＭのメ
モリアドレスをアドレス指定レジスタ７で指定する。レ
ジスタ指定レジスタ６、アドレス指定レジスタ７のいず
れを選択するかは、アキュームレータ選択レジスタ８に
より行われる。レジスタ指定レジスタ６、アドレス指定
レジスタ７、アキュームレータ選択レジスタ８は特殊レ
ジスタとしてハードウェア上に実装されており、ソフト
ウェアにより任意設定可能である。
して任意指定する場合は、汎用レジスタが持つ固有番号
をレジスタ指定レジスタ６で指定し、また特殊レジスタ
あるいはデータＲＡＭをアキュームレータとして任意指
定する場合は、特殊レジスタあるいはデータＲＡＭのメ
モリアドレスをアドレス指定レジスタ７で指定する。レ
ジスタ指定レジスタ６、アドレス指定レジスタ７のいず
れを選択するかは、アキュームレータ選択レジスタ８に
より行われる。レジスタ指定レジスタ６、アドレス指定
レジスタ７、アキュームレータ選択レジスタ８は特殊レ
ジスタとしてハードウェア上に実装されており、ソフト
ウェアにより任意設定可能である。
【００１５】ＡＮＤ12はレジスタ指定レジスタ６からの
レジスタ固有番号情報、アキュームレータ選択レジスタ
８の出力信号、アキュームレータ出力許可信号11を入力
とし、アキュームレータ選択レジスタ８が”１（レジス
タ指定レジスタ６を指定）”のとき、アキュームレータ
出力許可信号11を出力タイミングとして、レジスタアド
レスバス９にレジスタ固有番号情報を出力する。ＡＮＤ
13はアドレス指定レジスタ７からのメモリアドレス情
報、アキュームレータ選択レジスタ８の出力信号、アキ
ュームレータ出力許可信号11を入力とし、アキュームレ
ータ選択レジスタ８が”０（アドレス指定レジスタ７を
指定）”のとき、アキュームレータ出力許可信号11を出
力タイミングとして、メモリアドレスバス10にメモリア
ドレス情報を出力する。アドレス発生部５はＳ／Ｄ部３
の入力によりレジスタアドレスバス９あるいはメモリア
ドレスバス10に出力するタイミングを制御する。
レジスタ固有番号情報、アキュームレータ選択レジスタ
８の出力信号、アキュームレータ出力許可信号11を入力
とし、アキュームレータ選択レジスタ８が”１（レジス
タ指定レジスタ６を指定）”のとき、アキュームレータ
出力許可信号11を出力タイミングとして、レジスタアド
レスバス９にレジスタ固有番号情報を出力する。ＡＮＤ
13はアドレス指定レジスタ７からのメモリアドレス情
報、アキュームレータ選択レジスタ８の出力信号、アキ
ュームレータ出力許可信号11を入力とし、アキュームレ
ータ選択レジスタ８が”０（アドレス指定レジスタ７を
指定）”のとき、アキュームレータ出力許可信号11を出
力タイミングとして、メモリアドレスバス10にメモリア
ドレス情報を出力する。アドレス発生部５はＳ／Ｄ部３
の入力によりレジスタアドレスバス９あるいはメモリア
ドレスバス10に出力するタイミングを制御する。
【００１６】図２（ａ）〜（ｄ）によりアキュームレー
タ指定装置の出力タイミングを説明する。 （ａ）ソースオペランドとしてレジスタをアキュームレ
ータ指定した場合 図１においてＳ／Ｄ部３が”０”でオペランド部４のオ
ペランドがディスティネーションオペランドであり、ア
キュームレータ選択レジスタ８が”１”でレジスタ指定
レジスタ６を指定する場合である。命令解読後、ソース
オペランドであるアキュームレータを選択するレジスタ
固有番号のレジスタアドレスバス９への出力と、アドレ
ス発生部５よりディスティネーションオペランドのメモ
リアドレスバス10への出力は同タイミングである。命令
実行後、結果はメモリアドレスバス10を介して、ストア
される。 （ｂ）ソースオペランドとしてメモリをアキュームレー
タ指定した場合 図１においてＳ／Ｄ部３が”０”でオペランド部４のオ
ペランドがディスティネーションオペランドであり、ア
キュームレータ選択レジスタ８が”０”でメモリ指定レ
ジスタ７を指定する場合である。命令解読後、アキュー
ムレータ出力許可信号11によりソースオペランドである
アキュームレータを選択するメモリアドレス情報のメモ
リアドレスバス10への出力が終了後、アドレス発生部５
よりディスティネーションオペランドのメモリアドレス
バス10への出力が行われる。命令実行後、結果はメモリ
アドレスバス10を介して、ストアされる。 （ｃ）ディスティネーションオペランドとしてレジスタ
をアキュームレータ指定した場合 図１においてＳ／Ｄ部３が”１”でオペランド部４のオ
ペランドがソースオペランドであり、アキュームレータ
選択レジスタ８が”１”でレジスタ指定レジスタ６を指
定する場合である。命令解読後、ディスティネーション
オペランドであるアキュームレータを選択するレジスタ
固有番号のレジスタアドレスバス９への出力と、アドレ
ス発生部５よりソースオペランドのメモリアドレスバス
10への出力は同タイミングである。命令実行後、結果は
レジスタアドレスバス９を介して、ストアされる。 （ｄ）ディスティネーションオペランドとしてメモリを
アキュームレータ指定した場合 図１においてＳ／Ｄ部３が”１”でオペランド部４のオ
ペランドがソースオペランドであり、アキュームレータ
選択レジスタ８が”０”でメモリ指定レジスタ７を指定
する場合である。命令解読後、アドレス発生部５よりソ
ースオペランドのメモリアドレスバス10への出力が終了
後、アキュームレータ出力許可信号11によりディスティ
ネーションオペランドであるアキュームレータを選択す
るメモリアドレス情報のメモリアドレスバス10への出力
が行われる。命令実行後、結果はメモリアドレスバス10
を介して、ストアされる。
タ指定装置の出力タイミングを説明する。 （ａ）ソースオペランドとしてレジスタをアキュームレ
ータ指定した場合 図１においてＳ／Ｄ部３が”０”でオペランド部４のオ
ペランドがディスティネーションオペランドであり、ア
キュームレータ選択レジスタ８が”１”でレジスタ指定
レジスタ６を指定する場合である。命令解読後、ソース
オペランドであるアキュームレータを選択するレジスタ
固有番号のレジスタアドレスバス９への出力と、アドレ
ス発生部５よりディスティネーションオペランドのメモ
リアドレスバス10への出力は同タイミングである。命令
実行後、結果はメモリアドレスバス10を介して、ストア
される。 （ｂ）ソースオペランドとしてメモリをアキュームレー
タ指定した場合 図１においてＳ／Ｄ部３が”０”でオペランド部４のオ
ペランドがディスティネーションオペランドであり、ア
キュームレータ選択レジスタ８が”０”でメモリ指定レ
ジスタ７を指定する場合である。命令解読後、アキュー
ムレータ出力許可信号11によりソースオペランドである
アキュームレータを選択するメモリアドレス情報のメモ
リアドレスバス10への出力が終了後、アドレス発生部５
よりディスティネーションオペランドのメモリアドレス
バス10への出力が行われる。命令実行後、結果はメモリ
アドレスバス10を介して、ストアされる。 （ｃ）ディスティネーションオペランドとしてレジスタ
をアキュームレータ指定した場合 図１においてＳ／Ｄ部３が”１”でオペランド部４のオ
ペランドがソースオペランドであり、アキュームレータ
選択レジスタ８が”１”でレジスタ指定レジスタ６を指
定する場合である。命令解読後、ディスティネーション
オペランドであるアキュームレータを選択するレジスタ
固有番号のレジスタアドレスバス９への出力と、アドレ
ス発生部５よりソースオペランドのメモリアドレスバス
10への出力は同タイミングである。命令実行後、結果は
レジスタアドレスバス９を介して、ストアされる。 （ｄ）ディスティネーションオペランドとしてメモリを
アキュームレータ指定した場合 図１においてＳ／Ｄ部３が”１”でオペランド部４のオ
ペランドがソースオペランドであり、アキュームレータ
選択レジスタ８が”０”でメモリ指定レジスタ７を指定
する場合である。命令解読後、アドレス発生部５よりソ
ースオペランドのメモリアドレスバス10への出力が終了
後、アキュームレータ出力許可信号11によりディスティ
ネーションオペランドであるアキュームレータを選択す
るメモリアドレス情報のメモリアドレスバス10への出力
が行われる。命令実行後、結果はメモリアドレスバス10
を介して、ストアされる。
【００１７】このように、命令１では１オペランドのみ
指定すればよく、命令を構成するビット数が減ることか
ら、実行処理スピードを短縮化することができる。また
アキュームレータ選択レジスタ８が”１”でレジスタ指
定レジスタ６を指定したか、すなわち汎用レジスタを指
定したか否かにより命令の実行サイクルを変更すること
により、実行処理スピードを最適化することができ、膨
大な処理をリアルタイムで処理することが可能になる。
指定すればよく、命令を構成するビット数が減ることか
ら、実行処理スピードを短縮化することができる。また
アキュームレータ選択レジスタ８が”１”でレジスタ指
定レジスタ６を指定したか、すなわち汎用レジスタを指
定したか否かにより命令の実行サイクルを変更すること
により、実行処理スピードを最適化することができ、膨
大な処理をリアルタイムで処理することが可能になる。
【００１８】
【発明の効果】以上のように本発明によれば、命令フォ
ーマット内では１オペランドのみ指定すればよく、命令
を構成するビット数が減ることから、プログラムサイズ
と実行処理スピードを最適化することができ、またアキ
ュームレータの指定に応じて命令の実行サイクルを変更
することにより、実行処理スピードを最適化することが
でき、膨大な処理をリアルタイムで処理可能なアキュー
ムレータ指定装置を実現することができる。
ーマット内では１オペランドのみ指定すればよく、命令
を構成するビット数が減ることから、プログラムサイズ
と実行処理スピードを最適化することができ、またアキ
ュームレータの指定に応じて命令の実行サイクルを変更
することにより、実行処理スピードを最適化することが
でき、膨大な処理をリアルタイムで処理可能なアキュー
ムレータ指定装置を実現することができる。
【図１】本発明の一実施例におけるアキュームレータ指
定装置の構成図である。
定装置の構成図である。
【図２】同アキュームレータ指定装置の出力タイミング
を示す図である。
を示す図である。
１ 命令 ２ 命令コード部 ３ ソースオペランド／ディスティネーションオペラ
ンド切り替え部 ４ オペランド部 ５ アドレス発生部 ６ レジスタ指定レジスタ ７ アドレス指定レジスタ ８ アキュームレータ選択レジスタ ９ レジスタアドレスバス 10 メモリアドレスバス 11 アキュームレータ出力許可信号 12，13 ＡＮＤ
ンド切り替え部 ４ オペランド部 ５ アドレス発生部 ６ レジスタ指定レジスタ ７ アドレス指定レジスタ ８ アキュームレータ選択レジスタ ９ レジスタアドレスバス 10 メモリアドレスバス 11 アキュームレータ出力許可信号 12，13 ＡＮＤ
Claims (1)
- 【請求項１】 汎用レジスタあるいは特殊用途の専用レ
ジスタあるいはデータ・ランダムアクセスメモリ（ＲＡ
Ｍ）をアキュームレータとして指定するアキュームレー
タ指定手段を備え、中央演算装置（ＣＰＵ）の動作形態
を決定する命令フォーマット内で前記アキュームレータ
指定手段により指定されたアキュームレータをソースオ
ペランドあるいはディスティネーションオペランドとし
て指定し、アキュームレータとして指定されたソースオ
ペランドあるいはディスティネーションオペランドと、
前記命令フォーマット内のオペランドより指定されたデ
ィスティネーションオペランドあるいはソースオペラン
ドとを、前記アキュームレータの指定により同時にアク
セス可能か否かを判断し、命令実行シーケンスを変更す
るアドレス発生手段を備えたことを特徴とするアキュー
ムレータ指定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26246091A JPH05100846A (ja) | 1991-10-11 | 1991-10-11 | アキユームレータ指定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26246091A JPH05100846A (ja) | 1991-10-11 | 1991-10-11 | アキユームレータ指定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100846A true JPH05100846A (ja) | 1993-04-23 |
Family
ID=17376096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26246091A Pending JPH05100846A (ja) | 1991-10-11 | 1991-10-11 | アキユームレータ指定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100846A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100634A (en) * | 1978-01-26 | 1979-08-08 | Toshiba Corp | Computer |
| JPS63245523A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | マイクロプログラム処理装置 |
| JPS6478338A (en) * | 1987-09-19 | 1989-03-23 | Hudson Soft Co Ltd | Data transfer controller |
-
1991
- 1991-10-11 JP JP26246091A patent/JPH05100846A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54100634A (en) * | 1978-01-26 | 1979-08-08 | Toshiba Corp | Computer |
| JPS63245523A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | マイクロプログラム処理装置 |
| JPS6478338A (en) * | 1987-09-19 | 1989-03-23 | Hudson Soft Co Ltd | Data transfer controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210255869A1 (en) | Method for performing random read access to a block of data using parallel lut read instruction in vector processors | |
| EP0193654B1 (en) | Data-processing apparatus fetching operands from independently accessible memories | |
| US10963252B2 (en) | Vector maximum and minimum with indexing | |
| JPH05100846A (ja) | アキユームレータ指定装置 | |
| US6584514B1 (en) | Apparatus and method for address modification in a direct memory access controller | |
| JP2885197B2 (ja) | 演算処理装置及び演算処理方法 | |
| KR960016401B1 (ko) | 레지스터 페이지 포인터를 이용한 레지스터 페이지간의 페이지 선택회로 | |
| JPH01177145A (ja) | 情報処理装置 | |
| JPH04205448A (ja) | 情報処理装置 | |
| JP2731740B2 (ja) | 通信レジスタ付並列計算機 | |
| JP2819733B2 (ja) | 情報処理装置 | |
| JP2545594B2 (ja) | オペランドデータ先取り方式 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPH05250156A (ja) | Ｒｉｓｃプロセッサ | |
| JPH01284926A (ja) | 演算装置の命令読出方式 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH0553916A (ja) | アドレス変換装置 | |
| JPH08272606A (ja) | ラダー命令処理装置 | |
| JPH06259317A (ja) | データ処理装置 | |
| JP2004206214A (ja) | マイクロプロセッサ | |
| JPH05100853A (ja) | デバツグサポート機能付データ処理装置 | |
| JPH02236727A (ja) | 情報処理装置 | |
| JPH09185525A (ja) | プロトコルデバッグ方式 | |
| JPS61249140A (ja) | マイクロプログラム制御装置 | |
| JPS6139131A (ja) | デ−タ処理装置 |