JPH0498193A - 歩度調整データ形成回路および歩度調整データ形成方法 - Google Patents
歩度調整データ形成回路および歩度調整データ形成方法Info
- Publication number
- JPH0498193A JPH0498193A JP21641790A JP21641790A JPH0498193A JP H0498193 A JPH0498193 A JP H0498193A JP 21641790 A JP21641790 A JP 21641790A JP 21641790 A JP21641790 A JP 21641790A JP H0498193 A JPH0498193 A JP H0498193A
- Authority
- JP
- Japan
- Prior art keywords
- data
- rate adjusting
- rate adjustment
- preliminary
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005259 measurement Methods 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 9
- 101100393871 Arabidopsis thaliana GT12 gene Proteins 0.000 description 7
- 101000809488 Starmerella bombicola UDP-glucosyltransferase B1 Proteins 0.000 description 4
- 101100393868 Arabidopsis thaliana GT11 gene Proteins 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100001956 Arabidopsis thaliana APTG1 gene Proteins 0.000 description 1
- -1 GT21 Proteins 0.000 description 1
- 101100176068 Oryza sativa subsp. japonica GLUA3 gene Proteins 0.000 description 1
- 101100449816 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO1 gene Proteins 0.000 description 1
Landscapes
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、時計等の時間計測装置における基準時間信号
の歩度調整に用いる歩度調整データ形成回路に関する。
の歩度調整に用いる歩度調整データ形成回路に関する。
［従来の技術］
時計等の時間計測装置では、水晶振動子の発振周波数の
誤差等のために、基準時間信号が不正確になるという問
題点がある。
誤差等のために、基準時間信号が不正確になるという問
題点がある。
この問題点を解決するために、通常は基準時間信号に対
する歩度調整回路を設けている。歩度調整回路の方式と
しては、水晶振動子の発振パルスを分周して基準時間信
号を得る際、一定期間に分周回路に入力する発振パルス
数を、歩度調整ブタに基いて適宜増減させ、論理回路的
に歩度調整を行うもの（以下、この方式を論理緩急方式
という。）が知られている。歩度調整データの形成方法
としては、っぎのような方法が従来より知られている。
する歩度調整回路を設けている。歩度調整回路の方式と
しては、水晶振動子の発振パルスを分周して基準時間信
号を得る際、一定期間に分周回路に入力する発振パルス
数を、歩度調整ブタに基いて適宜増減させ、論理回路的
に歩度調整を行うもの（以下、この方式を論理緩急方式
という。）が知られている。歩度調整データの形成方法
としては、っぎのような方法が従来より知られている。
まず、歩度調整データが最大のときおよび最小のときの
基準時間信号の値を予め求めておき、これらの値から必
要とする歩度調整データを推定する。そして、この推定
データに対応してヒユーズの切断等を行い、恒久的な歩
度調整データの形成を行う。
基準時間信号の値を予め求めておき、これらの値から必
要とする歩度調整データを推定する。そして、この推定
データに対応してヒユーズの切断等を行い、恒久的な歩
度調整データの形成を行う。
［解決しようとする課題］
上記従来の方法で求めた推定データは所詮推定値にすぎ
ず、従って必ずしも最適な歩度調整データか求められる
とは限らない。また、この推定データに基いて形成され
た歩度調整データは恒久的なものであるため、−度設定
すると以後その補正をすることは不可能である。従って
、上記従来の方法による歩度調整データ形成回路では、
最適な歩度調整データを形成することが著しく困難であ
った。
ず、従って必ずしも最適な歩度調整データか求められる
とは限らない。また、この推定データに基いて形成され
た歩度調整データは恒久的なものであるため、−度設定
すると以後その補正をすることは不可能である。従って
、上記従来の方法による歩度調整データ形成回路では、
最適な歩度調整データを形成することが著しく困難であ
った。
本発明の目的は、常に最適な歩度調整データを形成する
ことが可能な歩度調整データ形成回路を得ることである
。
ことが可能な歩度調整データ形成回路を得ることである
。
［課題を解決するための手段］
本発明における歩度調整データ形成回路は、基準時間信
号を予め設定された周波数に合せ込むために、予備的な
歩度調整用データをシリアル転送してパラレルデータ端
子に出力する転送回路と、予備的な歩度調整用データの
最適値に対応して恒久的な歩度調整用データを設定する
データ設定回路と、予備的な歩度調整用データまたは恒
久的な歩度調整用データのいずれか一方を選択してパラ
レルデータ端子に送出する選択回路からなる。
号を予め設定された周波数に合せ込むために、予備的な
歩度調整用データをシリアル転送してパラレルデータ端
子に出力する転送回路と、予備的な歩度調整用データの
最適値に対応して恒久的な歩度調整用データを設定する
データ設定回路と、予備的な歩度調整用データまたは恒
久的な歩度調整用データのいずれか一方を選択してパラ
レルデータ端子に送出する選択回路からなる。
［実施例］
以下、第１図に示した電気回路図を用いて、本発明にお
ける実施例の詳細を説明する。
ける実施例の詳細を説明する。
以下に述べる各構成要素は、いずれも同一の集積回路の
内部に構成されているものである。
内部に構成されているものである。
なお、−点鎖線で囲まれた五つのブロックＢＬ１〜ＢＬ
５は同一構成であるため、以下の説明ではブロックＢＬ
Ｉを中心にして説明をする。
５は同一構成であるため、以下の説明ではブロックＢＬ
Ｉを中心にして説明をする。
ＤＴはデータ入力端子であり、基準時間信号を予め設定
された周波数に合せ込むための予備的な歩度調整用デー
タを、シリアルに入力する端子である。
された周波数に合せ込むための予備的な歩度調整用デー
タを、シリアルに入力する端子である。
ＣＬはクロック入力端子であり、予備的な歩度調整用デ
ータをシリアル転送するためのクロック信号を人力する
端子である。
ータをシリアル転送するためのクロック信号を人力する
端子である。
ＭＳはモード設定端子であり、後述のパラレルデータ端
子ＰＤＩ〜ＰＤ、５に対して予備的な歩度調整用データ
を出力するモード（テストモード）、またはパラレルデ
ータ端子ＰＤＩ〜ＰＤ５に対して恒久的な歩度調整用デ
ータを出力するモード（定常モード）の、いずれか一方
を選択するモト設定信号の入力端子である。
子ＰＤＩ〜ＰＤ、５に対して予備的な歩度調整用データ
を出力するモード（テストモード）、またはパラレルデ
ータ端子ＰＤＩ〜ＰＤ５に対して恒久的な歩度調整用デ
ータを出力するモード（定常モード）の、いずれか一方
を選択するモト設定信号の入力端子である。
ＧＴｏｌ、ＧＴＩＩおよびＧＴ１２は選択回路を構成す
るゲート回路であり、モード設定信号に基いて、予備的
な歩度調整用データまたは恒久的な歩度調整用データの
いずれか一方を選択し、後述のパラレルデータ端子ＰＤ
１〜ＰＤ５に送出するためのものである。
るゲート回路であり、モード設定信号に基いて、予備的
な歩度調整用データまたは恒久的な歩度調整用データの
いずれか一方を選択し、後述のパラレルデータ端子ＰＤ
１〜ＰＤ５に送出するためのものである。
Ｉ■１１はインバータである。
ＬＴＩＩおよびＬＴ１２はラッチ回路であり、転送回路
ＴＦＩを構成するものである。転送回路ＴＦＩ〜ＴＦ５
は、テストモードにおいては予備的な歩度調整用データ
をシリアル転送し、定常モトにおいては後述のデータ設
定回路り、Ｓ１〜ＤＳ５から送出される恒久的な歩度調
整用データを受けてこれを出力するものである。なお、
ラッチ回路ＬＴＩＩおよびＬＴ１２の機能は、ラッチ端
子“Ｌ”が論理値“１”のときにはデータ端子“Ｄ“へ
の入力データを取り込んで出力端子“Ｑ”に出力し、ラ
ッチ端子“Ｌ”が論理値“０”のときには現在のデータ
を保持するものである。
ＴＦＩを構成するものである。転送回路ＴＦＩ〜ＴＦ５
は、テストモードにおいては予備的な歩度調整用データ
をシリアル転送し、定常モトにおいては後述のデータ設
定回路り、Ｓ１〜ＤＳ５から送出される恒久的な歩度調
整用データを受けてこれを出力するものである。なお、
ラッチ回路ＬＴＩＩおよびＬＴ１２の機能は、ラッチ端
子“Ｌ”が論理値“１”のときにはデータ端子“Ｄ“へ
の入力データを取り込んで出力端子“Ｑ”に出力し、ラ
ッチ端子“Ｌ”が論理値“０”のときには現在のデータ
を保持するものである。
ＴＲＩＩおよびＴＲ１２はトランジスタ、ＩＶ１２はイ
ンバータ、ＦＳＩはヒユーズであり、これらによりデー
タ設定回路ＤＳＩが構成される。
ンバータ、ＦＳＩはヒユーズであり、これらによりデー
タ設定回路ＤＳＩが構成される。
ヒユーズＦＳＩは、テストモードにおいては導通状態に
なっており、定常モードにおいてはテストモードおいて
最適値に合せ込まれた歩度調整用デ夕に対応して導通状
態または解放状態となっている。そして、ヒユーズＦＳ
Ｉ〜ＦＳ５のそれぞれの導通または解放状態に基いて、
恒久的な歩度調整用データが設定される。
なっており、定常モードにおいてはテストモードおいて
最適値に合せ込まれた歩度調整用デ夕に対応して導通状
態または解放状態となっている。そして、ヒユーズＦＳ
Ｉ〜ＦＳ５のそれぞれの導通または解放状態に基いて、
恒久的な歩度調整用データが設定される。
ＰＤＩ〜ＰＤ５はパラレルデータ端子であり、テストモ
ードにおいては予備的な歩度調整用ブタを、定常モート
においては恒久的な歩度調整用データを、それぞれパラ
レルに出力するものである。
ードにおいては予備的な歩度調整用ブタを、定常モート
においては恒久的な歩度調整用データを、それぞれパラ
レルに出力するものである。
ＨＣＩ〜ＨＣ５はデータ設定端子であり、ヒュズＦＳＩ
〜ＦＳ５のなかの所定のヒユーズに高電流を供給してこ
れを切断し、解放状態にするための端子ある。切断され
るヒユーズは、テストモトおいて最適値に合せ込まれた
歩度調整用ブタに対応して選択される。このデータ設定
端子ＨＣ１〜ＨＣ５は、集積回路の外部接続ピンに接続
されており、ヒユーズを切断するための高電流はこの外
部接続ピンから供給される。
〜ＦＳ５のなかの所定のヒユーズに高電流を供給してこ
れを切断し、解放状態にするための端子ある。切断され
るヒユーズは、テストモトおいて最適値に合せ込まれた
歩度調整用ブタに対応して選択される。このデータ設定
端子ＨＣ１〜ＨＣ５は、集積回路の外部接続ピンに接続
されており、ヒユーズを切断するための高電流はこの外
部接続ピンから供給される。
つぎに、本実施例の動作説明をする。
ます、テストモードにおける動作について説明する。
モード設定端子ＭＳの論理値は“０”であるため、ケー
ト回路ＧＴＩＩおよびＧＴ１２の対応入力端子は“０”
となり、ゲート回路ＧＴＩＩおよびＧＴ１２の出力はい
ずれも“０”となる。その結果、ラッチ回路Ｌ Ｔ ）
１のセント端子“Ｓ″′およびリセット端子”Ｒ“に
は“０”か入力される。
ト回路ＧＴＩＩおよびＧＴ１２の対応入力端子は“０”
となり、ゲート回路ＧＴＩＩおよびＧＴ１２の出力はい
ずれも“０”となる。その結果、ラッチ回路Ｌ Ｔ ）
１のセント端子“Ｓ″′およびリセット端子”Ｒ“に
は“０”か入力される。
従って、ラッチ回路ＬＴＩＩはセット状態でもリセット
状態でもない。また、クロック入力端子ＣＬからのクロ
ック信号はケート回路ＧＴＯＩを反転して通過し、ラン
チ回路ＬＴ１１のラッチ端子“Ｌ”には反転クロック信
号か入力され、ラッチ回路ＬＴ１２のラッチ端子“Ｌ”
にはクロック信号か入力される。従って、データ入力端
子ＤＴからのデータ信号は、クロック信号が“０”のと
きにラッチ回路ＬＴ１１の出力端子“Ｑ”に出力され、
クロック信号か“１”になったときにラッチ回路ＬＴ１
２の出力端子“Ｑ”に出力される。すなわち、データ信
号は１クロツク毎に転送回路ＴＦ１を通過するわけであ
る。そしてこのデータ信号は、１クロンク毎に順次各ブ
ロックＢＬ１〜ＢＬ５へと転送されることになる。
状態でもない。また、クロック入力端子ＣＬからのクロ
ック信号はケート回路ＧＴＯＩを反転して通過し、ラン
チ回路ＬＴ１１のラッチ端子“Ｌ”には反転クロック信
号か入力され、ラッチ回路ＬＴ１２のラッチ端子“Ｌ”
にはクロック信号か入力される。従って、データ入力端
子ＤＴからのデータ信号は、クロック信号が“０”のと
きにラッチ回路ＬＴ１１の出力端子“Ｑ”に出力され、
クロック信号か“１”になったときにラッチ回路ＬＴ１
２の出力端子“Ｑ”に出力される。すなわち、データ信
号は１クロツク毎に転送回路ＴＦ１を通過するわけであ
る。そしてこのデータ信号は、１クロンク毎に順次各ブ
ロックＢＬ１〜ＢＬ５へと転送されることになる。
ところで、データ入力端子ＤＴがらは、基準時間信号を
予め設定された周波数に合せ込むための予備的な歩度調
整用データ（５ビツト）が、シリアルデータとして順次
送出される。従って、この予備的な歩度調整用データは
、１クロツク毎に順次各ブロックＢＬＩ〜ＢＬ５へと転
送されることになる。その結果、各パラレルデータ端子
ＰＤＩ〜ＰＤ５には、５ビツトの予備的な歩度調整用デ
夕がパラレルデータとして出力される。各パラレルデー
タ端子ＰＤＩ〜ＰＤ５は、同一の集積回路内に設けられ
た歩度調整回路（図示せず。）に接続されている。歩度
調整回路には、論理緩急方式の回路をはじめ種々の方式
の回路を用いることができる。歩度調整回路では、パラ
レルデータ端子ＰＤＩ〜ＰＤ５から出力される予備的な
歩度調整用データに基いて各種回路処理が行われ、集積
回路の外部接続ピンから予備的な基準時間信号が出力さ
れる。この予備的な基準時間信号は、集積回路外の周波
数測定装置に入力されて対応した周波数値に変換され、
予め設定された周波数基準値と比較される。そして、画
周波数値の誤差が所定の誤差範囲を越えている場合には
、新たな予備的な歩度調整用データに基いて、上記動作
と同様な動作が行われる。このようにして、誤差範囲が
所定範囲内になるまで同様な操作か繰り返され、誤差範
囲が所定範囲内になったときの予備的な歩度調整用デー
タを、最終的な歩度調整用データとして採用するわけで
ある。
予め設定された周波数に合せ込むための予備的な歩度調
整用データ（５ビツト）が、シリアルデータとして順次
送出される。従って、この予備的な歩度調整用データは
、１クロツク毎に順次各ブロックＢＬＩ〜ＢＬ５へと転
送されることになる。その結果、各パラレルデータ端子
ＰＤＩ〜ＰＤ５には、５ビツトの予備的な歩度調整用デ
夕がパラレルデータとして出力される。各パラレルデー
タ端子ＰＤＩ〜ＰＤ５は、同一の集積回路内に設けられ
た歩度調整回路（図示せず。）に接続されている。歩度
調整回路には、論理緩急方式の回路をはじめ種々の方式
の回路を用いることができる。歩度調整回路では、パラ
レルデータ端子ＰＤＩ〜ＰＤ５から出力される予備的な
歩度調整用データに基いて各種回路処理が行われ、集積
回路の外部接続ピンから予備的な基準時間信号が出力さ
れる。この予備的な基準時間信号は、集積回路外の周波
数測定装置に入力されて対応した周波数値に変換され、
予め設定された周波数基準値と比較される。そして、画
周波数値の誤差が所定の誤差範囲を越えている場合には
、新たな予備的な歩度調整用データに基いて、上記動作
と同様な動作が行われる。このようにして、誤差範囲が
所定範囲内になるまで同様な操作か繰り返され、誤差範
囲が所定範囲内になったときの予備的な歩度調整用デー
タを、最終的な歩度調整用データとして採用するわけで
ある。
つぎに、データ設定回路ＤＳＩ〜ＤＳ５に恒久的な歩度
調整データを設定する動作について説明する。
調整データを設定する動作について説明する。
最終的な歩度調整用データが選定されると、このデータ
に対応したデータ設定端子ＨＣＩ〜ＨＣ５に電圧が印加
される。例えば、最終的な歩度調整用データが“１１０
０１”たとすると、データ設定端子ＨＣＩ、ＨＣ２およ
びＨＣ５にのみ電圧が印加される。その結果、ヒユーズ
ＦＳ１、ＦＳ２およびＦＳ５にのみ高電流が供給され、
これらのヒユーズは切断されて解放状態となる。その他
のヒユーズＦＳ２およびＦＳ３は導通状態を保つたまま
である。以上のようにして、データ設定回路ＤＳ１〜Ｄ
Ｓ５に恒久的な歩度調整データが設定される。
に対応したデータ設定端子ＨＣＩ〜ＨＣ５に電圧が印加
される。例えば、最終的な歩度調整用データが“１１０
０１”たとすると、データ設定端子ＨＣＩ、ＨＣ２およ
びＨＣ５にのみ電圧が印加される。その結果、ヒユーズ
ＦＳ１、ＦＳ２およびＦＳ５にのみ高電流が供給され、
これらのヒユーズは切断されて解放状態となる。その他
のヒユーズＦＳ２およびＦＳ３は導通状態を保つたまま
である。以上のようにして、データ設定回路ＤＳ１〜Ｄ
Ｓ５に恒久的な歩度調整データが設定される。
つぎに、定常モードにおける動作について説明する。
モード設定端子ＭＳの論理値は１”であるため、ゲート
回路ＧＴ１１およびＧＴ１２の対応入力端子はいずれも
“１”となる。また、ゲート回路ＧＴＯ１の出力は常に
“０”となるため、ゲト回路ＧＴ１１およびＧＴ１２の
対応入力端子はいずれも“０”となる。従って、ゲート
回路ＧＴ１１およびＧＴ１２の出力論理値は、いずれも
第３の入力端子の論理値で決まる。この第３の入力端子
はデータ設定回路ＤＳＩの出力に接続されているが、デ
ータ設定回路ＤＳＩの出力論理値は、ヒユーズＦＳＩが
導通状態であるが解放状態であるかによって決まる。ヒ
ユーズＦＳＩが導通状態のときには、データ設定回路Ｄ
ＳＩの出力論理値は“０″となり、ラッチ回路ＬＴ１１
のセット人力′Ｓ″は′０″ リセット入力”Ｒ”は“
１″となる。その結果、ラッチ回路ＬＴ１１の出力端子
“Ｑ”には“０”か出力される。そして、ラッチ回路Ｌ
Ｔ１２のラッチ端子“Ｌ”は“１”なので、この出力値
”０”はそのままラッチ回路ＬＴ１２の出力端子“Ｑ”
に出力される。すなわち、ヒユーズＦＳＩが導通状態の
ときには、パラレルデータ端子ＰＤＩには“０”か出力
される。一方、ヒユーズＦＳＩが解放状態のときには、
逆にブタ設定回路ＤＳＩの出力論理値は“１”となるた
め、パラレルデータ端子ＰＤＩには“１”が出力される
。その他のパラレルデータ端子ＰＤ２〜ＰＤ５について
も同様である。
回路ＧＴ１１およびＧＴ１２の対応入力端子はいずれも
“１”となる。また、ゲート回路ＧＴＯ１の出力は常に
“０”となるため、ゲト回路ＧＴ１１およびＧＴ１２の
対応入力端子はいずれも“０”となる。従って、ゲート
回路ＧＴ１１およびＧＴ１２の出力論理値は、いずれも
第３の入力端子の論理値で決まる。この第３の入力端子
はデータ設定回路ＤＳＩの出力に接続されているが、デ
ータ設定回路ＤＳＩの出力論理値は、ヒユーズＦＳＩが
導通状態であるが解放状態であるかによって決まる。ヒ
ユーズＦＳＩが導通状態のときには、データ設定回路Ｄ
ＳＩの出力論理値は“０″となり、ラッチ回路ＬＴ１１
のセット人力′Ｓ″は′０″ リセット入力”Ｒ”は“
１″となる。その結果、ラッチ回路ＬＴ１１の出力端子
“Ｑ”には“０”か出力される。そして、ラッチ回路Ｌ
Ｔ１２のラッチ端子“Ｌ”は“１”なので、この出力値
”０”はそのままラッチ回路ＬＴ１２の出力端子“Ｑ”
に出力される。すなわち、ヒユーズＦＳＩが導通状態の
ときには、パラレルデータ端子ＰＤＩには“０”か出力
される。一方、ヒユーズＦＳＩが解放状態のときには、
逆にブタ設定回路ＤＳＩの出力論理値は“１”となるた
め、パラレルデータ端子ＰＤＩには“１”が出力される
。その他のパラレルデータ端子ＰＤ２〜ＰＤ５について
も同様である。
以−にのようにして、パラレルデータ端子ＰＤＩ〜ＰＤ
５には、テストモードにおいて採用された最終的な歩度
調整用データと同一のデータが、恒久的な歩度調整デー
タとして出力される。
５には、テストモードにおいて採用された最終的な歩度
調整用データと同一のデータが、恒久的な歩度調整デー
タとして出力される。
［効果コ
本発明における歩度調整データ形成回路は、予備的な歩
度調整用データをシリアル転送によりパラレルデータ端
子に出力して最適な歩度調整用デ夕を選定し、このデー
タに対応して恒久的な歩度調整用データを設定するため
、常に最適な歩度調整データを形成することが可能とな
る。
度調整用データをシリアル転送によりパラレルデータ端
子に出力して最適な歩度調整用デ夕を選定し、このデー
タに対応して恒久的な歩度調整用データを設定するため
、常に最適な歩度調整データを形成することが可能とな
る。
第１図は本発明における実施例を示した電気回路図であ
る。 ＰＤＩ、ＰＤ２・・・・・・パラレルデータ端子ＴＦＩ
、ＴＦ２・・・・・・転送回路 ＤＳＩ、ＤＳ２・・・・・・データ設定回路ＧＴＯＩ、
ＧＴＩＩ、ＧＴ１２、 ＧＴ２１、ＧＴ２２ ・・・・・選択回路以上 出願人 株式会社 精 工 舎
る。 ＰＤＩ、ＰＤ２・・・・・・パラレルデータ端子ＴＦＩ
、ＴＦ２・・・・・・転送回路 ＤＳＩ、ＤＳ２・・・・・・データ設定回路ＧＴＯＩ、
ＧＴＩＩ、ＧＴ１２、 ＧＴ２１、ＧＴ２２ ・・・・・選択回路以上 出願人 株式会社 精 工 舎
Claims (1)
- 【特許請求の範囲】 時計等の時間計測装置における基準時間信号の歩度調整
用データをパラレルデータとして出力するパラレルデー
タ端子と、 基準時間信号を予め設定された周波数に合せ込むために
、予備的な歩度調整用データをシリアル転送して上記パ
ラレルデータ端子に出力する転送回路と、 基準時間信号を上記予め設定された周波数に合せ込む際
に用いた上記予備的な歩度調整用データに対応して、恒
久的な歩度調整用データを設定するデータ設定回路と、 上記転送回路に転送された上記予備的な歩度調整用デー
タまたは上記データ設定回路に設定された上記恒久的な
歩度調整用データのいずれか一方を選択して、上記パラ
レルデータ端子に送出する選択回路と からなる歩度調整データ形成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216417A JPH0760190B2 (ja) | 1990-08-16 | 1990-08-16 | 歩度調整データ形成回路および歩度調整データ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216417A JPH0760190B2 (ja) | 1990-08-16 | 1990-08-16 | 歩度調整データ形成回路および歩度調整データ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0498193A true JPH0498193A (ja) | 1992-03-30 |
| JPH0760190B2 JPH0760190B2 (ja) | 1995-06-28 |
Family
ID=16688239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216417A Expired - Fee Related JPH0760190B2 (ja) | 1990-08-16 | 1990-08-16 | 歩度調整データ形成回路および歩度調整データ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760190B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901095B2 (ja) * | 1993-05-27 | 1999-06-02 | ビオテック・ビオロギッシュ・ナトゥフェアパックンゲン・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング・ウント・コンパニ・フォルシュンクス−・ウント・エントヴィックルンクス・コマンディット・ゲゼル | 熱可塑性デンプンの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956189A (ja) * | 1982-09-25 | 1984-03-31 | Rhythm Watch Co Ltd | 電子時計の周波数調整回路 |
-
1990
- 1990-08-16 JP JP2216417A patent/JPH0760190B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5956189A (ja) * | 1982-09-25 | 1984-03-31 | Rhythm Watch Co Ltd | 電子時計の周波数調整回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2901095B2 (ja) * | 1993-05-27 | 1999-06-02 | ビオテック・ビオロギッシュ・ナトゥフェアパックンゲン・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング・ウント・コンパニ・フォルシュンクス−・ウント・エントヴィックルンクス・コマンディット・ゲゼル | 熱可塑性デンプンの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760190B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845390A (en) | Delay control circuit | |
| US6255880B1 (en) | One-shot DLL circuit and method | |
| US5594762A (en) | Apparatus for retiming digital data transmitted at a high speed | |
| JPH07326950A (ja) | タイミング信号のスキュー調整装置及びその方法 | |
| US6373308B1 (en) | Direct-measured DLL circuit and method | |
| JPH06201788A (ja) | テスト装置 | |
| JP2000216338A (ja) | 電源電圧制御装置 | |
| EP0329418B1 (en) | Circuit synchronization system | |
| JPH03136513A (ja) | クロック信号の前縁および後縁の両方でデータをサンプルできるｂ型フリップフロップにｄ型フリップフロップを変換する装置 | |
| JP2665095B2 (ja) | 同期装置 | |
| JPH0498193A (ja) | 歩度調整データ形成回路および歩度調整データ形成方法 | |
| JP3522126B2 (ja) | 同期検出方法及び装置、並びに位相同期方法及び装置 | |
| US6002732A (en) | Method and apparatus for adjusting phase of internal clock signal | |
| JP2710901B2 (ja) | ディジタルフェーズロックループの動作モードの制御方法及び装置 | |
| US5801566A (en) | System clock generating circuit for a semiconductor device | |
| JP3546322B2 (ja) | ビット位相制御装置 | |
| US4975594A (en) | Frequency detector circuit | |
| US4728816A (en) | Error and calibration pulse generator | |
| JP3132657B2 (ja) | クロック切替回路 | |
| JPS6115388B2 (ja) | ||
| JP3253514B2 (ja) | Ｐｌｌ回路におけるクロック生成回路 | |
| JP2785075B2 (ja) | パルス遅延回路 | |
| JPH07123085A (ja) | クロック同期方式 | |
| JPS596532B2 (ja) | 位相同期発振器 | |
| JP2692071B2 (ja) | 位相同期パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |