JPH0496535A - クロック乗換え装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要１ データ伝送装置などで用いられるクロック乗換え装置に
関し、 入出力クロックのジッタに対してもクロック乗換えデー
タの消失や二度読みが生じることを防止してクロック乗
換えデータの連続性を確保することを目的とし、 直列入力データを第１のクロックで直並列変換する直並
列変換器と、直並列変換器の出力データが入力される複
数の記憶部と、これら複数の記・瞳部の一つを書込み記
憶部として選択して直並列変換器からの出力データを書
き込む書込み記憶部選択器と、上記複数の記憶部の一つ
を読出し記憶部として選択する読出し記憶部選択器と、
この読出し記憶部選択器の出力データを取り込んで第２
のクロックで並直列変換する］ｆ２直列変換器と、」二
記読出し記憶部選択器の選択切換えタイミングと並直列
変換器のデータ取込みタイミングの位相接近を検出し、
その検出時にその位相が離れるように制御を行う制御部
とを備えてなる。

［産業上の利用分野１ 本発明はデータ伝送装置などで用いられるクロック乗換
え装置に関する。

クロック乗換え装置は、例えば伝送路上のデータをその
伝送路の信号速度とは異なる信号速度の伝送路のデータ
へ変換する際に、一方の伝送路クロックから他方の伝送
路クロックに乗り換える処理を行うものである。このク
ロック乗換えにあたっては、クロック乗換えデータの消
失などによりその連続性が損われないことが必要とされ
る。

〔従来の技術〕

クロック乗換え装置の従来例が第５図に示される。第５
図において、■は、シフトレジスタからなる直並列変換
回路であり、シリアル入力された入力データを、入力デ
ータに同期した書込みクロックＣＬＫ■により８ビツト
の並列データに変換して内部レジスタである偶レジスタ
２および奇レジスタ３に与える。

４はレジスタ２．３のうち書込み側となるレジスタを選
択する書込みレジスタ選択回路であり１、Ｊ　Ｋフリッ
プフロップ４１．ＡＮＤ回路４２．４３で構成され、書
込みタイミング信号ＷＴが入力されている。この書込み
タイミング信号ＷＴは書込みクロックＣＬ　Ｋ　＠が８
ビツトに一度の割合で発生される。この書込みレジスタ
選択回路４は書込みタイミング信号Ｗ′Ｆが入力される
毎にフリップフロップ４】の出力状態が反転し、それに
よりＡＮＤ回路４２．４３が交互に開き、これらのＡＮ
Ｄ回路４２．４３を通して占込みタイミング信号ＷＴが
それぞれ書込みレジスタ選択信号ＷＲ３■、ＷＲ３＠と
じて偶レジスタ２、奇レジスタ３に与えられるよう動作
し、それにより偶レジスタ２、奇レジスタ３が交互に書
込みイネーブル状態となるようにしている。

５はレジスタ２．３のうちの一方を読出し側のレジスタ
として選択する読出しレジスタ選択回路であり、書込み
レジスタ選択回路４内のフリップフロップ４１から出力
される反転出力＊Ｑを読出しレジスタ選択信号ＲＲ３と
している。この読出しレジスタ選択信号ＲＲ３は書込み
クロックＣＬＫ［株］の８ビツト集に極性を反転して、
読出しレジスタ選択回路５の入力選択を切り換える。

この読出しレジスタ選択回路５で選択された読出しデー
タは次にシフトレジスタからなる並直列変換回路６に入
力される。この並直列変換回路６には読出しクロックＣ
ＬＫ■がクロック入力端子に、また読出しクロックＣＬ
Ｋ■の８ビツト毎に発生される読出しタイミング信号Ｒ
Ｔがロード入力端子にそれぞれ入力されており、読出し
タイミング信号ＲＴが入力されたタイミングで読出しレ
ジスタ選択回路５からの読出しデータを取り込み、読出
しクロックＣＬＫ■によってその読出しデータを順次シ
リアルデータに変換して出力する。

この従来例装置の動作を第６図を参照して以下に説明す
る。ここで第６図は従来例装置の各部状態を説明するタ
イムチャートであり、（ａ）は書込みタイミング信号Ｗ
Ｔ、（ｂ）は書込みレジスタの選択状態、（ｃ）は偶レ
ジスタ２の保持データすなわち出力状態、（ｄ）は奇レ
ジスタ３の保持データすなわち出力状態、（ｅ）は読出
しレジスタ選択信号Ｒ３、（ｆ）は読出しタイミング信
号ＲＴである。

シリアル入力された入力データは直並列変換回路１で８
ビット並列データに変換されてレジスタ２．３にそれぞ
れ入力される。書込みレジスタ選択回路４は書込みタイ
ミング信号ＷＴが入力される毎に、それを書込みレジス
タ選択信号ＷＲＳ◎またはＷＲ３＠とじてそれぞれ偶レ
ジスタ２または奇レジスタ３に与えており、それにより
第６図（ｂ）に示されるようにレジスタ２．３が交互に
書込み側レジスタとなる。したがって直並列変換回路１
で順次に直並列変換される並列データ＃Ｏ１＃１．＃２
、＃３、＃４・・・は、第６図（Ｃ）と（ｄ）に示され
るように、書込みタイミング信号ＷＴのタイミングで偶
レジスタ２、奇レジスタ３に交互に取り込まれる。

これらレジスタ２．３の保持データは読出しレジスタ選
択回路５により交互にその一方が選択されて並直列変換
回路６に送られる。読出しレジスタ選択回路５へ与えら
れる読出しレジスタ選択信号ＲＲ３は、第６図（ｅ）に
示されるように、偶レジスタ２と奇レジスタ３を交互に
読出し側レジスタとして選択するように切り換えられる
ので、並直列変換回路６に与えられる読出しデータは並
列データ＃０、＃１、＃２、＃３・・・のように順番が
保存されたものとなる。この読出しレジスタ選択信号Ｒ
Ｒ３はフリップフロップ４１の反転出力＊Ｑであるため
書込みタイミング信号ＷＴに同期したものとなる。

並直列変換回路６では読出しレジスタ選択回路５から順
次に送られて（る並列データ＃Ｏ１＃１、＃２、＃３、
＃４−・を読出しタイミング信号ＲＴのタイミングで取
り込み、これを読出しクロックＣＬＫ（Ｄの速度で並直
列変換してシリアル出力データとして送出する。

［発明が解決しようとする課題］ 上述の従来のクロック乗換え装置では、入出力クロック
の位相が近接している時には、その人出力クロツクのジ
ッタ（揺らぎ）に起因して読出し側のレジスタ選択が不
定となり、データの二度読みや消失が生じる可能性があ
る。

例えば第６図において、読出しタイミング信号ＲＴＩの
タイミングでは読出しレジスタ選択回路５は偶レジスタ
２の読出しデータ＃１を選択しており、したがってこの
読出しデータ＃１が並直列変換回路６に取り込まれる。

次の読出しタイミング信号ＲＴ２のタイミングでは読出
しレジスタ選択回路５は奇レジスタ３の読出しデータ＃
２を選択しているので、次にはこの読出しデータ＃２が
並直列変換回路６に取り込まれる。

ところが、この読出しタイミング信号ＲＴ２がジッタに
より例えば図中の読出しタイミング信号＊ＲＴ２の位置
に揺らいだものとする。この場合、この読出しタイミン
グ信号＊ＲＴ２のタイミングでは読出しレジスタ選択回
路５はまだ偶レジスタ２の読出しデータ＃１を選択して
いる状態なので、並直列変換回路６にはこの読出しデー
タ＃１が再び取り込まれることになり、よってデータの
二度読みが生じる。またこの場合、更に次の読出しタイ
ミング信号ＲＴ３が元の位置に戻ったとしたら、奇レジ
スタ３の読出しデータ＃２は並列直列変換回路６に取り
込まれないことになるので、データの消失が生じる。

このように従来装置は入出力クロックの位相接近時には
そのジッタによりクロック乗換えデータの連続性が損わ
れる可能性があるという問題点がある。

本発明はこのような問題点に鑑みてなされたものであり
、その目的とするところは、入出力クロックのジッタに
対してもクロック乗換えデータの消失あるいは主席読み
が生じることを防止してクロック乗換えデータの連続性
を確保することにある。

［課題を解決するための手段］ 第１図は本発明に係る原理説明図である。

本発明に係るクロック乗換え装置は、第１図（Ａ）に示
されるように、直列入力データを第１のクロックで直並
列変換する直並列変換器２】と、直並列変換器２１の出
力データが入力される複数の記憶部（２２［１］〜２２
［ｎ］）と、複数の記憶部（２２［１］〜２２［ｎ］）
の一つを書込み記憶部として選択して直並列変換器２１
からの出力データを書き込む書込み記憶部選択器２３と
、複数の記憶部の一つを読出し記憶部として選択する読
出し記憶部選択器２４と、読出し記憶部選択器２４の出
力データを取り込んで第２のクロックで並直列変換する
並直列変換器２５と、読出し記憶部選択器２４の選択切
換えタイミングと並直列変換器２５のデータ取込みタイ
ミングの位相接近を検出し、その検出時にその位相が離
れるように制御を行う制御部２６とを備えてなる。

」−記りロック乗換え装置における制御部２６は、第１
図（Ｉ３）に示されるように、読出し記憶部選択器２４
の選択切換えタイミングを決めるそれぞれ異なる位相の
複数の読出し記憶部選択信号を発生ずる読出し記・ｍ部
選択信号発生器２７と、読出し記・１部選択器２４の選
択切換えタイミングと並直列変換器２５のデータ取込み
タイミングの位相の接近を検出する位相検出器２８と、
位相の接近が検出された時にその位相が離れるような発
生位相を持った読出し記憶部選択信号を選択して読出し
記憶部選択器２４に与える読出し記憶部選択信号選択器
２９とで構成することができる。

また上記制御部における位相検出器２８は、並直列変換
器の取込みタイミングを決める読出しタイミング信号に
よりセットされてそれに続き入力される読出しタイミン
グ信号の通過を禁止する初期フラグ回路と、この初期フ
ラグ回路を介して供給される読出しタイミング信号を読
出し記憶部選択信号の位相と比較し進み位相での位相接
近検出時にセットされる進みフラグ回路と、初期フラグ
回路を介して供給される読出しタイミング信号を読出し
記憶部選択信号と比較し遅れ位相での位相接近検出時に
セットされる遅れフラグ回路とで構成することができる
。

［作用］ 読出し記憶部選択器２４の選択切換えタイミングと並直
列変換器２５のデータ取込みタイミングの位相が接近す
ると、クロック乗換えデータの消失や二度読みが生じ、
その連続性が損われるので、制御部２６によりこの位相
接近を検出し、位相接近検出時には上記選択切換えタイ
ミングとデータ取込みタイミングの相対位相を引き離す
ように制御を行う。

この引き離し手段は、例えば読出し記憶部選択信号発生
器２７でそれぞれ異なる位相を持った複数の読出し記憶
部選択信号を発生しておき、位相検出器２８で上記選択
切換えタイミングとデータ取込みタイミングの位相接近
が検出された時に、読出し記憶部選択信号器２９により
上記複数の読出し記憶部選択信号のなかから、選択切換
えタイミングとデータ取込みタイミングの位相が離れる
ような発生位相をもった読出し記憶部選択信号を選択し
、これを読出し記憶部選択器２４に与えることで実現で
きる。

また上記位相検出器は、例えば遅れフラグ回路および進
みフラグ回路で読出しタイミングを読出し記憶部選択信
号と比較し、それにより進み位相または遅れ位相での位
相接近を検出し、これら進みフラグ回路および遅れフラ
グ回路の出力を読出し記憶部選択信号器の選択信号とす
ることで実現できる。

［実施例］ 以下、図面を参照しつつ本発明の詳細な説明する。

第２図には本発明の一実施例としてのクロック乗換え装
置が示される。第２図において、第５図と同じ参照番号
が付されたものは同一機能をもった回路要素である。す
なわち、直並列変換回路１、偶レジスタ２、奇レジスタ
３、書込みレジスタ選択回路４、読出しレジスタ選択回
路５、並直列変換回路６は同じ構成となっている。

相違点として、実施例のクロック乗換え装置は読出しレ
ジスタ選択タイミング制御回路１０を新たに備えている
ことである。この制御回路１０は読出しレジスタ選択信
号発生回路７、位相検出回路８、セレクタ９を含み構成
される。

読出しレジスタ選択信号発生回路７はシフトレジスタで
構成されており、書込みレジスタ選択回路４のフリップ
フロップ４１の反転出力＊Ｑ（すなわち従来例装置では
読出しレジスタ選択信号ＲＲ３として用いられていたも
の）がデータ入力され、また読出しクロックＣＬＫ■が
クロック入力されている。その出力端子ＱＡ、ＱＢ、Ｑ
ｅからは位相がそれぞれ異なる３つの出力信号Ｌ　ＥΔ
１）、ＮＯＲＭ、ＬＡＧが読出しレジスタ選択信号とし
て出力される。ここでＬ　Ｅ　Ａ　Ｄは進み位相出力信
号、ＮＯＲＭは基準位相出力信号、ＬＡＧは遅れ位相出
力信号である。これら出力信号ＬＥＡＤ、ＮＯＲＭ、Ｌ
ＡＧの位相差は入出力クロックのジッタ分を考慮して決
められる。

位相検出回路９はＪ　Ｋフリップフロップ８１、Ｄフリ
ップフロップ８２．８３、Ａ　Ｎ　Ｉ）回路８４、排他
的ＯＩ＜回路８５．８６を含み構成されており、フリッ
プフロップ８１は初期フラグ用、フリップフロップ８２
は進みフラグ用、フリップフロップ８３は遅れフラグ用
のものである。初期フラグ用フリップフロップ８１は読
出しタイミング信号ＲＴと自身の反転出力＊ＱがＡＮＤ
回路８４を介してＪ入力端子に入力され、Ｋ入力端子は
接地されている。また進みフラグ用フリップフロップ８
２は出力信号ＮｏＲＭとＩ−Ａ　Ｇが排他的ＯＲ回路８
５を介してデータ入力され、ＡＮＤ回路８４の出力信号
がイネーブル端子ＥＮに入力される。さらに遅れフラグ
用フリップフロップ８３は出力信号ＬＥＡＤとＮＯＲＭ
が排他的ＯＲ回路８６を介してデータ入力され、ＡＮＤ
回路８４の出力信号がイネーブル端子ＥＮに入力される
。各フリップフロップ８１〜８３のクロック入力として
は読出しクロックＣＬ　Ｋ■が使われる。

この位相検出回路８は読出しタイミング信号ＲＴの位相
が読出しレジスタ選択信号発生回路７の基準位相出力信
号Ｎ　ＯＲＭの位相に接近しているか否かを検出する回
路であり、進み位相で接近している場合には進みフラグ
用フリップフロップ８２がセットされ、遅れ位相で接近
している場合には遅れフラグ用フリップフロップ８３が
セットされ、接近していない場合にはフリップフロップ
８２．８３は共にセットされないようになっている。そ
してこのフリップフロップ８２．８３の出力信号Ｑが後
段のセレクタ９に選択信号として与えられる。

セレクタ９には読出しレジスタ選択信号発生回路７の３
つの出力信号■、ＥＡＤ、ＮＯＲＭ、Ｉ＝ＡＧが入力さ
れており、これらのうちの−っを位相検出回路８からの
選択信号に応じて選択して読出しレジスタ選択信号ＲＲ
３として読出しレジスタ選択回路５に与えるようになっ
ている。

この実施例装置の動作を第３図および第４図を参照しつ
つ以下に説明する。ここで第３図は読出しタイミング信
号ＲＴが基準位相出力信号ＮＯＲＭに進み位相で接近し
ている場合の制御回路１０の動作を説明するためのタイ
ムチャート、第４図は読出しタイミング信号ＲＴが基準
位相出力信号ＮＯＲＭに遅れ位相で接近している場合の
制御回路ＩＯの動作を説明するためのタイムチャートで
あり、第３図および第４図中の（ａ）は書込みタイミン
グ信号ＷＴ、（ｂ）は偶レジスタ２の保持データ、（ｃ
）は奇レジスタ３の保持データ、（ｄ）は進み位相出力
信号ＬＥＡＤ、（ｅ）は基準位相出力信号ＮＯＲＭ、（
ｆ）は遅れ位相出力信号１−Ａ　Ｇ、（ｇ）は読出しタ
イミング信号ＲＴ、（ｈ）は読出しレジスタ選択信号Ｒ
Ｒ３である。

まず、装置に電源投入時、初期フラグ用フリップフロッ
プ８１の出力Ｑが論理”Ｏ”（すなわち反転出力＊Ｑが
’１”）であると、読出しタイミング信号ＲＴがＡＮＤ
回路８４を介して初期用フリップフロップ８１のＪ端子
に入力され、それにより初期フラグ用フリップフロップ
８１を１”にセットする。この結果、その反転出力＊Ｑ
はＯ”となり、以降に入力した読出しタイミング信号Ｒ
ＴはＡＮＤ回路８４で遮断される。したがってこの位相
検出回路８は初めの読出しタイミング信号ＲＴによって
だけ位相検出を行うことになる。

この読出しタイミング信号ＲＴが基準位相出力信号ＮＯ
ＲＭに対して進み位相でジッタ分の範囲内に近接してい
る場合について第３図を参照して説明する。この場合、
読出しタイミング信号ＲＴは進み位相出力信号ＬＥＡＤ
と基準位相出力信号ＮＯＲＭの間にあるから、排他的Ｏ
Ｒ回路８５の出力信号は°°１°゛となり、したがって
進みフラグ用フリップフロップ８２が“°ｌ”にセット
され、一方、排他的ＯＲ回路８６の出力信号は°０”と
なり、遅れフラグ用フリップフロップ８３はセットされ
ない。このフリップフロップ８２．８３の出力状態に対
してセレクタ９は遅れ位相出力信号Ｌ　Ａ　、Ｇを選択
してこれを読出しレジスタ選択回路５に読出しレジスタ
選択信号ＲＲ３として与える。この結果、読出しレジス
タ選択回路５の切換えタイミングは読出しタイミング信
号ＲＴの位相から離れる方向に設定され、したがって書
込み／読出しタイミング信号に多少のジッタがあっても
誤動作は生じない。

次に読出しタイミング信号ＲＴが基準位相出力信号ＮＯ
ＲＭに対して遅れ位相でジッタ分の範囲内に近接してい
る場合について第４図を参照して説明する。この場合、
読出しタイミング信号ＲＴは基準位相出力信号ＮｏＲＭ
と遅れ位相出力信号Ｌ　Ａ　Ｇの間にあるから、排他的
ＯＲ回路８６の出力信号は１°°となり、したがって遅
れフラグ用フリップフロップ８３が“１”にセットされ
、方、排他的ＯＲ回路８５の出力信号は０°゛となり、
進みフラグ用フリップフロップ８２はセットされない。

このフリップフロップ８２．８３の出力状態に対してセ
レクタ９は進み位相出力信号ＬＥＡＤを選択してこれを
読出しレジスタ選択回路５に読出しレジスタ選択信号と
して与える。この結果、読出しレジスタ選択回路５の切
換えタイミングは読出しタイミング信号ＲＴの位相から
離れる方向に設定される。

なお、読出しタイミング信号ＲＴが基準位相出力信号Ｎ
ｏＲＭに対して十分に離れている場合には、排他的ＯＲ
回路８５．８６の出力信号は共に°°Ｏ”となり、した
がってフリップフロップ８２．８３の出力状態に対して
セレクタ９は基準位相出力信号ＮｏＲＭを選択する。

このように、上述の実施例装置では、読出しタイミング
信号と読出しレジスタ選択信号が常に一定の時間差を持
つことになり、読出しクロックと書込みクロックの相対
的なジッタを吸収することができる。

本発明の実施にあたっては種々の変形形態が可能である
。例えば上述の実施例では直並列変換器からの出力デー
タを取り込むレジスタを二つとしたが、本発明はこれに
限られるものではなく、それ以上の数とすることができ
、例えば三つとした場合には直並列変換器からのデータ
の読み飛ばしや二度読みなどを確実に防止できるように
なる。

また上述の実施例では読出しレジスタ選択回路５の選択
切換えタイミングと並直列変換回路６のデータ取込みタ
イミングの位相接近時には読出しレジスタ選択タイミン
グ制御回路１０により読出しレジスタ選択回路５の選択
切換えタイミングを変えるようにしたが、本発明はこれ
に限られるものではなく、並直列変換回路６のデータ取
込みタイミング（すなわち読出しタイミング信号ＲＴ）
の位相を変えるように構成するものであってもよい。

また」一連の実施例では読出しレジスタ選択信号発生回
路７は書込みレジスタ選択回路のフリップフロップ４１
からの出力信号（したがって書込みタイミング信号ＷＲ
に同期した信号）に基づいてそれぞれ位相の異なる三つ
の読出しレジスタ選択信号を発生しているが、これに限
らず、これら読出しレジスタ選択信号は書込みタイミン
グ信号ＷＴとは独立に発生することも可能である。

さらに−上述の実施例では、位相検出器８は電源投入時
における最初に入力された読出しタイミング信号ＲＴだ
けによって位相接近を検出しているが、もちろんこれに
限られるものではなく、例えば必要な時あるいは定期的
に初期フラグ用フリップフロップをリセットすることで
、位相接近の監視を電源投入後も行うことができる。

〔発明の効果］ 以上に説明したように、本発明によれば、人出カフロッ
クのジッタに対してもデータの消失あるいは二度読みが
生じることを防止してデータの連続性を確保することが
できる。

【図面の簡単な説明】

第１図は本発明に係る原理説明図、 第２図は本発明の一実施例としてのクロック乗換え装置
を示すブロック図、 第３図、第４図は実施例装置の動作を説明するだめのタ
イムチャート、 第５図はクロック乗換え装置の従来例を示すブロック図
、および、 第６図は従来例装置の動作を説明するためのタイムチャ
ートである。 図において、 １・・・直並列変換回路 ２・・・偶レジスタ ３・・・奇レジスタ ４・・・書込みレジスタ選択回路 ５・・・読出しレジスタ選択回路 ６・・・並直列変換回路 ７・・・読出しレジスタ選択信号発生回路８・・・位相
検出回路 ９・・・セレクタ ｌＯ・・・読出しレジスタ選択タイミング制御回路４１
．８１・・・ＪＫフリップフロップ４２．４３．８４．
９２〜９５・・・ＡＮＤ回路８２．８３・・−Ｄフリッ
プフロップ ８５．８６・・・排他的ＯＲ回路

Claims (1)

1. 【特許請求の範囲】 １、直列入力データを第１のクロックで直並列変換する
   直並列変換器（２１）と、 該直並列変換器（２１）の出力データが入力される複数
   の記憶部（２２［１］〜２２［ｎ］）と、該複数の記憶
   部（２２［１］〜２２［ｎ］）の一つを書込み記憶部と
   して選択して該直並列変換器（２１）からの出力データ
   を書き込む書込み記憶部選択器（２３）と、 該複数の記憶部（２２［１］〜２２［ｎ］）の一つを読
   出し記憶部として選択する読出し記憶部選択器（２４）
   と、 該読出し記憶部選択器（２４）の出力データを取り込ん
   で第２のクロックで並直列変換する並直列変換器（２５
   ）と、 該読出し記憶部選択器（２４）の選択切換えタイミング
   と該並直列変換器（２５）のデータ取込みタイミングの
   位相接近を検出し、その検出時に該位相が離れるように
   制御を行う制御部（２６）とを備えてなるクロック乗換
   え装置。 ２、直列入力データを第１のクロックで直並列変換する
   直並列変換器（２１）と、 該直並列変換器（２１）の出力データが入力される複数
   の記憶部（２２［１］〜２２［ｎ］）と、該複数の記憶
   部（２２［１］〜２２［ｎ］）の一つを書込み記憶部と
   して選択して該直並列変換器（２１）からの出力データ
   を書き込む書込み記憶部選択器（２３）と、 該複数の記憶部（２２［１］〜２２［ｎ］）の一つを読
   出し記憶部として選択する読出し記憶部選択器（２４）
   と、 該読出し記憶部選択器（２４）の出力データを取り込ん
   で第２のクロックで並直列変換する並直列変換器（２５
   ）と、 該読出し記憶部選択器（２４）の選択切換えタイミング
   を決めるそれぞれ異なる位相の複数の読出し記憶部選択
   信号を発生する読出し記憶部選択信号発生器（２７）と
   、 該読出し記憶部選択器（２４）の選択切換えタイミング
   と該並直列変換器（２５）のデータ取込みタイミングの
   位相の接近を検出する位相検出器（２８）と、 該位相の接近が検出された時に該位相が離れるような発
   生位相を持った読出し記憶部選択信号を選択して該読出
   し記憶部選択器（２４）に与える読出し記憶部選択信号
   選択器（２９）とを備えてなるクロック乗換え装置。 ３、該位相検出器（２８）は、該並直列変換器の取込み
   タイミングを決める最初の読出しタイミング信号により
   セットされてそれに続き入力される読出しタイミング信
   号の通過を禁止する初期フラグ回路と、 該初期フラグ回路を介して供給される読出しタイミング
   信号を該読出し記憶部選択信号の位相と比較し進み位相
   での位相接近検出時にセットされる進みフラグ回路と、 該初期フラグ回路を介して供給される読出しタイミング
   信号を該読出し記憶部選択信号と比較し遅れ位相での位
   相接近検出時にセットされる遅れフラグ回路とを含み構
   成された請求項２記載のクロック乗換え装置。