JPH0496446A - Ａｔｍスイッチおよび多重化装置およびその制御方法 - Google Patents
Ａｔｍスイッチおよび多重化装置およびその制御方法Info
- Publication number
- JPH0496446A JPH0496446A JP2210346A JP21034690A JPH0496446A JP H0496446 A JPH0496446 A JP H0496446A JP 2210346 A JP2210346 A JP 2210346A JP 21034690 A JP21034690 A JP 21034690A JP H0496446 A JPH0496446 A JP H0496446A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switch module
- stage
- buffer
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000000872 buffer Substances 0.000 claims abstract description 131
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 210000004027 cell Anatomy 0.000 description 66
- 238000010586 diagram Methods 0.000 description 6
- 210000004460 N cell Anatomy 0.000 description 2
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡＴＭ伝送装置、ＡＴＭ交換機およびＡＴＭ多
重化装置に関する。
重化装置に関する。
従来の技術では、第１０図に示すように、各出力ハイウ
ェイ毎にバッファを入力ハイウェイ数の分だけ設ける。
ェイ毎にバッファを入力ハイウェイ数の分だけ設ける。
各入力ハイウェイから入ってくるＡＴＭセル（以下、セ
ルと称する。）は、国際電信電話諮問委員会勧告１．４
１３ の規定に従うものであり、そのヘッダ部分には、
バーチセル・パス・インジケータ（以下、ＶＰＩと称す
る。）が表示されている。
ルと称する。）は、国際電信電話諮問委員会勧告１．４
１３ の規定に従うものであり、そのヘッダ部分には、
バーチセル・パス・インジケータ（以下、ＶＰＩと称す
る。）が表示されている。
入力ポートではセルに入力ハイウェイ番号を付与する。
各スイッチの入口ではアドレスフィルタ（以下、ＡＦと
称する。）が、セルに付与されているＶＰＩと入力ハイ
ウェイ番号により、ＡＦの属する出力ハイウェイに出力
するかどうかを決定する。ＡＦを通過したセルはバッフ
ァに入り、出力される順番を待つ。そして、セレクタは
バッファの出力のうちのいずれか１つを選択し、出線に
出力する。
称する。）が、セルに付与されているＶＰＩと入力ハイ
ウェイ番号により、ＡＦの属する出力ハイウェイに出力
するかどうかを決定する。ＡＦを通過したセルはバッフ
ァに入り、出力される順番を待つ。そして、セレクタは
バッファの出力のうちのいずれか１つを選択し、出線に
出力する。
あるいは、入力ポートにおいて当該セルを出力すべき出
力ハイウェイ番号を付与する。各スイッチの入口ではア
ドレスフィルタ（以下、ＡＦと称する。）が、セルに付
与されている出力ハイウェイ番号により、ＡＰの属する
出力ハイウェイに出力するかどうかを決定する。ＡＦを
通過したセルはバッファに入り、出力される順番を待つ
。そして、セレクタはバッファの出力のうちのいずれか
１つを選択し、出線に出力する。このような動作により
、スイッチングを行う。
力ハイウェイ番号を付与する。各スイッチの入口ではア
ドレスフィルタ（以下、ＡＦと称する。）が、セルに付
与されている出力ハイウェイ番号により、ＡＰの属する
出力ハイウェイに出力するかどうかを決定する。ＡＦを
通過したセルはバッファに入り、出力される順番を待つ
。そして、セレクタはバッファの出力のうちのいずれか
１つを選択し、出線に出力する。このような動作により
、スイッチングを行う。
従来技術による、出線対応に個別にバッファをもうける
スイッチ方式において、セル廃棄率を低下させるために
は、大容量のバッファが必要になる。このため、第１０
図に示す複数のバッファと、それらを制御するバッファ
制御回路を１つのＬＳＩに入れることは困難となる。そ
こで実際には、バッファＬＳＩを複数個設け、かつ、そ
れら複数のバッファＬＳＩに対する制御を行なう制御用
ＬＳＩを独立に設けねばならず、このため開発する１、
ＳＨの種類が多くなる。また、低廃棄率のスイッチを構
成するためにできるだけ大容量のバッファが必要である
が、そのバッファサイズもＬＳＩの容量に制限されるた
め、低廃棄率スイッチの構成は困難であった。
スイッチ方式において、セル廃棄率を低下させるために
は、大容量のバッファが必要になる。このため、第１０
図に示す複数のバッファと、それらを制御するバッファ
制御回路を１つのＬＳＩに入れることは困難となる。そ
こで実際には、バッファＬＳＩを複数個設け、かつ、そ
れら複数のバッファＬＳＩに対する制御を行なう制御用
ＬＳＩを独立に設けねばならず、このため開発する１、
ＳＨの種類が多くなる。また、低廃棄率のスイッチを構
成するためにできるだけ大容量のバッファが必要である
が、そのバッファサイズもＬＳＩの容量に制限されるた
め、低廃棄率スイッチの構成は困難であった。
本発明の目的は、少ない種類のスイッチモジュールを用
いて、かつ簡単な制御で低廃棄率を実現するＡＴＭスイ
ッチとその制御方法を提供することにある。
いて、かつ簡単な制御で低廃棄率を実現するＡＴＭスイ
ッチとその制御方法を提供することにある。
Ｋ本（Ｋは１以上の整数）の入力ハイウェイとＬ本（Ｌ
は１以上の整数）の出力ハイウェイを収容し、各出力ハ
イウェイごとにに本の入力と１本の出力を持つ集線用空
間スイッチを設ける個別バッファ型ＡＴＭスイッチにお
いて、前記集線用空間スイッチは、Ｍ本（Ｍは１以上の
整数）の入力と、Ｍ個のバッファと、前記Ｍ個のバッフ
ァの出力のうちから任意の１本を選択するセレクタと、
前記Ｍ個のバッファ制御回路の任意の１つに対する出力
指示とそれに伴うセレクタ制御を行なうセレクタ制御回
路とからなるスイッチモジュールを８段（Ｓは１以上の
整数）接続して構成し、各段のスイッチモジュール数は
、該スイッチモジュールの属する段の１つ後段に属する
スイッチモジュール数のＭ倍以下となり、かつ最後尾の
段に属するスイッチモジュール数は１つになるように各
段にスイッチモジュールを配置し、各段のＭ個のスイッ
チモジュールの出力と該スイッチモジュールの属する段
の１つ後段のスイッチモジュールの入力を接続する。そ
して、前記スイッチモジュール（■０） のいずれかにおいて、バッファ溢れによるセルの廃棄が
発生しそうになった場合は、該スイッチモジュールの１
つ前段のスイッチモジュールに対して読み出し禁止信号
を送出し、該スイッチモジュールの１つ前段のスイッチ
モジュールが、前記読み出し禁止信号を受信した場合は
、該スイッチモジュールへのセルの送出を停止する。
は１以上の整数）の出力ハイウェイを収容し、各出力ハ
イウェイごとにに本の入力と１本の出力を持つ集線用空
間スイッチを設ける個別バッファ型ＡＴＭスイッチにお
いて、前記集線用空間スイッチは、Ｍ本（Ｍは１以上の
整数）の入力と、Ｍ個のバッファと、前記Ｍ個のバッフ
ァの出力のうちから任意の１本を選択するセレクタと、
前記Ｍ個のバッファ制御回路の任意の１つに対する出力
指示とそれに伴うセレクタ制御を行なうセレクタ制御回
路とからなるスイッチモジュールを８段（Ｓは１以上の
整数）接続して構成し、各段のスイッチモジュール数は
、該スイッチモジュールの属する段の１つ後段に属する
スイッチモジュール数のＭ倍以下となり、かつ最後尾の
段に属するスイッチモジュール数は１つになるように各
段にスイッチモジュールを配置し、各段のＭ個のスイッ
チモジュールの出力と該スイッチモジュールの属する段
の１つ後段のスイッチモジュールの入力を接続する。そ
して、前記スイッチモジュール（■０） のいずれかにおいて、バッファ溢れによるセルの廃棄が
発生しそうになった場合は、該スイッチモジュールの１
つ前段のスイッチモジュールに対して読み出し禁止信号
を送出し、該スイッチモジュールの１つ前段のスイッチ
モジュールが、前記読み出し禁止信号を受信した場合は
、該スイッチモジュールへのセルの送出を停止する。
あるいは、前記スイッチモジュールのいずれかにおいて
、バッファ溢れによるセルの廃棄が発生した場合は、該
スイッチモジュールの１つ前段のスイッチモジュールに
対して再送要求信号を送出し、該スイッチモジュールの
１つ前段のスイッチモジュールが、前記再送要求信号を
受信した場合は、該スイッチモジュールにおいて廃棄さ
れたセルの再送を行なう。
、バッファ溢れによるセルの廃棄が発生した場合は、該
スイッチモジュールの１つ前段のスイッチモジュールに
対して再送要求信号を送出し、該スイッチモジュールの
１つ前段のスイッチモジュールが、前記再送要求信号を
受信した場合は、該スイッチモジュールにおいて廃棄さ
れたセルの再送を行なう。
第６図を用いて説明を行なう。第６図に示すように、Ｋ
本（Ｋは１以上の整数）の入力ハイウェイとＬ本（Ｌは
１以上の整数）の出力ハイウェイを収容し、各出力ハイ
ウェイごとに設けられた、Ｋ本の入力と１本の出力を持
つ集線用空間スイッチにおいて、第７図に示すＭ本（Ｍ
は１以上の整数）の入力と、各々Ｎセル分（Ｎは１以上
の整数）の容量を持つＭ個のバッファと、それらに対す
る書き込み制御及び読み出し制御を行なうバッファ制御
回路と、前記Ｍ個のバッファの出力のうちから任意の１
５本を選択するセレクタと、前記Ｍ個のバッファ制御回
路の任意の１つに対する出力指示とそれに伴うセレクタ
制御を行なうセレクタ制御回路とからなるスイッチモジ
ュールを用意する。
本（Ｋは１以上の整数）の入力ハイウェイとＬ本（Ｌは
１以上の整数）の出力ハイウェイを収容し、各出力ハイ
ウェイごとに設けられた、Ｋ本の入力と１本の出力を持
つ集線用空間スイッチにおいて、第７図に示すＭ本（Ｍ
は１以上の整数）の入力と、各々Ｎセル分（Ｎは１以上
の整数）の容量を持つＭ個のバッファと、それらに対す
る書き込み制御及び読み出し制御を行なうバッファ制御
回路と、前記Ｍ個のバッファの出力のうちから任意の１
５本を選択するセレクタと、前記Ｍ個のバッファ制御回
路の任意の１つに対する出力指示とそれに伴うセレクタ
制御を行なうセレクタ制御回路とからなるスイッチモジ
ュールを用意する。
各集線用空間スイッチは、第８図に示す構造になってい
る。第８図では、スイッチモジュールを８段（Ｓは１以
上の整数）接続し、第Ｓ段にはスイッチモジュールを１
個配置する。そして、第（Ｓ−１）段には、スイッチモ
ジュールをＭ個配置する。第（Ｓ −２）段には、スイ
ッチモジュールをＭ２Ｓ−１個配置する。このように、
各段のスイッチモジュール数は、該スイッチモジュール
の属する段の１つ後段に属するスイッチモジュール数の
Ｍ倍以下となるように各段にスイッチモジュールを配置
し、各段のスイッチモジュールの出力と該スイッチモジ
ュールの属する段の後段のスイッチモジュールの入力を
接続する。そして、第１段に属するスイッチモジュール
の入力数の合計が、Ｋ本以上になるようにする。このよ
うにスイッチモジュールを配置し、かつ接続することに
より、自動的にセルを出力ハイウェイに導くことができ
、また、スイッチモジュールの種類も１つでよい。さら
に、いずれかのスイッチモジュールのバッファにおいて
、セルの廃棄が発生しそうになった場合の動作を第９図
を用いて説明する。第９図に示すように、スイッチモジ
ュール１１１のバッファ１０１−１においてバッファ溢
れが生じそうになった場合は、１つ前段のスイッチモジ
ュール１１０のセレクタ制御回路１１２に対して読み出
し禁止信号を送出する。セレクタ制御回路１１２は、読
み出し禁止信号を受信した場合、スイッチモジュール１
１０からスイッチモジュール１１１へのセルの送出を停
止させるべく、出力指示を各バッファ制御回路に対して
出さない。これにより、配置されたスイッチモジュール
のバッファを縦続に接続したことと等価になり、見かけ
」二１つの大容量バッファとして扱えることになり、セ
ル廃棄率を低下させることが可能になる。
る。第８図では、スイッチモジュールを８段（Ｓは１以
上の整数）接続し、第Ｓ段にはスイッチモジュールを１
個配置する。そして、第（Ｓ−１）段には、スイッチモ
ジュールをＭ個配置する。第（Ｓ −２）段には、スイ
ッチモジュールをＭ２Ｓ−１個配置する。このように、
各段のスイッチモジュール数は、該スイッチモジュール
の属する段の１つ後段に属するスイッチモジュール数の
Ｍ倍以下となるように各段にスイッチモジュールを配置
し、各段のスイッチモジュールの出力と該スイッチモジ
ュールの属する段の後段のスイッチモジュールの入力を
接続する。そして、第１段に属するスイッチモジュール
の入力数の合計が、Ｋ本以上になるようにする。このよ
うにスイッチモジュールを配置し、かつ接続することに
より、自動的にセルを出力ハイウェイに導くことができ
、また、スイッチモジュールの種類も１つでよい。さら
に、いずれかのスイッチモジュールのバッファにおいて
、セルの廃棄が発生しそうになった場合の動作を第９図
を用いて説明する。第９図に示すように、スイッチモジ
ュール１１１のバッファ１０１−１においてバッファ溢
れが生じそうになった場合は、１つ前段のスイッチモジ
ュール１１０のセレクタ制御回路１１２に対して読み出
し禁止信号を送出する。セレクタ制御回路１１２は、読
み出し禁止信号を受信した場合、スイッチモジュール１
１０からスイッチモジュール１１１へのセルの送出を停
止させるべく、出力指示を各バッファ制御回路に対して
出さない。これにより、配置されたスイッチモジュール
のバッファを縦続に接続したことと等価になり、見かけ
」二１つの大容量バッファとして扱えることになり、セ
ル廃棄率を低下させることが可能になる。
あるいは、第９図に示すように、スイッチモジュール１
１１のバッファ１０１−１においてバッファ溢れが生じ
た場合は、１つ前段のスイッチモジュール１１０のセレ
クタ制御回路１１２に対して再送要求信号を送出する。
１１のバッファ１０１−１においてバッファ溢れが生じ
た場合は、１つ前段のスイッチモジュール１１０のセレ
クタ制御回路１１２に対して再送要求信号を送出する。
セレクタ制御回路１１２は、再送要求信号を受信した場
合、スイッチモジュール１１１で廃棄されたセルを送出
したバッファ制御回路に対して再送指示を行なう。これ
によりスイッチモジュール１１１で廃棄されたセルの再
送をスイッチモジュール１１０が実行する。よって、配
置されたスイッチモジュールのバッファを縦続に接続し
たことと等価になり、見かけ上１つの大容量バッファと
して扱えることになり、セル廃棄率を低下させることが
可能になる。
合、スイッチモジュール１１１で廃棄されたセルを送出
したバッファ制御回路に対して再送指示を行なう。これ
によりスイッチモジュール１１１で廃棄されたセルの再
送をスイッチモジュール１１０が実行する。よって、配
置されたスイッチモジュールのバッファを縦続に接続し
たことと等価になり、見かけ上１つの大容量バッファと
して扱えることになり、セル廃棄率を低下させることが
可能になる。
本発明の第１の実施例の説明を第１図を用いて行なう。
第１図に示すように、８本の入力ハイウェイ１〜８と８
本の出力ハイウェイ１７〜２４を収容する個別バッファ
型ＡＴＭスイッチにおいて、第２図に示す２本の入力３
０−１．３０−２と、各々Ｎセル分（Ｎは１以上の整数
）の容量を持つ２Ｓ−１個のバッファ３１−１．３１−
２と、バッファの読み出し制御及び書き込み制御を行な
うバッファ制御回路３２−１．３２−２と、前記２Ｓ−
１個のバッファの出力のうちから任意の１本を選択する
セレクタ３３と、前記Ｍ個のバッファ制御回路のうちの
任意の１つに対するセル送出の指示とそれに伴うセレク
タ３３の制御を行なうセレクタ制御回路３７とからなる
スイッチモジュールを第３図に示すように３段縦続に接
続することにより、各出力ハイウェイに対応して８人力
１出力の集線用空間スイッチ９〜１６を構成する。
本の出力ハイウェイ１７〜２４を収容する個別バッファ
型ＡＴＭスイッチにおいて、第２図に示す２本の入力３
０−１．３０−２と、各々Ｎセル分（Ｎは１以上の整数
）の容量を持つ２Ｓ−１個のバッファ３１−１．３１−
２と、バッファの読み出し制御及び書き込み制御を行な
うバッファ制御回路３２−１．３２−２と、前記２Ｓ−
１個のバッファの出力のうちから任意の１本を選択する
セレクタ３３と、前記Ｍ個のバッファ制御回路のうちの
任意の１つに対するセル送出の指示とそれに伴うセレク
タ３３の制御を行なうセレクタ制御回路３７とからなる
スイッチモジュールを第３図に示すように３段縦続に接
続することにより、各出力ハイウェイに対応して８人力
１出力の集線用空間スイッチ９〜１６を構成する。
入力ハイウェイ上を転送さねできたセルには、ＶＰＩと
入力ハイウェイ番号が付与されており、ＡＦは、このＶ
ＰＩと入力ハイウェイ番号により、セルを出力ハイウェ
イ４３に出力するべきかどうかを決定する。出力ハイウ
ェイ４３に出力して良いと決定されたセルは、第３図に
示す集線用空間スイッチを経由して出力ハイウェイに出
力される。
入力ハイウェイ番号が付与されており、ＡＦは、このＶ
ＰＩと入力ハイウェイ番号により、セルを出力ハイウェ
イ４３に出力するべきかどうかを決定する。出力ハイウ
ェイ４３に出力して良いと決定されたセルは、第３図に
示す集線用空間スイッチを経由して出力ハイウェイに出
力される。
あるいは、入力ハイウェイ上を転送されてきたセルに出
力ハイウェイ番号が付与されて入る場合は、ＡＦは、こ
の出力ハイウェイ番号により、セルを出力ハイウェイ４
３に出力するべきがどうかを決定する。出力ハイウェイ
４３に出力して良いと決定されたセルは、第３図に示す
東線用空間スイッチを経由して出力ハイウェイに出力さ
れる。
力ハイウェイ番号が付与されて入る場合は、ＡＦは、こ
の出力ハイウェイ番号により、セルを出力ハイウェイ４
３に出力するべきがどうかを決定する。出力ハイウェイ
４３に出力して良いと決定されたセルは、第３図に示す
東線用空間スイッチを経由して出力ハイウェイに出力さ
れる。
ここで、集線用空間スイッチの各段のスイッチモジュー
ル数は、該スイッチモジュールの属する段の１つ後段に
属するスイッチモジュール数の２倍となるように各段に
スイッチモジュールを配置し、各段のスイッチモジュー
ルの出力と該スイッチモジュールの属する段の後段のス
イッチモジュールの入力を接続する。つまり、第３図に
示すように１段目には４個、２段目には２Ｓ−１個、３
段目には１個のスイッチモジュールを配置し、各段のス
イッチモジュールを縦続に接続する。このように、スイ
ッチモジュールを配置することにより、自動的にセルを
出力ハイウェイに導くことができる。
ル数は、該スイッチモジュールの属する段の１つ後段に
属するスイッチモジュール数の２倍となるように各段に
スイッチモジュールを配置し、各段のスイッチモジュー
ルの出力と該スイッチモジュールの属する段の後段のス
イッチモジュールの入力を接続する。つまり、第３図に
示すように１段目には４個、２段目には２Ｓ−１個、３
段目には１個のスイッチモジュールを配置し、各段のス
イッチモジュールを縦続に接続する。このように、スイ
ッチモジュールを配置することにより、自動的にセルを
出力ハイウェイに導くことができる。
また、スイッチモジュールの種類も１つでよい。
つぎに、いずれかのスイッチモジュールのバッファにお
いて、セルの廃棄が発生しそうになった場合の処理を第
４図を用いて説明する。第４図に示すように、スイッチ
モジュール５２のバッファ５９−１においてバッファ溢
れが生じそうになった場合は、バッファ制御回路６２−
１がこれを検出し、スイッチモジュール５２の１つ前段
のスイッチモジュール５０のセレクタ制御回路７３に対
して読み出し禁止信号７２−１を送出する。セレクタ制
御回路７３は、読み出し禁止信号７２−１を受信した場
合は、バッファ制御回路６ｏ−１および６０−２に対し
てセル送出の指示を出さない。
いて、セルの廃棄が発生しそうになった場合の処理を第
４図を用いて説明する。第４図に示すように、スイッチ
モジュール５２のバッファ５９−１においてバッファ溢
れが生じそうになった場合は、バッファ制御回路６２−
１がこれを検出し、スイッチモジュール５２の１つ前段
のスイッチモジュール５０のセレクタ制御回路７３に対
して読み出し禁止信号７２−１を送出する。セレクタ制
御回路７３は、読み出し禁止信号７２−１を受信した場
合は、バッファ制御回路６ｏ−１および６０−２に対し
てセル送出の指示を出さない。
これにより、スイッチモジュール５０からスイッチモジ
ュール５２へのセルの送出を停止させる。
ュール５２へのセルの送出を停止させる。
よって、スイッチモジュール５０と５２のバッファを縦
続に接続したことと等価になり、見かけ上１つの大容量
バッファとして扱えることになり、（Ｉ７） セル廃棄率を低下させることが可能になる。
続に接続したことと等価になり、見かけ上１つの大容量
バッファとして扱えることになり、（Ｉ７） セル廃棄率を低下させることが可能になる。
また、いずれかのスイッチモジュールのバッファにおい
て、セルの廃棄が発生した場合の処理を第４図を用いて
説明する。第４図に示すように、スイッチモジュール５
２のバッファ５９−１においてバッファ溢れが生じそう
になった場合は、バッファ制御回路６２−１がこれを検
出し、スイッチモジュール５２の１つ前段のスイッチモ
ジュール５０のセレクタ制御回路７３に対して再送要求
信号７２−１を送出する。セレクタ制御回路７３は、再
送要求信号７２−１を受信した場合は、スイッチモジュ
ール５２で廃棄されたセルを送出したバッファ制御回路
に対してセル再送の指示を出す。これにより、スイッチ
モジュール５２で廃棄されたセルの再送をスイッチモジ
ュール５０へ命令する。よって、スイッチモジュール５
０と５２のバッファを縦続に接続したことと等価になり
、見かけ上１つの大容量バッファとして扱えるため、セ
ル廃棄率を低下させることが可能になる。
て、セルの廃棄が発生した場合の処理を第４図を用いて
説明する。第４図に示すように、スイッチモジュール５
２のバッファ５９−１においてバッファ溢れが生じそう
になった場合は、バッファ制御回路６２−１がこれを検
出し、スイッチモジュール５２の１つ前段のスイッチモ
ジュール５０のセレクタ制御回路７３に対して再送要求
信号７２−１を送出する。セレクタ制御回路７３は、再
送要求信号７２−１を受信した場合は、スイッチモジュ
ール５２で廃棄されたセルを送出したバッファ制御回路
に対してセル再送の指示を出す。これにより、スイッチ
モジュール５２で廃棄されたセルの再送をスイッチモジ
ュール５０へ命令する。よって、スイッチモジュール５
０と５２のバッファを縦続に接続したことと等価になり
、見かけ上１つの大容量バッファとして扱えるため、セ
ル廃棄率を低下させることが可能になる。
つぎに、スイッチモジュール内の２つのバッファからセ
ルを出力する方法について第２図を用いて説明する。ス
イッチモジュール２９は、通常２つのバッファ３１−１
．３１−２から交互にセルを出力する。そして、いずれ
か一方のバッファにおいて出力すべきセルが無くなった
場合は、他方のバッファから連続してセルの読み出しを
行なう。
ルを出力する方法について第２図を用いて説明する。ス
イッチモジュール２９は、通常２つのバッファ３１−１
．３１−２から交互にセルを出力する。そして、いずれ
か一方のバッファにおいて出力すべきセルが無くなった
場合は、他方のバッファから連続してセルの読み出しを
行なう。
次に、両方のバッファに出力すべきセルが蓄えられた場
合は、再び２つのバッファから交互にセルを出力する。
合は、再び２つのバッファから交互にセルを出力する。
本発明の第２の実施例の説明を第５図を用いて行なう。
第５図に示すように、８本の入力ハイウェイ７５−１〜
７５−８と１本の出力ハイウェイ７６を収容するＡＴＭ
多重化装置において、第２図に示すような２本の入力３
０−１．３０−２と、各々３２セル分の容量を持つ２Ｓ
−１個のバッファ３１−１．３１−２と、バッファ制御
回路３２−１． 。
７５−８と１本の出力ハイウェイ７６を収容するＡＴＭ
多重化装置において、第２図に示すような２本の入力３
０−１．３０−２と、各々３２セル分の容量を持つ２Ｓ
−１個のバッファ３１−１．３１−２と、バッファ制御
回路３２−１． 。
３２−２と、前記２Ｓ−１個のバッファの出力のうちか
ら任意の１本を選択できるセレクタ３３と、前記Ｍ個の
バッファ制御回路のうちの任意の１つに対するセル送出
の指示とそれに伴うセレクタ３３の制御を行なうセレク
タ制御回路３７からなるスイッチモジュールを用意し、
これを第５図に示すように３段縦続に接続する。ここで
、各段のスイッチモジュール数は、該スイッチモジュー
ルの属する段の１つ後段に属するスイッチモジュール数
の２倍となるように各段にスイッチモジュールを配置し
、各段のスイッチモジュールの出力と該スイッチモジュ
ールの属する段の後段のスイッチモジュールの入力を接
続する。つまり、第５図に示すように１段目には４個、
２段目には２Ｓ−１個、３段目には１個のスイッチモジ
ュールを配置する。このように、スイッチモジュールを
配置することにより、自動的にセルを出力ハイウェイに
導くことができる。また、スイッチモジュールの種類も
１つでよい。
ら任意の１本を選択できるセレクタ３３と、前記Ｍ個の
バッファ制御回路のうちの任意の１つに対するセル送出
の指示とそれに伴うセレクタ３３の制御を行なうセレク
タ制御回路３７からなるスイッチモジュールを用意し、
これを第５図に示すように３段縦続に接続する。ここで
、各段のスイッチモジュール数は、該スイッチモジュー
ルの属する段の１つ後段に属するスイッチモジュール数
の２倍となるように各段にスイッチモジュールを配置し
、各段のスイッチモジュールの出力と該スイッチモジュ
ールの属する段の後段のスイッチモジュールの入力を接
続する。つまり、第５図に示すように１段目には４個、
２段目には２Ｓ−１個、３段目には１個のスイッチモジ
ュールを配置する。このように、スイッチモジュールを
配置することにより、自動的にセルを出力ハイウェイに
導くことができる。また、スイッチモジュールの種類も
１つでよい。
つぎに、いずれかのスイッチモジュールのバッファにお
いて、セルの廃棄が発生しそうになった場合の処理を第
４図を用いて説明する。第４図に示すように、スイッチ
モジュール５２のバッファ５９−１においてバッファ溢
れが生じそうになった場合は、バッファ制御回路６２−
１がこれを検出し、スイッチモジュール５２の１つ前段
のスイッチモジュール５０のセレクタ制御回路７３に対
して読み出し禁止信号７２−１を送出する。セレクタ制
御回路７３は、読み出し禁止信号７２−１を受信した場
合は、バッファ制御回路６０ｉ−および６０−２に対し
てセル送出の指示を出さない。
いて、セルの廃棄が発生しそうになった場合の処理を第
４図を用いて説明する。第４図に示すように、スイッチ
モジュール５２のバッファ５９−１においてバッファ溢
れが生じそうになった場合は、バッファ制御回路６２−
１がこれを検出し、スイッチモジュール５２の１つ前段
のスイッチモジュール５０のセレクタ制御回路７３に対
して読み出し禁止信号７２−１を送出する。セレクタ制
御回路７３は、読み出し禁止信号７２−１を受信した場
合は、バッファ制御回路６０ｉ−および６０−２に対し
てセル送出の指示を出さない。
これにより、スイッチモジュール５０からスイッチモジ
ュール５２へのセルの送出を停止させる。
ュール５２へのセルの送出を停止させる。
よって、スイッチモジュール５０と５２のバッファを縦
続に接続したことと等価になり、見かけ上１つの大容量
バッファとして扱えることになり、セル廃棄率を低下さ
せることが可能になる。
続に接続したことと等価になり、見かけ上１つの大容量
バッファとして扱えることになり、セル廃棄率を低下さ
せることが可能になる。
また、いずれかのスイッチモジュールのバッファにおい
て、セルの廃棄が発生した場合の処理を第４図を用いて
説明する。第４図に示すように、スイッチモジュール５
２のバッファ５９−１においてバッファ溢れが生じそう
になった場合は、バッファ制御回路６２−１がこれを検
出し、スイッチモジュール５２の１つ前段のスイッチモ
ジュール５ｏのセレクタ制御回路７３に対して再送要求
信号７２−１を送出する。セレクタ制御回路７３は、再
送要求信号７２−１を受信した場合は、スイッチモジュ
ール５２で廃棄されたセルを送出したバッファ制御回路
に対してセル再送の指示を出す。これにより、スイッチ
モジュール５２で廃棄されたセルの再送をスイッチモジ
ュール５ｏへ命令する。よって、スイッチモジュール５
ｏと５２のバッファを縦続に接続したことと等価になり
、見かけ」＝１つの大容量バッファとして扱えるため、
セル廃棄率を低下させることが可能になる。
て、セルの廃棄が発生した場合の処理を第４図を用いて
説明する。第４図に示すように、スイッチモジュール５
２のバッファ５９−１においてバッファ溢れが生じそう
になった場合は、バッファ制御回路６２−１がこれを検
出し、スイッチモジュール５２の１つ前段のスイッチモ
ジュール５ｏのセレクタ制御回路７３に対して再送要求
信号７２−１を送出する。セレクタ制御回路７３は、再
送要求信号７２−１を受信した場合は、スイッチモジュ
ール５２で廃棄されたセルを送出したバッファ制御回路
に対してセル再送の指示を出す。これにより、スイッチ
モジュール５２で廃棄されたセルの再送をスイッチモジ
ュール５ｏへ命令する。よって、スイッチモジュール５
ｏと５２のバッファを縦続に接続したことと等価になり
、見かけ」＝１つの大容量バッファとして扱えるため、
セル廃棄率を低下させることが可能になる。
つぎに、スイッチモジュール内の２つのバッファからセ
ルを出力する方法について第２図を用いて説明する。ス
イッチモジュール２９は、通常２つのバッファ３１−１
．３１−２から交互にセルを出力する。そして、いずれ
か一方のバッファにおいて出力すべきセルが無くなった
場合は、他方のバッファから連続してセルの読み出しを
行なう。
ルを出力する方法について第２図を用いて説明する。ス
イッチモジュール２９は、通常２つのバッファ３１−１
．３１−２から交互にセルを出力する。そして、いずれ
か一方のバッファにおいて出力すべきセルが無くなった
場合は、他方のバッファから連続してセルの読み出しを
行なう。
次に、両方のバッファに出力すべきセルが蓄えられた場
合は、再び２つのバッファから交互にセルを出力する。
合は、再び２つのバッファから交互にセルを出力する。
単一種類のスイッチモジュールだけで、スイッチを構成
することができ、また、簡単な制御で低廃棄率を達成で
きる。
することができ、また、簡単な制御で低廃棄率を達成で
きる。
第１図は本発明の第１の実施例、第２図はスイッチモジ
ュールの図、第３図は集線用空間スイッチの全体図、第
４図は第３図の拡大図、第５図は本発明の第２の実施例
、第６図は本発明の原理図、第７図はスイッチモジュー
ルの図、第８図は集線用空間スイッチの全体図、第９図
は第８図の拡大図、第１０図は従来例を示す図。 １〜８・・・入力ハイウェイ、９〜１６・・・集線用空
間スイッチ、１７〜２４・・・出力ハイウェイ、２９・
・スイッチモジュール、３０−１〜３０−２・・・入力
、３１−１〜３１−２・・・バッファ、３２−１〜３２
−２・・・バッファ制御回路、３３・・・セレクタ、３
４・・出力、３５−１〜３５−２・・・バッファ内セル
数通知信号、３６−１〜３６−２・・書き込みアドレ（
２：３） ス及び読み出しアドレス、３７・・・セレクタ制御回路
、３９・・集線用空間スイッチ、４０−１〜４゜−８・
・・入力ハイウェイ、４１−１〜４１−８・・・アドレ
スフィルタ、４２−１〜４２−７・・・スイッチモジュ
ール、４３・・・出力ハイウェイ、５０〜５２・・・ス
イッチモジュール、５３−１〜５３−２・・・スイッチ
モジュール５０への入力、５４−１〜５４２・・・スイ
ッチモジュール５１への入力、５５−１〜５５−２・・
・スイッチモジュール５２への入力、５６・・出力、５
７−１〜５７−２・・・バッファ、５８−１〜５８−２
・・・バッファ、５９−１〜５９２・・バッファ、６０
−１〜６０−２・・・バッファ制御回路、６１−１〜６
１−２・・・バッファ制御回路、６２−１〜６２−２・
・・バッファ制御回路、６６−１〜６６−２・・・バッ
ファ内セル数通知信号、６７−１〜６７−２・・・バッ
ファ内セル数通知信号、６８−１〜６８−２・・・バッ
ファ内セル数通知信号、６９−１〜６９−２・・・書き
込みアドレス及び読み出しアドレス、７０−１〜７０−
２・・・書き込みアドレス及び読み出しアドレス、７１
−１〜７ｌ−２・・・書き込みアドレス及び読み出しア
ドレス、７２−１〜７２−２・・・読み出し禁止信号あ
るいは再送要求信号、７３〜７５・・・セレクタ制御回
路、７６−１〜７６−８・・・入力ハイウェイ、７７・
・・出力ハイウェイ、７８−１〜７８−７・・・スイッ
チモジュール、８０−１〜８０−Ｋ・・・入力ハイウェ
イ、８１−１〜８１−Ｌ・・・集線用空間スイッチ、８
２−１〜８２−Ｌ・・・出力ハイウェイ、８４・・・ス
イッチモジュール、８５・・・セレクタ制御回路、８６
１〜８６−Ｍ・・・入力、８７−１〜８７−Ｍ・・・バ
ッファ、８８−１〜８８−Ｍ・・・バッファ制御回路、
８９・・・セレクタ、９０・・・出力、９１−１〜９１
−Ｍ・・・書き込みアドレス及び読み出しアドレス、９
２−１〜９２−Ｍ・・・バッファ内セル数通知信号。
ュールの図、第３図は集線用空間スイッチの全体図、第
４図は第３図の拡大図、第５図は本発明の第２の実施例
、第６図は本発明の原理図、第７図はスイッチモジュー
ルの図、第８図は集線用空間スイッチの全体図、第９図
は第８図の拡大図、第１０図は従来例を示す図。 １〜８・・・入力ハイウェイ、９〜１６・・・集線用空
間スイッチ、１７〜２４・・・出力ハイウェイ、２９・
・スイッチモジュール、３０−１〜３０−２・・・入力
、３１−１〜３１−２・・・バッファ、３２−１〜３２
−２・・・バッファ制御回路、３３・・・セレクタ、３
４・・出力、３５−１〜３５−２・・・バッファ内セル
数通知信号、３６−１〜３６−２・・書き込みアドレ（
２：３） ス及び読み出しアドレス、３７・・・セレクタ制御回路
、３９・・集線用空間スイッチ、４０−１〜４゜−８・
・・入力ハイウェイ、４１−１〜４１−８・・・アドレ
スフィルタ、４２−１〜４２−７・・・スイッチモジュ
ール、４３・・・出力ハイウェイ、５０〜５２・・・ス
イッチモジュール、５３−１〜５３−２・・・スイッチ
モジュール５０への入力、５４−１〜５４２・・・スイ
ッチモジュール５１への入力、５５−１〜５５−２・・
・スイッチモジュール５２への入力、５６・・出力、５
７−１〜５７−２・・・バッファ、５８−１〜５８−２
・・・バッファ、５９−１〜５９２・・バッファ、６０
−１〜６０−２・・・バッファ制御回路、６１−１〜６
１−２・・・バッファ制御回路、６２−１〜６２−２・
・・バッファ制御回路、６６−１〜６６−２・・・バッ
ファ内セル数通知信号、６７−１〜６７−２・・・バッ
ファ内セル数通知信号、６８−１〜６８−２・・・バッ
ファ内セル数通知信号、６９−１〜６９−２・・・書き
込みアドレス及び読み出しアドレス、７０−１〜７０−
２・・・書き込みアドレス及び読み出しアドレス、７１
−１〜７ｌ−２・・・書き込みアドレス及び読み出しア
ドレス、７２−１〜７２−２・・・読み出し禁止信号あ
るいは再送要求信号、７３〜７５・・・セレクタ制御回
路、７６−１〜７６−８・・・入力ハイウェイ、７７・
・・出力ハイウェイ、７８−１〜７８−７・・・スイッ
チモジュール、８０−１〜８０−Ｋ・・・入力ハイウェ
イ、８１−１〜８１−Ｌ・・・集線用空間スイッチ、８
２−１〜８２−Ｌ・・・出力ハイウェイ、８４・・・ス
イッチモジュール、８５・・・セレクタ制御回路、８６
１〜８６−Ｍ・・・入力、８７−１〜８７−Ｍ・・・バ
ッファ、８８−１〜８８−Ｍ・・・バッファ制御回路、
８９・・・セレクタ、９０・・・出力、９１−１〜９１
−Ｍ・・・書き込みアドレス及び読み出しアドレス、９
２−１〜９２−Ｍ・・・バッファ内セル数通知信号。
Claims (1)
- 【特許請求の範囲】 １、Ｋ本（Ｋは１以上の整数）の入力ハイウェイとＬ本
（Ｌは１以上の整数）の出力ハイウェイを収容し、各出
力ハイウェイごとにＫ本の入力と１本の出力を持つ集線
用空間スイッチを設ける個別バッファ型ＡＴＭスイッチ
において、前記集線用空間スイッチは、Ｍ本（Ｍは１以
上の整数）の入力と、Ｍ個のバッファと、前記Ｍ個のバ
ッファに対する書き込み及び読み出し制御を行なうバッ
ファ制御回路と、前記Ｍ個のバッファの出力のうちから
任意の１本を選択するセレクタと、前記Ｍ個のバッファ
制御回路の任意の１つに対する出力指示とそれに伴うセ
レクタ制御を行なうセレクタ制御回路とからなるスイッ
チモジュールをＳ段（Ｓは１以上の整数）接続して構成
し、各段のスイッチモジュール数は、該スイッチモジュ
ールの属する段の１つ後段に属するスイッチモジュール
数のＭ倍以下となり、かつ最後尾の段に属するスイッチ
モジュール数は１つになるように各段にスイッチモジュ
ールを配置し、各段のＭ個のスイッチモジュールの出力
と該スイッチモジュールの属する段の１つ後段のスイッ
チモジュールの入力を接続するＡＴＭスイッチ。 ２、特許請求の範囲第１項において、Ｍ＝２であること
を特徴とするＡＴＭスイッチ。 ３、特許請求の範囲第２項において、Ｋ＝Ｌ＝２＾Ｓで
ある場合、第１段目には２＾Ｓ＾−＾１個のスイッチモ
ジュール、第２段目には２＾Ｓ＾−＾２個のスイッチモ
ジュール、・・・、第Ｓ段目には１（Ｓ＾０）個のスイ
ッチモジュールを配置することを特徴とするＡＴＭスイ
ッチ。 ４、特許請求の範囲第１項から第３項において、前記ス
イッチモジュールのいずれかにおいて、バッファ溢れに
よるセルの廃棄が発生しそうになった場合は、該スイッ
チモジュールの１つ前段のスイッチモジュールに対して
読み出し禁止信号を送出し、該スイッチモジュールの１
つ前段のスイッチモジュールが、前記読み出し禁止信号
を受信した場合は、該スイッチモジュールへのセルの送
出を停止するＡＴＭスイッチの制御方法。 ５、特許請求の範囲第１項から第３項において、前記ス
イッチモジュールのいずれかにおいて、バッファ溢れに
よるセルの廃棄が発生した場合は、該スイッチモジュー
ルの１つ前段のスイッチモジュールに対して再送要求信
号を送出し、該スイッチモジュールの１つ前段のスイッ
チモジュールが、前記再送要求信号を受信した場合は、
該スイッチモジュールにおいて廃棄されたセルの再送を
行なうＡＴＭスイッチの制御方法。 ６、特許請求の範囲第２項における前記スイッチモジュ
ール内の２つのバッファからの読み出し制御方法は、通
常は２つのバッファから交互にセルを読み出し、いずれ
か一方のバッファにおいて読み出すべきセルが無くなっ
た場合は、他方のバッファから連続してセルの読み出し
を行ない、再び両方のバッファに読み出すべきセルが蓄
えられた場合は、２つのバッファから交互にセルを読み
出すことを特徴とするＡＴＭスイッチの制御方法。 ７、Ｋ本（Ｋは１以上の整数）の入力ハイウェイとＬ本
（Ｌは１以上の整数）の出力ハイウェイを収容するＡＴ
Ｍ多重化装置において、各出力ハイウェイに対し、Ｍ本
（Ｍは１以上の整数）の入力と、Ｍ個のバッファと、前
記Ｍ個のバッファに対する書き込み及び読み出し制御を
行なうバッファ制御回路と、前記Ｍ個のバッファの出力
のうちから任意の１本を選択するセレクタと、前記Ｍ個
のバッファ制御回路の任意の１つに対する出力指示とそ
れに伴うセレクタ制御を行なうセレクタ制御回路とから
なるスイッチモジュールをＳ段（Ｓは１以上の整数）接
続し、各段のスイッチモジュール数は、該スイッチモジ
ュールの属する段の１つ後段に属するスイッチモジュー
ル数のＭ倍以下となり、かつ最後尾の段に属するスイッ
チモジュール数は１つになるように各段にスイッチモジ
ュールを配置し、各段のＭ個のスイッチモジュールの出
力と該スイッチモジュールの属する段の１つ後段のスイ
ッチモジュールの入力を接続するＡＴＭ多重化装置。 ８、特許請求の範囲第７項において、Ｍ＝２であること
を特徴とするＡＴＭ多重化装置。 ９、特許請求の範囲第８項において、Ｋ＝Ｌ＝２＾Ｓで
ある場合、第１段目には２＾Ｓ＾−＾１個のスイッチモ
ジュール、第２段目には２＾Ｓ＾−＾２個のスイッチモ
ジュール、・・・、第Ｓ段目には１（Ｓ＾０）個のスイ
ッチモジュールを配置することを特徴とするＡＴＭ多重
化装置。 １０、特許請求の範囲第７項から第９項のＡＴＭ多重化
装置において、前記スイッチモジュールのいずれかにお
いて、バッファ溢れによるセルの廃棄が発生しそうにな
った場合は、該スイッチモジュールの１つ前段のスイッ
チモジュールに対して読み出し禁止信号を送出し、該ス
イッチモジュールの１つ前段のスイッチモジュールが前
記読み出し禁止信号を受信した場合は、該スイッチモジ
ュールへのセルの送出を停止するＡＴＭ多重化装置の制
御方法。 １１、特許請求の範囲第７項から第９項のＡＴＭ多重化
装置において、前記スイッチモジュールのいずれかにお
いて、バッファ溢れによるセルの廃棄が発生した場合は
、該スイッチモジュールの１つ前段のスイッチモジュー
ルに対して再送要求信号を送出し、該スイッチモジュー
ルの１つ前段のスイッチモジュールが、前記再送要求信
号を受信した場合は、該スイッチモジュールにおいて廃
棄されたセルの再送を行なうＡＴＭ多重化装置の制御方
法。 １２、特許請求の範囲第８項における前記スイッチモジ
ュール内の２つのバッファからの読み出し制御方法は、
通常は２つのバッファから交互にセルを読み出し、いず
れか一方のバッファにおいて読み出すべきセルが無くな
った場合は、他方のバッファから連続してセルの読み出
しを行ない、再び両方のバッファに読み出すべきセルが
蓄えられた場合は、２つのバッファから交互にセルを読
み出すことを特徴とするＡＴＭ多重化装置の制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2210346A JPH0496446A (ja) | 1990-08-10 | 1990-08-10 | Ａｔｍスイッチおよび多重化装置およびその制御方法 |
| EP19910113052 EP0471256A3 (en) | 1990-08-10 | 1991-08-02 | Atm switch and atm multiplexer |
| US07/741,588 US5189668A (en) | 1990-08-10 | 1991-08-07 | Atm switch and atm multiplexer |
| CA002048886A CA2048886C (en) | 1990-08-10 | 1991-08-09 | Atm switch and atm multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2210346A JPH0496446A (ja) | 1990-08-10 | 1990-08-10 | Ａｔｍスイッチおよび多重化装置およびその制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0496446A true JPH0496446A (ja) | 1992-03-27 |
Family
ID=16587885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2210346A Pending JPH0496446A (ja) | 1990-08-10 | 1990-08-10 | Ａｔｍスイッチおよび多重化装置およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0496446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099644A1 (ja) * | 2006-03-03 | 2007-09-07 | Hitachi, Ltd. | クロスバスイッチ |
-
1990
- 1990-08-10 JP JP2210346A patent/JPH0496446A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007099644A1 (ja) * | 2006-03-03 | 2007-09-07 | Hitachi, Ltd. | クロスバスイッチ |
| JPWO2007099644A1 (ja) * | 2006-03-03 | 2009-07-16 | 株式会社日立製作所 | クロスバスイッチ |
| JP4566261B2 (ja) * | 2006-03-03 | 2010-10-20 | 株式会社日立製作所 | クロスバスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189668A (en) | Atm switch and atm multiplexer | |
| EP0197103B1 (en) | Load balancing for packet switching nodes | |
| JP3096051B2 (ja) | Ａｔｍシステム用スイッチ回路網およびスイッチ―回路網モジュール | |
| JPH0771111B2 (ja) | パケツト交換処理装置 | |
| JPH05207062A (ja) | パケット交換方式 | |
| JPH0856231A (ja) | パケット交換機およびその拡張モジュール | |
| JPH0758963B2 (ja) | セル交換装置 | |
| JP4588259B2 (ja) | 通信システム | |
| JPH0496446A (ja) | Ａｔｍスイッチおよび多重化装置およびその制御方法 | |
| JP2001197068A (ja) | 入力バッファ型パケット交換機 | |
| US5774463A (en) | Switching matrix with contention arbitration | |
| JPH06244869A (ja) | パケット交換方法および交換システム | |
| JPH04176229A (ja) | Ａｔｍスイッチ、多重化装置およびその制御方法 | |
| JPS6367047A (ja) | パケツトスイツチ | |
| JPH0494240A (ja) | セル交換装置 | |
| JP3297104B2 (ja) | Ａｔｍスイッチ | |
| JPH05227211A (ja) | パケット交換システム | |
| JP3620937B2 (ja) | 光バッファメモリ装置 | |
| JPS63215131A (ja) | 自己ル−チング交換機 | |
| WO2022220855A1 (en) | Virtual pipeline in programmable switches | |
| JPH01126095A (ja) | 光波長多重自己ルーチングスイッチ | |
| JPH05130130A (ja) | Ｓｒｍ間ハイウエイ接続方法および装置 | |
| JPS59161763A (ja) | 並列処理システムのネツトワ−ク方式 | |
| JPH08125659A (ja) | 光バッファメモリ装置 | |
| JPS6324597B2 (ja) |