JPH05227211A - パケット交換システム - Google Patents

パケット交換システム

Info

Publication number
JPH05227211A
JPH05227211A JP2922892A JP2922892A JPH05227211A JP H05227211 A JPH05227211 A JP H05227211A JP 2922892 A JP2922892 A JP 2922892A JP 2922892 A JP2922892 A JP 2922892A JP H05227211 A JPH05227211 A JP H05227211A
Authority
JP
Japan
Prior art keywords
packet
unit
buffer
transfer
small
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2922892A
Other languages
English (en)
Inventor
Susumu Tominaga
進 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2922892A priority Critical patent/JPH05227211A/ja
Publication of JPH05227211A publication Critical patent/JPH05227211A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 本発明はパケット交換システムに関し、装置
の小型化,高速化ができるパケット交換システムを提供
することを目的としている。 【構成】 複数の通信路毎に設けられ、通信路からのパ
ケットデータを一時的に保持するバッファ30と、各バ
ッファ30の出力を受けて固定長パケットデータの場合
にはスルーで通し、可変長パケットデータの場合には該
データを複数の小単位の小パケットに分解する分解部4
0と、これら分解部40の出力を受けて、バス結合及び
パケット交換処理を行うスイッチ部50と、該スイッチ
部50の出力を受けて固定長パケットの場合にはそのま
まスルーで通し、小パケットの場合には1個の可変長パ
ケットに組み立てる組立部60と、これら組立部60の
出力を一時的に保持するバッファ70とで構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はパケット交換システムに
関し、更に詳しくは固定長パケットと可変長パケットの
双方を収容することができるパケット交換システムに関
する。
【0002】
【従来の技術】固定長のパケットをATMセルとして扱
って交換を行うATM交換技術は、既によく知られてい
る。この場合、ATMスイッチ内に、各通信路からのセ
ルが1つの方路で競合しないように、バッファが設けら
れるのが普通である。
【0003】可変長のパケットに対して、高速交換を行
うシステムについて、本出願人は既に提案を行っている
(特願昭60−27029号。以下、先行技術とい
う)。図18は先行技術の構成例を示すブロック図であ
る。
【0004】第1のFIFO(ファーストイン・ファー
ストアウト)バッファ6が通信路1の入通信路101に
対応して設けられ、また第2のFIFOとしてバッファ
7が各通信路1の出通信路102に対応して設けられて
いる。また、第1のバスとしてバス8が所定数のバッフ
ァ6の出力を多重接続し、第2のバスとしてバス9が所
定数のバッファ7の入力を多重接続している。
【0005】また、第3のFIFOとしてバッファ10
が各バス8と9の交点に設けられ、また第1の転送回路
として受信転送回路11が各バス8に対応して設けら
れ、第2の転送回路として送信転送回路12が各バス9
に対応して設けられている。このように構成されたシス
テムの動作を概説すれば、以下のとおりである。
【0006】各入通信路101から到着するパケット
は、順次バッファ6に蓄積される。各受信転送回路11
は、それぞれ対応するバス8に接続されているバッファ
6をポーリングして、蓄積されているパケットを抽出す
る。各パケットには、それぞれ宛先を示すトランスミッ
ションヘッダが付与されている。
【0007】各受信転送回路11は、抽出したパケット
のトランスミッションヘッダを解読して、転送すべき出
通信路102を識別する。そして、該当するバス8に接
続されている各バッファ10の中から、転送先の出通信
路102に対応するバッファ7が接続されているバス9
との交点に設けられているバッファ10を選択し、該バ
ッファ10に蓄積余裕があることを確認の上、蓄積す
る。
【0008】各送信転送回路12は、それぞれ対応する
バス9に接続されているバッファ10をポーリングして
蓄積されているパケットを抽出し、付与されているトラ
ンスミッションヘッダを解読して転送すべき出通信路1
02を識別する。そして、該当するバッファ7を選択
し、該バッファ7に蓄積余裕があることを確認の上、蓄
積する。
【0009】各バッファ7に蓄積されたパケットは、順
次抽出されて出通信路102に送出される。なお、各バ
ッファ10又は7に蓄積余裕がなかった場合には、受信
転送回路11又は送信転送回路12は転送すべきパケッ
トを廃棄せねばならないが、各バッファ10及び7の蓄
積容量は、パケットの廃棄確率が充分低くなるように設
定されている。このように、先行技術によれば、入通信
路101,出通信路102及びこれら通信路101,1
02と対応するバスの交点のそれぞれにFIFOバッフ
ァを設けることにより、可変長パケットであっても高速
に交換することができる。なお、スイッチ内に専用の交
換ヘッダをつけて交換する方式も既知である。
【0010】
【発明が解決しようとする課題】固定長のパケットを用
いたATM交換機では、既存の伝送路を利用する時で
も、固定長のパケット(又はセル)で行うため、入力部
からのデータの分割損が生じ、伝送路の有効利用を妨げ
ている。また、既存のパケット端末を収容すると、パケ
ットの組立,分解(PAD)をやり直し、固定長に組立
直す処理のオーバヘッドが生じ、実現規模の拡大,処理
の複雑さにつながる。
【0011】また、可変長でのパケット収容を行うと、
固定の伝送路網(ATM網)に対して、先に挙げたパケ
ットの組立,分解が網の収容部に必要となり、実現規模
の拡大,処理の複雑さにつながる。現在の可変長パケッ
ト交換方式では、ソフトウェアで交換処理を行っている
ことから、処理能力が小さすぎて、交換処理ができず収
容できないという問題もある。
【0012】小パケットの組立バッファは、パケット
(本来の長さ)の最大長分を必要とすることから、組立
バッファは極力少ない方が小型化に実現可能であり、制
御も簡単に実現できる。
【0013】更に、分割の必要のない短いパケットは、
音声パケットやデータパケットのリアルタイム性が要求
される。更に、制御パケット等の緊急通信に利用される
ことから、長いパケットが交換処理されていると、これ
ら短いパケットの転送が待たされる問題がある。また、
交換の絶対遅延時間と交換され、受信側の端末での受信
パケットの到着揺らぎが大きくなるという問題がある。
【0014】絶対遅延時間とは、送信側から発信したパ
ケットが受信側に到着するまでの時間がかかりすぎるこ
とであり、揺らぎ時間は、リアルタイム通信の時に重要
な要素となり、送信側で一定周期で発行したパケットが
受信側に到着する時には、発行した一定周期に対して相
対的に揺らぎ幅を吸収する必要から揺らぎ吸収用のバッ
ファが必要となり、その吸収バッファは最大揺らぎ幅分
を一般的に必要とする。よって、この揺らぎ幅が大きく
なることによって、通信の遅延時間が増大するという問
題があった。
【0015】本発明は、このような課題に鑑みてなされ
たものであって、装置の小型化,高速化ができるパケッ
ト交換システムを提供することを目的としている。
【0016】
【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図において、20は複数の通信路毎に設
けられ、通信路からのパケットデータを収容する収容
部、30は該収容部20からのパケットデータを一時的
に保持するバッファ、40は各バッファ30の出力を受
けて固定長パケットデータの場合にはスルーで通し、可
変長パケットデータの場合には該データを複数の小単位
の小パケットに分解する分解部である。
【0017】50はこれら分解部40の出力を受けて、
バス結合及びパケット交換処理を行うスイッチ部、51
は該スイッチ部50の制御を行うコントローラである。
60は該スイッチ部50の出力を受けて固定長パケット
の場合にはそのままスルーで通し、小パケットの場合に
は1個の可変長パケットに組み立てる組立部、70はこ
れら組立部60の出力を一時的に保持するバッファ、8
0はこれらバッファ70の出力を収容する収容部であ
る。
【0018】
【作用】収容部20から入力されるパケットやセルは、
バッファ30に一時的に蓄積される。分解部40は、バ
ッファ30より入力されるパケットまたはセルを受け
て、固定長または初めから短いパケットを分離し、それ
以外の可変長パケットを小パケットに分解する。固定長
パケット,短いパケットは分解部40をスルーで通過す
る。固定長パケット,短いパケット及び分解した小パケ
ットは、スイッチ部50で同様に扱われてスイッチング
される。
【0019】そして、スイッチ部50の出力側では、小
パケットに対して分解部40で付加されたヘッダに基づ
いて、1個の可変長パケットに組み立てる。固定長パケ
ット及び短いパケットは組立部60をスルーで通過しバ
ッファ70に一時的に記憶される。このようにして、本
発明によれば可変長パケットを小パケットに分解してA
TMスイッチングを行い、スイッチ部50の出力側で元
に戻すという操作を採ることにより、固定長パケット及
び可変長パケットの双方を処理することができ、装置の
小型化,高速化ができるパケット交換システムを提供す
ることができる。
【0020】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。パケットの分解と組立を行う部分について
説明する。パケット分解部では、分解した小パケットの
ヘッダに組立のためのパケット毎のIDが必要であると
共に、分解した小パケットの先頭であるか、中間である
か、最後であるかの識別子が必要である。これらの情報
でパケット分解を行うことによって、一応の分解/組立
は実現可能であるが、組立部分での組立バッファの個数
がパケット数分必要となる。従って、実現する際にパケ
ットの転送先アドレス毎に本パケットの分解/組立のI
Dをつけると膨大な個数必要となる。しかしながら、ス
イッチ部でパケットの順序が保証されることから、転送
されてくるパケットは入力の収容部の個数分用意すれば
充分である。従って、パケットのヘッダ部のIDとして
入力収容部のIDを付加することにより、組立部の組立
バッファ数を削減することができる。
【0021】図2はバッファ30と分解部40の具体的
構成例を示すブロック図である。入力パケットは、バッ
ファ30に入り一時的に蓄積される。入力パケットのフ
ォーマットは、図3に示すようなものとなっており、パ
ケットヘッダ部21とデータ部22から構成されてい
る。パケットヘッダ部21は、転送先アドレス21a及
びパケット制御情報21bより構成されている。
【0022】パケット個数管理部41は、バッファ30
に入っているパケットの個数を管理しており、パケット
がバッファ30に入ってくる度にその内容を1ずつ更新
する。制御部42は、パケット個数管理部41から新た
なパケットが入力される毎に出力される信号を受ける
と、読出カウンタ43を起動し、更にパケットヘッダ付
加部46にイネーブル信号を与える。読出カウンタ43
は分解される小パケットの最大バイト数をカウントする
もので、その最大バイト数になったら、キャリーを出力
しゲート45及びパケットヘッダ付加部46に与える。
47は、ゲート45から出力されるデータにパケットヘ
ッダ付加部46からのヘッダを付加するヘッダ付加部で
ある。
【0023】44はバッファ30から読み出されるデー
タを保持する固定バッファで、その出力はゲート45に
与えられる。47は小パケットのヘッダに、図4に示す
ようなパケットID及び識別子を付加するヘッダ付加部
である。図4において、小パケットは、ヘッダ部23と
データ部24から構成されている。そして、ヘッダ部2
3は、パケットID23aと識別子23bから構成され
ている。パケットID23aは、パケットの転送ルート
番号を論理化したものである。識別子23bは、最初の
小パケット,中間の小パケット,最後の小パケットの識
別セルと分解した小パケットの区別用フラグより構成さ
れている。そして、該ヘッダ付加部47から図4に示す
構成の小パケットが出力される。構成要素41〜47ま
でで図1の分解部40を構成する。このように、構成さ
れた回路の動作を説明すれば、以下のとおりである。
【0024】入力パケットがバッファ30に入力される
と、該バッファ30はパケット個数管理部41にその旨
を伝える。パケット個数管理部41は、その内容を1だ
け更新すると共に、制御部42に新しいパケットが入力
されたことを通知する。制御部42は、この通知を受け
ると、パケットヘッダ付加部46にイネーブル信号を与
えると共に、読出カウンタ43はカウントを開始する。
【0025】該読出カウンタ43は、そのカウント値を
バッファ30に読出しアドレスとして与える。この結
果、バッファ30の内容は順次読み出され、固定バッフ
ァ44に入る。固定バッファ44の内容はゲート45に
入る。ここで、読出カウンタ43が最大値を示す100
バイトになったら、該読出カウンタ43はキャリーを発
生する。このキャリーによりゲート45が閉じるまでの
データが小パケットの内容となる。
【0026】前記キャリー信号は、パケットヘッダ付加
部46にも通知されており、ゲート45により区切られ
たデータに対して、ヘッダ付加部47がパケットヘッダ
付加部46から与えられるヘッダを付加して1個の小パ
ケットとなし、出力する。出力された小パケットは、ス
イッチ部50に入る。このような動作が可変長パケット
の全てについて小パケットに分解されるまで続行され
る。そして、制御部42は最後の最終バイトが入力され
たことを検知したら、当該可変長パケットに対する処理
終了制御を開始する。
【0027】図5は組立部60とバッファ70の具体的
構成例を示すブロック図である。図1と同一のものは、
同一の符号を付して示す。図において、61は入力小パ
ケットのヘッダを確認するヘッダ確認部、62は入力小
パケットを遅延させる遅延部、63は該遅延部62の出
力をヘッダ確認部61からの信号により方路毎に振り分
けるセレクタである。64はヘッダ確認部61からの制
御信号を受ける制御部、70はセレクタ63によりセレ
クトされた方路毎に設けられたパケット組立用の組立バ
ッファ、65はこれら組立バッファ70の各出力を受け
て1個の可変長パケットとして再生して出力するゲート
である。前記、制御部64は、組立バッファ70に読出
用の制御信号を与え、ゲート65にゲート制御信号を与
える。このように構成された回路の動作を説明すれば、
以下のとおりである。
【0028】小パケットが入力されると、ヘッダ確認部
61はパケット識別子23b(図4参照)を確認し、先
頭を示す識別子である場合には、セレクタ63に制御信
号を与え、パケットID23aによる方路をセレクタ6
3にセレクトさせる。遅延部62により遅延されたデー
タはセレクタ63によりセレクトされ、該当する組立バ
ッファ70に入る。この時、セレクタ63は小パケット
のデータ部24のみを転送する。
【0029】そして、小パケットヘッダ部23の先頭に
続く継続の識別子は、単にパケットID23aに従って
順次組立バッファ70にセレクタ63より転送される。
ヘッダ確認部61が最後の識別子23bを検出すると、
制御部64は復元するパケットの最後であることを認識
し、該当する組立バッファ70に読出し制御信号を与
え、同時にゲート65を開く。組立バッファ70から読
み出されたデータはゲート65から1個の復元された可
変長パケットとして出力される。
【0030】上述の説明では、分解部40で分解された
小パケットのヘッダに、転送先アドレスを付加してスイ
ッチ部50にいれる場合について説明したが、本発明は
これに限るものではない。例えば、転送先アドレスの代
わりに収容部のポート番号を用いることもできる。この
ようにすれば、組立部60のバッファ数を削減すること
ができ、回路が簡略化される。
【0031】図6は本発明の他の原理を示す構成ブロッ
ク図である。この実施例は、ある転送元チャネルと転送
先チャネルとの間にスイッチ部50を介してパスが設定
され、パケットの転送が行われている間は、このパスを
固定化し、他のチャネルは転送を待ち合わせるようにし
たものである。このような構成とすることにより、転送
先の組立部60で待ち合わせバッファが不要となり、ハ
ードウェア構成を大幅に少なくすることができる。
【0032】図において、図1と同一のものは、同一の
符号を付して示す。90はバッファ部であり、分解用の
パケットを保持する分解用バッファ91と分解する必要
のない短いパケット(短パケット)を他のパケットから
分離する短パケット分離部92から構成されている。
【0033】このように構成されたシステムにおいて、
既存のシステムとの違いは、入出力部でそれぞれバッフ
ァとスイッチ部50との間にバッファの分解部40,組
立部60がある構成となる。収容部20(図1参照)か
ら入力されるパケットやセルはバッファ部90で一旦蓄
積され、バッファ部90により固定長セルと初めから短
いパケットとを分離し、短パケットは分解部40をスル
ーで通過していくようにしている。
【0034】パケットの長いものは、分解用バッファ9
1に一旦蓄積され、分解部40の制御部により一定長の
小パケットに分解すると共に、分解されたパケット毎に
それぞれヘッダがつけられる。スイッチ部50では、分
解された小パケットと分解部40をスルーで通過した短
パケットが区別なく順序保証で処理され、目的の出力側
のパケット組立部60に転送される。
【0035】この時、分割されたパケットである小パケ
ットの転送先を記憶しておき、転送先が同一になる、分
割が必要な転送先パケットの転送を待ち合わせるメカニ
ズム及び通知機構,又はその転送先の確認手段,更に転
送先での確認手段を持つことによっていずれかの方法で
実現できる転送先限定方法による転送規制,又は転送競
合制御を持つ機能ブロックを有している。
【0036】組立部60に到着した小パケットは、分解
部40で付けられたヘッダに基づきパケット毎のバッフ
ァによって組立が行われる。組立が終わったパケット
は、収容部80(図1参照)に収容される。
【0037】図7,図8は本発明の他の実施例を示す構
成ブロック図である。図7はバッファ部とパケット分解
部の構成を、図8はバッファ部とパケット組立部の構成
をそれぞれ示している。収容部20から入力されるデー
タは、必ずしもパケット形式である必要はないが、ここ
ではパケットが入力されるものとして説明する。入力さ
れたパケットは、パケットの長さに応じて、分解する必
要のある一定値以上のパケットは、バッファ30から分
解用バッファ48に転送され、分解の必要のない短パケ
ットは、バッファ30を経てスイッチ部50にスルーで
即転送される。
【0038】分解用バッファ48に蓄積されたパケット
は、分解のために該バッファ48に待ちの状態となる。
そして、パケットのヘッダ情報によってヘッダ管理部4
9で転送先の検出が行われ、その転送先を制御部42に
通知する。制御部42では、転送先確認線42aによ
り、転送先が組立処理を行っているかどうか確認する。
なお、この転送先確認線42aは、個別線であってもよ
いが、小パケットの出力口を利用した制御用パケットを
生成し、パケットによる転送先確認を行うようにしても
よい。確認の方法も、組立部での処理完了によるフラグ
での確認方法や、パケットでの転送許可通知等の方法が
あるが、いずれの方法を用いてもよい。
【0039】ここでは、転送先の組立部での組立処理完
了通知を転送先から確認したら、即転送処理を実行す
る。ここでは、説明の便宜上最も単純な方法として、転
送先確認線42aに確認通知が来ている線のいずれかの
応答線に対して1本だけ応答する場合について示した。
しかしながら、これ以外にも転送元の番号を通知してお
き、組立処理を終了した時点でその番号を通知してもら
う方法や、一斉に転送元からは転送しておき、組立部で
はいずれか1本を決定したら、その通知を行うように
し、採用されなかったパケットは、再度パケットの再送
を行う等の方法等を用いることができる。
【0040】スイッチ部50を通過したパケットは、分
解部において、先の転送先確認通知で限定されたパケッ
トのみが到着するようになっている。従って、組立部
(図8の破線で囲った部分)は最も少ない場合には、1
個の組立バッファ70でよく(この場合はセレクタ63
は不要になる)、転送先確認通知の応答の方法によって
は、より多く持ってもよい。この組立部は、規模と性能
によって最適な組合わせが適宜選択可能である。
【0041】図9は本発明の他の実施例の全体構成例を
示すブロック図である。この実施例は、スイッチ部で同
一転送先を規制して、同一転送先を1つに固定化するよ
うにしたものである。図において、110はバッファ部
とパケット分解部、120はパケット組立部とバッファ
部である。スイッチ部50内には、バス結合機能53に
加えて制御部52が設けられ、パケット分解部110か
らの同一転送先を規制し、同一転送先を1つに固定化す
る制御を行う。
【0042】この実施例は、パケット組立部で持ってい
た組立処理の完了通知を、パケット分解部に個別に通知
せず、スイッチ部50内の制御部52で一括管理するこ
とによって、パケット分解部に分散配置していた制御を
1箇所にまともたものである。この方式によれば、パケ
ット組立部は図8に示すものと同じ機能ブロックで実現
できる。但し、内部的にはパケット組立部は、現在パケ
ットの組立処理を行っているか否かの情報を制御部52
に通知する必要がある。
【0043】図10はスイッチ部50の制御部52によ
る転送確認機能のブロック図である。この図は、パケッ
ト組立部からの組立処理中かの情報とパケット分解部で
の情報を両方確認した後に、パケット分解部に転送許可
のための応答を返す方式を示している。
【0044】各パケット分解部からの転送先確認線の内
容を一旦ラッチ回路130にラッチする。各転送先確認
線の情報はラッチ回路130にラッチされた後、N個の
転送元選択回路131に入る。一方、ラッチ回路132
には、組立部から組立処理完了通知が入力し、ラッチさ
れる。そして、各転送元選択回路131の出力とラッチ
回路132の出力はN個の比較回路133でそれぞれ比
較される。
【0045】このようにして、その転送先毎に転送元で
あるパケット分解部が競合しているか否かが判定され
る。その結果、転送先が空いていることを示している転
送元に対してだけ分解処理確認通知の応答が、通知回路
134から、転送元に通知される。
【0046】図11はスイッチ部50の制御部52によ
る転送確認機能の他のブロック図である。この図は、パ
ケット組立部からの情報とは一切無関係に通過パケット
によって独自に判断し、更にパケット分解部では、先に
小パケットの転送を行い、制御部52で廃棄されたこと
を確認することによって現在の転送先であるパケット組
立部が処理中であることを判定し、任意の時間後に再送
を行うようにした方式を示している。
【0047】図11において、パケット分解部からの小
パケットは、パケット受信部140で受信される。通過
パケットヘッダ認識回路141は、小パケットのパケッ
トヘッダを認識し、小パケット識別子処理部142に通
知する。図12は小パケットのフォーマット例を示す図
である。図に示すように、パケットヘッダとデータ部か
ら構成され、パケットヘッダはID,識別子,転送元ア
ドレス,転送先アドレスから構成されている。
【0048】通過パケットヘッダ認識回路141は、小
パケット中の転送元/転送先アドレスによって、どのパ
ケット組立部に転送されるかを検出し、その小パケット
の識別子であるパケットの開始/継続/最終のいずれか
に応じてその情報に対し、以下の処理を行う。 パケットの開始ビットの場合、通過パケットヘッダ認
識回路141からの出力によりセレクトされるセレクタ
143により出力される転送先をアドレスとして、RA
Mテーブル144の検索を行い、転送先が空きであれ
ば、転送元番号をRAMテーブル144に書き込み、組
立部での処理が開始されたことを示すステータスビット
を塞がり状態にする。RAMテーブル144は、図に示
すように入力アドレスとRAM内データから構成されて
おり、データ領域は、転送元アドレス格納域と状態(ス
テータス)格納域から構成されている。転送先毎に、現
在転送されているところは、その状態格納域にステータ
スビットが格納されている。前記転送元番号を書き込む
に当たり、小パケット識別子処理部142からRAMテ
ーブル144に書込み制御信号が与えられる。
【0049】RAMテーブル144において、もし既に
組立部での処理が行われている時には、ステータスビッ
トが立ち、塞がり状態になっている。更に転送元アドレ
スも書き込まれていることから、塞がり判定部145
は、転送先が塞がっていることを小パケット識別子処理
部142に通知する。そして、当該小パケットを組立部
に転送する時点でパケットの廃棄処理を行い、小パケッ
ト識別子処理部142は、パケット分解部に廃棄通知を
行う。
【0050】この通知を受けたパケット分解部は、任意
の時間だけ待った後、再度小パケットの送出を行う。又
は、次の候補であるパケットの分解処理を試みてもよ
い。この処理を実現することによって、転送待ち時間に
よる転送ブロッキングを回避することができる(この実
施例については、パケット分解部を複数持つことで容易
に実現できる)。
【0051】次に、小パケットが継続パケットであった
場合には、必ずRAMテーブル144内では塞がり状態
であることが保証されているはずであるから、その旨を
確認するか、もしくは障害や先の廃棄通知の行き違い等
によってテーブル情報が空きである時や、転送元アドレ
スが食い違っている場合は、即座に小パケットの転送を
中断させ、信頼性を確保している。
【0052】最後に、小パケット内識別子が最終であれ
ば、先のRAMテーブル144内の状態を空きに戻し、
更に転送元アドレスを0にクリアすることで一連の動作
が終了する。
【0053】図13,図14は前述したスイッチ部内処
理方式を実現するブロック図で、図13はバッファ部と
パケット分解部を、図14はバッファ部とパケット組立
部をそれぞれ示している。図13において、図7と同一
のものは同一の符号を付して示す。図において、150
はスイッチ部50からのパケット廃棄通知を受けてタイ
マ151を起動するタイマ起動部である。
【0054】このタイマ起動部150は、小パケット識
別子処理部142(図11参照)からのパケット廃棄通
知を受けると、タイマ151を起動する。タイマ151
はクロックのカウントを開始する。そして、該タイマ1
51がオーバフローすると、そのオーバフロー信号はタ
イマ起動部150に入る。該タイマ起動部150は、こ
のオーバフロー通知を受けてから制御部42に信号を送
出し、次の分解パケットの処理開始を行わせる。ここ
で、タイマ151がカウントを開始し、オーバフローが
発生するまでの時間がパケット再送までの待ち時間とな
る。なお、図では分解用バッファ48を複数個設けてい
る。このような構成をとることにより、転送先毎にバッ
ファをもちせることができ、パケット転送待ちを削減す
ることができる。
【0055】図14は、図13に対応したバッファ部と
パケット組立部である。この実施例では、パケットの廃
棄により転送先の塞がり状態を把握できるので、図8の
実施例のように、制御部64から組立処理完了通知を出
す必要はない。
【0056】図15は本発明の他の実施例の全体構成例
を示すブロック図である。この実施例では、転送部とス
イッチ部の交換部分とで機能を分割して、転送先を固定
化させるようにしたものである。
【0057】図15において、図9と同一のものは、同
一の符号を付して示す。図において、110はバッファ
部とパケット分解部、120はパケット組立部とバッフ
ァ部である。50はスイッチ部、54は該スイッチ部5
0内に設けられた制御部である。
【0058】組立部120での処理状況(状態)を、ス
イッチ部50内の制御部54で常時監視しており、その
結果を各分解部110に時差を持たせて一斉に通知す
る。これにより、分解部110では転送先がどの状況に
なっているかを独自に判断し、転送先である組立部12
0が空いている宛先に対して転送を開始し、その転送が
開始されると、制御部54でその転送先の状態をビジー
状態として、他の分解部110に通知する。これによ
り、同一宛先へのパケットを規制するようになってい
る。
【0059】図16はバッファ部とパケット分解部の構
成例を示すブロック図、図17はスイッチ部の構成例を
示すブロック図である。組立部については、現在の組立
中であるかどうかの通知をスイッチ部50に行っている
だけであるので、特にここでは説明しない。
【0060】図16において、図13と同一のものは、
同一の符号を付して示す。図において、160はスイッ
チ部50からの転送先状態信号を受けてラッチするラッ
チ回路、161は該ラッチ回路160出力とヘッダ管理
部49で持っている状態信号との比較を行う比較回路で
ある。該比較回路161の比較結果は、ヘッダ管理部4
9に通知される。
【0061】図17において、170はパケット受信部
140からの小パケットを受けてヘッダを監視するヘッ
ダ監視部、171は各パケット組立部からの状態信号を
受けてパケット分解部に一斉通知を行う組立部状態監視
部である。該組立部状態監視部171は、前記ヘッダ監
視部170から小パケットの開始ビット検出通知を受け
る。172は各分解部からのパケット転送要求を受け
て、これら要求の調停制御(アービトレーション)を行
うパケット転送アービトレーション部、173は該パケ
ット転送アービトレーション部172からの信号を受け
て転送許可通知を各分解部に出力する転送許可通知部で
ある。
【0062】このように構成されたシステムにおいて、
パケット分解部は通常状態ではスイッチ部50内の組立
部状態監視部171からの情報を収集しており、その情
報は全パケット分解部に通知されているものとする。こ
こでは、一実施例として、転送アービトレーションとの
組み合わせで実現する方法について説明する。
【0063】図16に示す分解部では、図17に示すス
イッチ部50から組立部の情報が常時通知されているこ
とから、分解部に到着したパケットを分解する場合に、
その転送先を比較回路161でヘッダ管理部49からの
先の状態情報との比較を行う。ヘッダ管理部49は、転
送先が空いていることを確認した後、制御部42からス
イッチ部50にパケット転送要求を出力する。
【0064】スイッチ部50では、パケット転送アービ
トレーション部172が、複数のパケット転送要求に応
じていずれか1つの分解部に転送許可を与える。この転
送許可信号は、転送許可通知部173からパケット分解
部に通知される。パケット分解部では、制御部42でこ
の転送許可信号を受信する。制御部42は、この転送許
可を貰うと、パケットヘッダ付加部46に制御信号を与
え、即座に転送処理を開始する。
【0065】即ち、分解用バッファ48に格納されてい
る小パケットにパケットヘッダ付加部46で必要なヘッ
ダ(図12に示すようなID,識別子,転送元アドレ
ス,転送先アドレス等)を付加してヘッダ付加部47か
らヘッダを付加した小パケットをスイッチ部50に転送
する。
【0066】スイッチ部50では、パケット受信部14
0で小パケットを受信すると、本来のパケット交換処理
と同時に、ヘッダ監視部170で小パケットのヘッダに
付された転送先アドレスであるパケット組立部の位置を
確認し、その転送先であるパケット組立部からの状態監
視信号を強制的にビジー状態とし、その更新された情報
を他の複数のパケット分解部の新状態情報として、組立
部状態監視部171から一斉通知する。
【0067】この操作によって、常時更新している状態
情報の変化に応じて、転送先が変化した場合には(例え
ば空きであった転送先パケット組立部がビジーになった
ような場合)、その他の宛先に送るパケットがあれば、
パケット転送要求は出せるが、若し転送先がビジーにな
った分解部のみであれば、転送要求を制御部42が速や
かに取りやめるようにする。
【0068】このようにして、転送先が1つに決定して
から、一定の遅延時間を保護期間として、必ずある特定
向けの小パケットは1つにすることができるが、即転送
許可を行ったとしてもたかだか数個分しか同一の転送先
にしか行かないことから、受信側で2〜4個程度の組立
バッファを準備することにより、複数の分解部を収容可
能とし、更に2〜4個持つことで転送先ビジーによるブ
ロッキングを極力低下させることができる。
【0069】
【発明の効果】以上、詳細に説明したように、本発明に
よれば装置の小型化,高速化ができるパケット交換シス
テムを提供することができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】バッファと分解部の具体的構成例を示すブロッ
ク図である。
【図3】入力パケットフォーマット例を示す図である。
【図4】小パケットのフォーマット例を示す図である。
【図5】組立部とバッファの具体的構成例を示すブロッ
ク図である。
【図6】本発明の他の原理を示すブロック図である。
【図7】バッファ部とパケット分解部の構成例を示すブ
ロック図である。
【図8】バッファ部とパケット組立部の構成例を示すブ
ロック図である。
【図9】本発明の他の実施例の全体構成例を示すブロッ
ク図である。
【図10】スイッチ部の転送確認機能のブロック図であ
る。
【図11】スイッチ部の転送確認機能の他のブロック図
である。
【図12】小パケットのフォーマット例を示す図であ
る。
【図13】バッファ部とパケット分解部の構成例を示す
ブロック図である。
【図14】バッファ部とパケット組立部の構成例を示す
ブロック図である。
【図15】本発明の他の実施例の全体構成例を示すブロ
ック図である。
【図16】バッファ部とパケット分解部の構成例を示す
ブロック図である。
【図17】スイッチ部内の構成例を示すブロック図であ
る。
【図18】先行技術の構成例を示すブロック図である。
【符号の説明】
20 収容部 30 バッファ 40 分解部 50 スイッチ部 51 制御部 60 組立部 70 バッファ 80 収容部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 8529−5K 102 F

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 複数の通信路毎に設けられ、通信路から
    のパケットデータを一時的に保持するバッファ(30)
    と、 各バッファ(30)の出力を受けて固定長パケットデー
    タの場合にはスルーで通し、可変長パケットデータの場
    合には該データを複数の小単位の小パケットに分解する
    分解部(40)と、 これら分解部(40)の出力を受けて、バス結合及びパ
    ケット交換処理を行うスイッチ部(50)と、 該スイッチ部(50)の出力を受けて固定長パケットの
    場合にはそのままスルーで通し、小パケットの場合には
    1個の可変長パケットに組み立てる組立部(60)と、 これら組立部(60)の出力を一時的に保持するバッフ
    ァ(70)とで構成されるパケット交換システム。
  2. 【請求項2】 前記分解部(40)で分解された小パケ
    ットに対して、パケットIDとそのパケットの位置情報
    をヘッダとして付加するようにしたことを特徴とする請
    求項1記載のパケット交換システム。
  3. 【請求項3】 前記分解部(40)で分解された小パケ
    ットのヘッダに、転送先アドレスではなく、収容部のポ
    ート番号を用いて組立部(60)のバッファ数を削減す
    るようにしたことを特徴とする請求項1記載のパケット
    交換システム。
  4. 【請求項4】 分解部(40)で分解された分割パケッ
    トの交換を、小パケットの連続転送期間、パス固定化す
    るようにしたことを特徴とする請求項1記載のパケット
    交換システム。
  5. 【請求項5】 パス固定化の方式として、転送に先立
    ち、転送元で転送先とのネゴシエーションを行い、小パ
    ケットの組立を実現していないことを確認してから転送
    を行うようにして、組立部(60)で組立に必要となる
    小パケットのパスを限定するようにしたことを特徴とす
    る請求項4記載のパケット交換システム。
  6. 【請求項6】 パス固定化の方式として、スイッチ部
    (50)の交換部分で同一転送先を規制することによ
    り、同一転送先を1つに固定化するようにしたことを特
    徴とする請求項4記載のパケット交換システム。
  7. 【請求項7】 分解部(40)の転送部とスイッチ部
    (50)の交換部分とで機能を分割し、転送先を固定化
    するようにしたことを特徴とする請求項4記載のパケッ
    ト交換システム。
JP2922892A 1992-02-17 1992-02-17 パケット交換システム Withdrawn JPH05227211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2922892A JPH05227211A (ja) 1992-02-17 1992-02-17 パケット交換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2922892A JPH05227211A (ja) 1992-02-17 1992-02-17 パケット交換システム

Publications (1)

Publication Number Publication Date
JPH05227211A true JPH05227211A (ja) 1993-09-03

Family

ID=12270365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2922892A Withdrawn JPH05227211A (ja) 1992-02-17 1992-02-17 パケット交換システム

Country Status (1)

Country Link
JP (1) JPH05227211A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0719065A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Multipurpose packet switching node for a data communication network
JP2003524934A (ja) * 1999-04-03 2003-08-19 トップ レイヤー ネットワークス,インク. マルチメディアアプリケーションのための自動検出スイッチシステム及び方法
US6836479B1 (en) 1998-12-09 2004-12-28 Hitachi, Ltd. Variable length packet communication device
JP2008171232A (ja) * 2007-01-12 2008-07-24 Renesas Technology Corp データ処理装置及び半導体集積回路
JP2010088102A (ja) * 2008-09-02 2010-04-15 Renesas Technology Corp 記憶装置および記憶装置のコントロール手法
JP2013054444A (ja) * 2011-09-01 2013-03-21 Lapis Semiconductor Co Ltd 半導体集積回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0719065A1 (en) * 1994-12-20 1996-06-26 International Business Machines Corporation Multipurpose packet switching node for a data communication network
US5568477A (en) * 1994-12-20 1996-10-22 International Business Machines Corporation Multipurpose packet switching node for a data communication network
US6836479B1 (en) 1998-12-09 2004-12-28 Hitachi, Ltd. Variable length packet communication device
US7869441B2 (en) 1998-12-09 2011-01-11 Hitachi, Ltd. Variable length packet communication device
JP2003524934A (ja) * 1999-04-03 2003-08-19 トップ レイヤー ネットワークス,インク. マルチメディアアプリケーションのための自動検出スイッチシステム及び方法
JP2008171232A (ja) * 2007-01-12 2008-07-24 Renesas Technology Corp データ処理装置及び半導体集積回路
JP2010088102A (ja) * 2008-09-02 2010-04-15 Renesas Technology Corp 記憶装置および記憶装置のコントロール手法
JP2013054444A (ja) * 2011-09-01 2013-03-21 Lapis Semiconductor Co Ltd 半導体集積回路

Similar Documents

Publication Publication Date Title
US7346001B1 (en) Systems and methods for limiting low priority traffic from blocking high priority traffic
EP0413899B1 (en) Packet switching system having bus matrix switch
CA1274303A (en) N-by-n "knockout" switch for a high-performance packet switching system with variable length packets
EP0886939B1 (en) Efficient output-request packet switch and method
JP3730471B2 (ja) パケット転送装置
EP0724798B1 (en) Selective congestion control mechanism for information networks
EP0658027A2 (en) Channel sharing and memory sharing in a packet switching system
JPH05227211A (ja) パケット交換システム
JP2910770B2 (ja) 自己ルーチング交換システム及び自己ルーチング交換システムの現用/予備切替え方法
JPH08340341A (ja) スイッチング方法及び配置及びそれを用いた電気通信ネットワーク
JPH09321776A (ja) Atmセル化回路
US20020107974A1 (en) Data traffic manager
JPS63209247A (ja) パケツト交換方式
JP4760560B2 (ja) パケット中継装置
EP1347597B1 (en) Embedded system having multiple data receiving channels
JPH06224932A (ja) パケット変換装置
JP2734862B2 (ja) Atmスイッチのセル順序整合方式
JPH05227210A (ja) バッファ制御回路
US6151303A (en) Method of asynchronous transfer mode (ATM) switching and an ATM switching equipment
JP3071762B2 (ja) Atm装置の無瞬断拡張システム、及びatmスイッチ
JPH06187311A (ja) マルチプロセッサシステムおよびプロセッサ間通信方法
JPH02137543A (ja) パケット転送方式
JP2526483B2 (ja) セル交換方式および装置
JPH03230641A (ja) Atm交換機
JP2550050B2 (ja) 時分割通話路装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990518