JP3620937B2 - 光バッファメモリ装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光バッファメモリ装置に関し、例えば、いわゆる光ＡＴＭ交換機（ＡＴＭ（Ａｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）交換機に光スイッチング技術を導入したもの）におけるバッファ部分に適用し得るものである。
【０００２】
【従来の技術】
文献名：「時分割・波長分割融合型光ＡＴＭの一検討 １９９３年電子情報通信学会信学技報ＳＳＥ９２−１５１」
現在、パケット交換方式の一種であるＡＴＭ交換方式への、光スイッチング技術の導入が進められている。この方式は、光ＡＴＭ交換方式と呼ばれ光ＡＴＭ交換方式の主要素技術として、光バッファメモリ技術が挙げられるが、この光バッファメモリ技術の説明を行う前に、まず、従来技術における光ＡＴＭ交換方式の構成及び動作原理を図２で説明する。
【０００３】
図２において、各入力ポート（光ファイバ）１０−１、…、１０−Ｎから入力された光セル信号は、対応する入力部１１−１、…、１１−Ｎに与えられ、各入力部１１−１、…、１１−Ｎによって、入力された光セル信号のヘッダ部分が解析されて各光セル信号の出力ポート（出力側光ファイバ）が求められ、この解析結果がルーティング情報として制御部１５−０に送出される。
【０００４】
光スイッチ部１２−０は、Ｎ×Ｎ２ のスイッチングを行うものであり、光スイッチ部１２−１０ は、各入力部１１−１、…、１１−Ｎから送出されてきた各々の光セル信号を制御部１５−０からの制御信号に応じて所望の出力ハイウェイヘスイッチングする。光スイッチ部１２−０からの出力ハイウェイは、Ｎ個ずつで組（図中黒星で示している）をなしており、スイッチングによって同一組の出力ハイウェイに出力された光セル信号は、各組対応の光バッファメモリ部（光バッファメモリ装置）１３−１、…、１３−Ｎへ入力される。
【０００５】
各光バッファメモリ部１３−１、…、１３−Ｎでは、制御部１５−０の制御下で、対応する出力ポート１４−１、…、１４−Ｎへ出力するために出力ハイウェイ間の光セル信号の競合制御及びバッファリングを行った後に、その出力ポート１４−１、…、１４−Ｎへ光セル信号を出力する。このような光処理構成でなる光バッファメモリ部（光バッファリング装置）１３−ｉ（ｉは１〜Ｎ）については、従来、上記文献の第５２頁の図６に示されるような構成が提案されており、この構成のうちタイプ１のバッファメモリについて詳細な構成を図３に示し、動作を説明する。なお、この図２における出力ハイウェイ（図中黒星で示されている）が図３における出力ハイウェイ（図中黒星で示されている）に対応している。
【０００６】
図３において、光バッファメモリ部24-j（ｊは１〜Ｊ）は、上述したように、自己に係るＮ個の出力ハイウェイ20-1〜20-Nからの光セル信号の競合制御及びバッファリングを行った後に、出力ポート26-0へ光セル信号を出力するものであり、出力ハイウェイ20-1〜20-Nから入力した光セル信号を使用していない、すなわち光セル信号の存在しないメモリ部に入力するようにスイッチングするＮ×Ｊ光スイッチ21-0と、光ループメモリ部24-jと、この光ループメモリ部24-1〜24-Jからの光セル信号を出力ポート26-0へ出力するＪ×１光カプラ25-0とから構成されている。
【０００７】
また、各光ループメモリ部２４−ｊは、それぞれ図２における制御部１５−０の制御下でスイッチングを行う２×２光スイッチ２２−ｊと、ファイバの長さを光信号１セル分が通過する長さに設定し、このファイバを２×２光スイッチ２２−ｊの出力側の１端子と入力側の１端子に接続するファイバ遅延線２３−ｊとで構成されている。
【０００８】
従って、各光ループメモリ部24-jにおいては、その構成要素である２×２光スイッチ22-jの状態を制御することにより、所望のセルの遅延時間に応じてファイバ遅延線23-jの周回数を決定し入力光セル信号を遅延させる。そのため、同一の出力ポート26-0に対する各光ループメモリ部24-jに対して、制御部15-0は光セル信号のルーティング情報に応じて、その光セル信号毎に遅延時間を適宜制御することにより、光セル信号の時間順序を維持したまま、しかも競合を避けながら出力ポート26-0へ光セル信号を出力することができる。
【０００９】
【発明が解決しようとする課題】
このように、上述の構成によれば、光ファイバ遅延線をセルの遅延時間分必要とする進行型の光バッファと比較して、ハード量が少なく制御が比較的容易であるという長所がある。
【００１０】
しかしながら、従来技術では以下に示す問題点があった。すなわち、上述の構成のように、光ファイバ遅延線をループ状にしたループバッファの場合、各ループのファイバ遅延線を１セル分にしか設定できないので、図３におけるループメモリ部２４の数Ｊがそのまま光信号を遅延することができるバッファメモリの容量と１対１に対応するという欠点があった。すなわち、バッファリング数を増加させるためには、ループメモリ部２４を増加させることにつながり、それに伴い、Ｎ×Ｊ光スイッチ２１−０のスイッチサイズも増加し、ハード量が増大してしまうのを避け得なかった。
【００１１】
【課題を解決するための手段】
かかる課題を解決するため、本発明においては、光信号を所定時間遅延して出力する光バッファメモリ装置において、以下の手段を設けることを特徴とする。
【００１２】
すなわち、(1) それぞれが１の光信号を第１及び第２の光信号に分岐して出力する複数個の光カプラと、(2) 複数個の光カプラをループ状に連結し第１の光信号を次段の光カプラへ転送する複数本の第１のファイバ遅延線とからなるループ状光バッファ手段と、(3) ループ状光バッファ手段の前段に設けられ、入力される第３の光信号を、既にループ状光バッファ手段を周回している第１の光信号との位相関係に応じた遅延量だけ適応的に遅延させて第４の光信号を出力し、第４の光信号を、ループ状光バッファ手段における複数個の光カプラのうちの１個を介して、ループ状光バッファ手段へ、新たな入力光信号として導入させる入力タイミング調整用バッファ手段と、 (4) 複数個の光カプラのそれぞれから出力される第２の光信号及びループ状光バッファ手段へ導入された直後の第４の光信号のうちの１つを遅延出力として出力端へ出力する光信号選択出力手段とを備え、 (5) 上記入力タイミング調整用バッファ手段は、 (5-1) 第３の光信号を複数個の光信号に分岐する光分岐手段と、 (5-2) 光分岐手段の分岐数に対応し、それぞれが異なる遅延量に設定された複数本の第２のファイバ遅延線と、 (5-3) 複数本の第２のファイバ遅延線の各出力を合流させ、合流させた光信号を第４の光信号として、ループ状光バッファ手段に出力する光信号合流手段とを有し、 (5-4) 複数本の第２のファイバ遅延線の各遅延量は、第１のファイバ遅延線による遅延量のｔ（ｔは０以上の整数）倍に設定されていることを特徴とする。
【００１３】
以上の手段を有する本発明の光バッファメモリ装置においては、ループ状光バッファ手段を複数個の光カプラと複数本のファイバ遅延線とで構成したことにより、光信号を当該ループを１周させる間に光カプラの数だけ異なる数の遅延出力を得ることができる。さらに、このループ状光バッファ手段の前段に入力タイミング調整用バッファ手段を設け、新たに入力される光信号と周回中の第１の光信号との位相関係を調整するようにしたことにより、複数の光信号を同時にループ状光バッファ手段に周回させることができ、複数の遅延制御を同時並列的に実行することができる。
【００１４】
【発明の実施の形態】
（Ａ）光バッファメモリの基本構成
図１は、本発明の実施形態に係る光バッファメモリの構成を表した図である。この図において、ゲートスイッチ３１−０は、オンのとき光セル信号を通過させる一方、オフのとき光セル信号を遮断し、ループバッファ３６−０への光セル信号の入力を制御するスイッチ手段である。
【００１５】
光増幅器３５−０は、上記ゲートスイッチ３１−０を通ってループバッファ内を周回する間に減衰された光セル信号を増幅して出力する増幅器である。本例では、この光増幅器３５−０を２×２光カプラ３２−０の後段に設置している。なお、この光増幅器３５−０は、本来、ループバッファ中のどの位置に挿入しても構わないものである。すなわち、１×２光カプラ３３−１と３３−２の間、１×２光カプラ３３−２と３３−３の間、１×２光カプラ３３−３と２×２光カプラ３２−０の間でも構わないものである。ただし、光増幅器３５−０の位置に伴い２×２光カプラ３２−０、１×２光カプラ３３−１、３３−２、３３−３の光パワーの分岐比も変更する必要がある。
【００１６】
２×２光カプラ３２−０及び１×２光カプラ３３−１、３３−２、３３−３は、それぞれ入力光セル信号を２つに分岐して出力する分光手段である。ここで、各光カプラによる光パワーの分岐比は、上記の光増幅器３５−０を、図１に示すように、２×２光カプラ３２−０と１×２光カプラ３３−１の間においた場合、２×２光カプラ３２−０を１：１、１×２光カプラ３３−１を４：１、１×２光カプラ３３−２を３：１、１×２光カプラ３３−３を２：１に設定する。このように分岐させることで、バッファ出力３９−０に出力する光セル信号のパワーを一定にしている。
【００１７】
待ち合わせバッファ手段３４−０は、ループを周回してきた光セル信号とバッファ入力３０−０とが２×２光カプラ３２−０において衝突しないように、バッファ入力３０−０である光セル信号を遅延させるための手段である。
【００１８】
ループバッファ３６−０は、信号に所定の遅延をかけるために設けられているものであり、これを構成する各光カプラ間の光ファイバの長さは求められる遅延量に応じて設定されている。なお、本実施形態では、各光カプラ間の光ファイバにより１セル分の遅延をかけるようにファイバの長さを設定している。
【００１９】
セル選択手段３７−１、３７−２、３７−３、３７−４は、各々光カプラ３２−０、３３−１、３３−２、３３−３から分岐される光信号のうち、バッファ出力３９−０に出力させたいものを選択するために設けられている。
【００２０】
４×１光カプラ３８−０は、上記セル選択手段３７−１〜３７−４の各出力端から延びる出力線を集線化し、これらにおいて選択された光セル信号をバッファ出力３９−０に出力するために設けられている。
【００２１】
次に、待ち合わせバッファ手段34-0の構成について説明する。１×Ｍ（Ｍ＞２の整数）光スイッチ34-1は、バッファ入力30-0として入力されてきた光セル信号をスイッチングし、ファイバ遅延線部34-2のいずれか一つのファイバ遅延線に導くものである。
【００２２】
ファイバ遅延線部３４−２は、ループバッファを周回してきた光セル信号と新たにバッファ入力３０−０として入力されてくる光セル信号とが衝突しないように調整するための手段であり、遅延量の異なる複数のファイバ遅延線から構成されている。これら複数のファイバ遅延線への光セル信号の入力は、１×Ｍ光スイッチ３４−１によって選択され、各ファイバ遅延線固有の遅延量だけ遅延されて出力される。
Ｍ×１光カプラ３４−３は、ファイバ遅延線部３４−２を通過してきた光セル信号を集線し、後段に送出するための手段である。
【００２３】
（Ｂ）光バッファメモリによるバッファリング動作
次に、上述の光バッファメモリ（図１）によるバッファリング動作の一例を、この光バッファメモリを光ＡＴＭ交換装置の光バッファメモリとして使用する場合を例に図面を参照して説明する。なお、図４は、当該光バッファメモリを、光ＡＴＭ交換装置の光スイッチ部の出力部に接続した状態を表した模式図であり、図５は、これら各光バッファメモリによって実行されるバッファリング動作の様子を表すものである。なお、図４における出力ハイウェイ（図中黒星で示されている）と図２における出力ハイウェイ（図中黒星で示されている）とが対応している。
【００２４】
まず、図４に示すように、各々の出力ハイウェイ４０−１〜４０−Ｎにセルが入力したと仮定する。すなわち、出力ハイウェイ４０−１にはセルＡ、出力ハイウェイ４０−２にはセルＢ、出力ハイウェイ４０−３にはセルＣ、出力ハイウェイ４０−４にはセルＤ、出力ハイウェイ４０−５にはセルＥ、…出力ハイウェイ４０−ＮにはセルＦ及びセルＧが入力されるものとする。また、セルＡ〜セルＦは時刻ｔ０ に、セルＧは時刻ｔ５ にＮ×１光カプラ４２−０に対して入力されるものとする。
【００２５】
さてこのように、時刻ｔ０ においてセルＡ〜セルＦが同時に入力された場合、これら全てのセルＡ〜セルＦを全てそのまま出力ポート４３−０へ出力しようとすると、出力ポートにおいて衝突が生じてしまう。
【００２６】
そこで、この実施形態に係る光ＡＴＭ交換装置においては、光バッファメモリ部４１−１〜４１−Ｎに上述の光バッファメモリ（図１）を用いることにより、出力ポート４３−０におけるセルの衝突を防ぐことにする。
【００２７】
なお、これら光バッファメモリ部４１−１〜４１−Ｎにおいては、４セル以上の遅延が必要な場合、各光バッファメモリ内におけるループバッファにより光セル信号を周回させることにより、必要な遅延量を得るようにしている。
【００２８】
ただし、何らの手当をせず光セル信号を周回させると、１周してきた光セル信号と新たに光バッファメモリ部に入力されてきた光セル信号とが衝突してしまうので、１周してきた光セル信号についてはその波長を変換することにより、新たに入力されてきた光セル信号との衝突を避けることにしている。
【００２９】
以下、当該光バッファメモリによる光セル信号の遅延制御動作を説明する。
【００３０】
次に、上記図４の例のようにセルが入力された場合における光バッファメモリ部での動作を、図５を参照しながら詳しく説明する。なお、図５は、図４に示すＮ個の光バッファメモリ部４１−１〜４１−Ｎのうち光バッファメモリ部４１−Ｎの動作内容を示すものである。
【００３１】
図５に示すように、バッファ入力３０−０に、時刻ｔ０ でセルＦが入力された時、セルＦは、まず、待ち合わせバッファ手段３４−０に入力される。ここで、待ち合わせバッファ手段３４−０は、ｌ×Ｍ光スイッチ３４−１により、入力光セル信号に施すべき遅延量に応じて当該セルＦを出力するファイバ遅延線をＭ本のファイバ遅延線３４−２１〜３４−２Ｍの中から選択し、選択されたファイバ遅延線に１×Ｍ光スイッチ３４−１の出力を接続するように動作する。
【００３２】
この例の場合、セルＦに必要な遅延量は”０”であるので、１×Ｍ光スイッチ３４−１の出力はファイバ遅延線３４−２１に接続される。なお、当該ファイバ遅延線３４−２１の出力は、他のファイバ遅延線３４−２２〜３４−２Ｎの出力と共にＭ×１光カプラ３４−３において集線され、後段に出力される。このように待ち合わせバッファ手段３４−０を通過した光セル信号Ｆは、後段のループバッファ３６−０の入力段に位置する２×２光カプラ３２−０に入力される。
【００３３】
２×２光カプラ３２−０は、入力された光セル信号を分岐する。ここで、分岐された光セル信号のうち片方の光セル信号はセル選択手段３７−１に進み、もう片方の光セル信号は光増幅器３５−０による増幅後、ループバッファ中を周回して１×２光カプラ３３−１に進む。なお、ループバッファを進むことになった光セル信号は、その後も、各１×２光カプラ３３−１、３３−２、３３−３における分岐を繰り返しながら周回する。ただし、各１×２光カプラ間における遅延量は、ファイバ長により定まる１セル分に設定されている。
【００３４】
従って、１×２光カプラ３３−１で分岐された光セル信号は時刻ｔ１ のタイミングでセル選択手段３７−２に入力され、以下同様に、各光カプラ３３−２、３３−３の出力は時刻ｔ２ 、ｔ３ のタイミングでループバッファ３６−０より出力されることになる。
【００３５】
しかしこの例の場合、図５に示すように、光セル信号Ｆは時刻ｔ５ のタイミング、すなわちバッファ部により５セル分の遅延をかけてから出力されなければならない。そのため、ループバッフア３６−０の１周回目は上記のようにループバッファを周回することで出力された光セル信号をセル選択手段３７−１〜３７−４では選択しない。すなわち、光セル信号Ｆは１周回目ではバッファ出力３９−０に出力されない。
【００３６】
続く２周回目、光セル信号Ｆは、１×２光カプラ３３−３を通過した後も１周回目の場合と同様に、各光カプラ３２−０、３３−１、３３−２、３３−３において所定の分岐比によって分岐される。従って、２周回目の１×２光カプラ３３−１において分岐された光セル信号をセル選択手段３７−２により取り出せば、予定通り５セル分遅延された光セル信号Ｆをバッファ出力３９−０として出力することができる。
【００３７】
しかしながら、この光セル信号Ｆが２周回目に入るタイミング、すなわち時刻ｔ４ のタイミングにおいてバッファ入力３０−０から光セル信号Ｇの入力があった場合、何らの手当をせずに新たに入力されてきた光セル信号Ｇをループバッファ３６−０に入力することにすると、光セル信号Ｇと周回してきた光セル信号Ｆとの間に衝突という現象が発生してしまう。
【００３８】
そこで、この実施形態においては、待ち合わせバッファ手段３４−０において、新たに入力されてくる光セル信号Ｇに待ち合わせバッファ手段３４−０により遅延をかけ、光セル信号Ｇのループバッファ３６−０ヘの入力を遅れさせることにより衝突を回避する。すなわち、バッファ入力３０−０より時刻ｔ４ で入力されてきた光セル信号Ｇは、待ち合わせバッファ手段３４−０において少なくとも１セル分の遅延をかけることにより衝突を回避する。
【００３９】
このため、１×Ｍ光スイッチ34-1は、後段のファイバ遅延線部34-2のうち、１セル分の遅延量を実現するファイバ遅延線34-22にその出力を接続する。これにより、光セル信号Ｇは１セル分遅延される。なお、光セル信号Ｇは、かかる後、Ｍ×１光カプラ34-3により集線され、後段のループバッファ36-0へ導かれる。この結果、ループバッファ36-0の２×２光カプラ32-0に光セル信号Ｇが入力されるタイミングを時刻ｔ5 とずらすことが可能となり、上記光セル信号Ｆと衝突することなくループバッファ36-0に入力することができる。
【００４０】
（Ｃ）実施形態における光バッファメモリによる効果
以上のように、本実施形態によれば、複数の信号経路のそれぞれについて光セル信号が同時に入力されるような場合にも、これら複数の光セル信号を衝突させずに出力させることが可能となる。すなわち、従来型の出力バッファメモリでは、図３に示したように、ループバッファを１周回することで１セル分の遅延しかかけることができなかったが、本方式によればループバッファ３６−０を１周回させることで４セル分の遅延をかけることができる。さらに、本実施形態の場合には、ループバッファ３６−０の前段に待ち合わせバッファ手段３４−０を設け、光セル信号が周回している間に新たな光セル信号の入力があっても、２つの光セル信号がループバッファ３６−０上で衝突を起こさないように新たな光セル信号の入力を遅延するようにしたので、複数の光セル信号をそれぞれ所定の遅延量だけ遅延して出力することができる光バッファメモリを実現することができる。
【００４１】
（Ｄ）他の実施形態
なお、上述の実施形態では、ループバッファを１周回することで４セルのバッファリングを可能にする例を示したが、１×２光カプラをループバッファ中にさらに挿入し、各光カプラ間のループバッファの長さを１セル分に設定するようにすれば、１周回当たりのバッファリング時間をさらに増加させることもできる。また、上述の実施形態においては、待ち合わせバッファ手段34-0を１段のみループバッファ34-0の前段に配置する場合について述べたが、本発明はこれに限らず、２段以上配置して遅延時間を調整するようにしても良い。
【００４２】
さらに、上述の実施形態においては、ＡＴＭ交換方式における交換装置に本発明を適用する場合について述べたが、他のパケット交換方式で光信号を交換する交換装置にも適用することができる。
【００４３】
【効果の説明】
本発明によれば、ループ状光バッファ手段に入力された光信号を周回させることにより遅延時間の異なる複数通りの遅延出力候補を生成することができる。また、その際、ループ状光バッファ手段の前段に設けた入力タイミング調整用バッファ手段で新たに入力される光信号の入力タイミングを調整するようにしたことにより、１つのループ状光バッファ手段に複数種類の光信号を同時並列的に周回させることができ、複数の光信号を対象とした遅延制御を同時並列的に実行することができる。
【図面の簡単な説明】
【図１】実施形態に係る光バッファメモリ装置の構成例を示す説明図である。
【図２】光交換装置の構成例を示す説明図である。
【図３】従来例に係る光バッファメモリ装置の構成を示す説明図である。
【図４】実施形態光バッファメモリ装置を適用した光交換装置の出力段構成を示す説明図である。
【図５】実施形態に係る光バッファメモリ装置の動作説明に供する説明図である。
【符号の説明】
３１−０…ゲートスイッチ、３２−０…２×２光カプラ、３３−１、３３−２、３３−３…１×２光カプラ、３４−０…待ち合わせバッファ手段、３４−１…１×Ｍ光スイッチ、３４−２…ファイバ遅延線部、３４−３…Ｍ×１光カプラ、３５−０…光増幅器、３６−０…ループバッファ、３７−１〜３７−４…セル選択手段、３８…４×１光カプラ、４１−１〜４１−Ｎ…光バッファメモリ部、４２−０…Ｎ×１光カプラ。

Claims (1)

1. 光信号を所定時間遅延して出力する光バッファメモリ装置において、
   それぞれが１の光信号を第１及び第２の光信号に分岐して出力する複数個の光カプラと、上記複数個の光カプラをループ状に連結し上記第１の光信号を次段の光カプラへ転送する複数本の第１のファイバ遅延線とからなるループ状光バッファ手段と、
   上記ループ状光バッファ手段の前段に設けられ、入力される第３の光信号を、既に上記ループ状光バッファ手段を周回している上記第１の光信号との位相関係に応じた遅延量だけ適応的に遅延させて第４の光信号を出力し、上記第４の光信号を、上記ループ状光バッファ手段における上記複数個の光カプラのうちの１個を介して、上記ループ状光バッファ手段へ、新たな入力光信号として導入させる入力タイミング調整用バッファ手段と、
   上記複数個の光カプラのそれぞれから出力される上記第２の光信号及び上記ループ状光バッファ手段へ導入された直後の上記第４の光信号のうちの１つを遅延出力として出力端へ出力する光信号選択出力手段とを備え、
   上記入力タイミング調整用バッファ手段は、
   上記第３の光信号を複数個の光信号に分岐する光分岐手段と、
   上記光分岐手段の分岐数に対応し、それぞれが異なる遅延量に設定された複数本の第２のファイバ遅延線と、
   上記複数本の第２のファイバ遅延線の各出力を合流させ、合流させた光信号を上記第４の光信号として、上記ループ状光バッファ手段に出力する光信号合流手段とを有し、
   上記複数本の第２のファイバ遅延線の各遅延量は、上記第１のファイバ遅延線による遅延量のｔ（ｔは０以上の整数）倍に設定されている
   ことを特徴とする光バッファメモリ装置。

Images