JP3589537B2 - 光バッファメモリ装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光バッファメモリ装置に関し、例えば、いわゆる光ＡＴＭ交換機（ＡＴＭ（Ａｓｙｎｃｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）交換機に光スイッチング技術を導入したもの）におけるバッファ部分に適用し得るものである。
【０００２】
【従来の技術】
文献名：「時分割・波長分割融合型光ＡＴＭの一検討 １９９３年電子情報通信学会信学技報ＳＳＥ９２−１５１」
現在、パケット交換方式の一種であるＡＴＭ交換方式への、光スイッチング技術の導入が進められている。この光ＡＴＭ交換方式の主要素技術として、光バッファメモリ技術が挙げられるが、この光バッファメモリ技術の説明を行う前に、まず、従来技術における光ＡＴＭ交換方式の構成及び動作原理を図２で説明する。
【０００３】
図２において、各入力ポート（光ファイバ）１０−１、…、１０−Ｎから入力された光セル信号は、対応する入力部１１−１、…、１１−Ｎに与えられ、各入力部１１−１、…、１１−Ｎによって、入力された光セル信号のヘッダ部分が解析されて各光セル信号の出力ポート（出力側光ファイバ）が求められ、この解析結果がルーティング情報として制御部１５−０に送出される。
【０００４】
光スイッチ部１２−０は、Ｎ×Ｎ２ のスイッチングを行うものであり、光スイッチ部１２−１０ は、各入力部１１−１、…、１１−Ｎから送出されてきた各々の光セル信号を制御部１５−０からの制御信号に応じて所望の出力ハイウェイヘスイッチングする。光スイッチ部１２−０からの出力ハイウェイは、Ｎ個ずつで組（図中黒星で示している）をなしており、スイッチングによって同一組の出力ハイウェイに出力された光セル信号は、各組対応の光バッファメモリ部（光バッファメモリ装置）１３−１、…、１３−Ｎへ入力される。
【０００５】
各光バッファメモリ部１３−１、…、１３−Ｎでは、制御部１５−０の制御下で、対応する出力ポート１４−１、…、１４−Ｎへ出力するために出力ハイウェイ間の光セル信号の競合制御及びバッファリングを行った後に、その出力ポート１４−１、…、１４−Ｎへ光セル信号を出力する。このような光処理構成でなる光バッファメモリ部（光バッファリング装置）１３−ｉ（ｉは１〜Ｎ）については、従来、上記文献の第５２頁の図６に示されるような構成が提案されており、この構成のうちタイプ１のバッファメモリについて詳細な構成を図３に示し、動作を説明する。なお、この図２における出力ハイウェイ（図中黒星で示されている）が図３における出力ハイウェイ（図中黒星で示されている）に対応している。
【０００６】
図３において、光ループメモリ部２４−ｊ（ｊは１〜Ｊ）は、上述したように、自己に係るＮ個の出力ハイウェイ２０−１〜２０−Ｎからの光セル信号の競合制御及びバッファリングを行った後に、出力ポート２６−０へ光セル信号を出力するものであり、出力ハイウェイ２０−１〜２０−ｎから入力した光セル信号を使用していない、すなわち光セル信号の存在しないメモリ部に入力するようにスイッチングするＮ×Ｊ光スイッチ２１−０と、光ループメモリ部２４−ｊと、この光ループメモリ部２４−１〜２４−Ｎからの光セル信号を出力ポート２６−０へ出力するＪ×１光カプラ２５−０とから構成されている。
【０００７】
また、各光ループメモリ部２４−ｊは、それぞれ図２における制御部１５−０の制御下でスイッチングを行う２×２光スイッチ２２−ｊと、ファイバの長さを光信号１セル分が通過する長さに設定し、このファイバを２×２光スイッチ２２−ｊの出力側の１端子と入力側の１端子に接続するファイバ遅延線２３−ｊとで構成されている。
【０００８】
従って、各光ループメモリ部２４−ｊにおいては、その構成要素である２×２光スイッチ２２−ｊの状態を制御することにより、所望のセルの遅延時間に応じてファイバ遅延線２３−ｊの周回数を決定し入力光セル信号を遅延させる。そのため、同一の出力ポート２５−０に対する各光ループメモリ部２４−ｊに対して、制御部１５−０は光セル信号のルーティング情報に応じて、その光セル信号毎に遅延時間を適宜制御することにより、光セル信号の時間順序を維持したまま、しかも競合を避けながら出力ポート２５−０へ光セル信号を出力することができる。
【０００９】
【発明が解決しようとする課題】
このように、上述の構成によれば、光ファイバ遅延線をセルの遅延時間分必要とする進行型の光バッファと比較して、ハード量が少なく制御が比較的容易であるという長所がある。
【００１０】
しかしながら、従来技術では以下に示す問題点があった。すなわち、上述の構成のように、光ファイバ遅延線をループ状にしたループバッファの場合、各ループのファイバ遅延線を１セル分にしか設定できないので、図３におけるループメモリ部２４の数Ｊがそのまま光信号を遅延することができるバッファメモリの容量と１対１に対応するという欠点があった。すなわち、バッファリング数を増加させるためには、ループメモリ部２４を増加させることにつながり、それに伴い、Ｎ×Ｊ光スイッチ２１−０のスイッチサイズも増加し、ハード量が増大してしまうのを避け得なかった。
【００１１】
【課題を解決するための手段】
かかる課題を解決するため、本発明においては、光信号を所定時間遅延して出力する光バッファメモリ装置において、以下の手段を設けることを特徴とする。
【００１２】
すなわち、（１） それぞれが１の光信号を第１及び第２の光信号に分岐して出力する複数個の光カプラと、複数個の光カプラをループ状に連結し第１の光信号を次段の光カプラへ転送する複数本のファイバ遅延線とからなるループ状光バッファ手段と、（２） ループ状光バッファ手段のループ上に設けられ、ループ状光バッファ手段に入力された光信号についての第１の光信号が１周回を重ねるたび、当該光信号の波長と、新たに入力される他の光信号及び周回遅れの他の光信号の波長との干渉を避けるべく、当該第１の光信号の波長を他の光信号と異なる波長に変換して出力する波長変換手段と、（３） ループ状光バッファ手段のループ上に設けられ、波長変換手段において波長変換を受けた光信号に新たに入力される光信号を多重して出力する光カプラと、（４） 複数の光カプラそれぞれから出力される第２の光信号及び新たに入力される光信号のうちの１つを遅延出力として出力端へ出力する光信号選択出力手段とを備えることを特徴とする。
【００１３】
以上の手段を有する本発明の光バッファメモリ装置においては、ループ状光バッファ手段を複数個の光カプラと複数本のファイバ遅延線とで構成したことにより、光信号を当該ループを１周させる間に光カプラの数だけ異なる数の遅延出力を得ることができる。さらに、このループ状光バッファ手段に第１の光信号を１周以上周回させる場合には、各波長ごとに光カプラの数だけ異なる遅延出力を得られるので、１つの光信号について、波長変換用に用意されている波長の数×光カプラの数だけ遅延出力を得ることができる。
【００１４】
【発明の実施の形態】
（Ａ）光バッファメモリの基本構成
図１は、本発明の実施形態に係る光バッファメモリの構成を表した図である。この図において、ゲートスイッチ３１−０は、オンのとき光セル信号を通過させる一方、オフのとき光セル信号を遮断し、ループバッファ３６−０への光セル信号の入力を制御するスイッチ手段である。
【００１５】
光増幅器３５−０は、上記ゲートスイッチ３１−０を通ってループバッファ内を周回する間に減衰された光セル信号を増幅して出力する増幅器である。本例では、この光増幅器３５−０を２×２光カプラ３２−０の後段に設置している。なお、この光増幅器３５−０は、本来、ループバッファ中のどの位置に挿入しても構わないものである。すなわち、１×２光カプラ３３−１と３３−２の間、１×２光カプラ３３−２と３３−３の間、１×２光カプラ３３−３と２×２光カプラ３２−０の間でも構わないものである。ただし、光増幅器３５−０の位置に伴い２×２光カプラ３２−０、１×２光カプラ３３−１、３３−２、３３−３の光パワーの分岐比も変更する必要がある。
【００１６】
２×２光カプラ３２−０及び１×２光カプラ３３−１、３３−２、３３−３は、それぞれ入力光セル信号を２つに分岐して出力する分光手段である。ここで、各光カプラによる光パワーの分岐比は、上記の光増幅器３５−０を、図１に示すように、２×２光カプラ３２−０と１×２光カプラ３３−１の間においた場合、２×２光カプラ３２−０を１：１、１×２光カプラ３３−１を４：１、１×２光カプラ３３−２を３：１、１×２光カプラ３３−３を２：１に設定する。このように分岐させることで、バッファ出力３９−０に出力する光セル信号のパワーを一定にしている。
【００１７】
波長変換手段３４−０は、ループバッファ中の波長を変換するために設けられている。ただし、入力時の波長はλ０ とする。
【００１８】
ループバッファ３６−０は、信号に所定の遅延をかけるために設けられているものであり、これを構成する各光カプラ間の光ファイバの長さは求められる遅延量に応じて設定されている。なお、本実施形態では、各光カプラ間の光ファイバにより１セル分の遅延をかけるようにファイバの長さを設定している。
【００１９】
セル選択手段３７−１、３７−２、３７−３、３７−４は、各々光カプラ３２−０、３３−１、３３−２、３３−３から分岐される光信号のうち、バッファ出力３９−０に出力させたいものを選択するために設けられている。
【００２０】
４×１光カプラ３８−０は、上記セル選択手段３７−１〜３７−４の各出力端から延びる出力線を集線化し、これらにおいて選択された光セル信号をバッファ出力３９−０に出力するために設けられている。
【００２１】
次に、波長変換手段３４−０の構成について説明する。１×Ｍ（Ｍ＞２の整数）光カプラ３４−１は、波長多重されて入力してくる光セル信号をＭに分岐するものである。ここで、フィルタ３４−２１ 〜３４−２Ｍ は、波長多重された光信号から１つの固有の波長を選択するものである。また、ゲートスイッチ３４−３１ 〜３４−４Ｍ は、前段のフィルタで選択された波長を通過させる、すなわち更に、ループバッファ中を周回させる時はスイッチをオンにし、周回させない時はスイッチをオフにするように動作する。なお、波長変換器３４−４１ 〜３４−４Ｍ では、入力した波長を別の波長に変換して送出する。Ｍ×１光合波器３４−５では、波長変換器３４−４により変換されたそれぞれの波長を合流させる。
【００２２】
（Ｂ）光バッファメモリによるバッファリング動作
次に、上述の光バッファメモリ（図１）によるバッファリング動作の一例を、この光バッファメモリを光ＡＴＭ交換装置の光バッファメモリとして使用する場合を例に図面を参照して説明する。なお、図４は、当該光バッファメモリを、光ＡＴＭ交換装置の光スイッチ部の出力に接続した状態を表した模式図であり、図５及び図６は、これら各光バッファメモリによって実行されるバッファリング動作の様子を表すものである。なお、図４における出力ハイウェイ（図中黒星で示されている）と図２における出力ハイウェイ（図中黒星で示されている）とが対応している。
【００２３】
まず、図４に示すように、各々の出力ハイウェイ４０−１〜４０−Ｎにセルが入力したと仮定する。すなわち、出力ハイウェイ４０−１にはセルＡ、出力ハイウェイ４０−２にはセルＢ、出力ハイウェイ４０−３にはセルＣ及びセルＧ、出力ハイウェイ４０−４にはセルＤ及びセルＩ、出力ハイウェイ４０−５にはセルＥ、…出力ハイウェイ４０−ＮにはセルＦ、セルＨ及びセルＪが入力されるものとする。また、セルＡ〜セルＦは時刻ｔ０ に、セルＧは時刻ｔ１ に、セルＨ及びセルＩは時刻ｔ３ に、セルＪは時刻ｔ４ にＮ×１光カプラ４２−０に対して入力されるものとする。
【００２４】
さてこのように、時刻ｔ０ においてセルＡ〜セルＦが同時に入力された場合、これら全てのセルＡ〜セルＦを全てそのまま出力ポート４３−０ヘ出力しようとすると、出力ポートにおいて衝突が生じてしまう。
【００２５】
そこで、この実施形態に係る光ＡＴＭ交換装置においては、光バッファメモリ部４１−１〜４１−Ｎに上述の光バッファメモリ（図１）を用いることにより、出力ポート４３−０におけるセルの衝突を防ぐことにする。なお、これら光バッファメモリ部４１−１〜４１−Ｎにおいては、４セル以上の遅延が必要な場合、各光バッファメモリ内におけるループバッファにより光セル信号を周回させることにより、必要な遅延量を得るようにしている。ただし、何らの手当をせず光セル信号を周回させると、１周してきた光セル信号と新たに光りバッファメモリ部に入力されてきた光セル信号とが衝突してしまうので、１周してきた光セル信号についてはその波長を変換することにより、新たに入力されてきた光セル信号との衝突を避けるようになっている。以下、当該光バッファメモリにおける光セル信号の遅延量がループバッファ１周分より小さくて良い場合と大きくなければならない場合とに分けて分説する。
【００２６】
（Ｂ−１）光セルの遅延量がループバッファ１周分より小さくて良い場合
次に、上記図４の例のようにセルが入力された場合における光バッファメモリ部での動作を、図５及び図６を参照しながら詳しく説明する。なお、図５は、図４に示すＮ個の光バッファメモリ部４１−１〜４１−Ｎのうち光バッファメモリ４１−２の動作内容を示すものである。
【００２７】
図５に示すように、バッファ入力３０−０に、時刻ｔ０ でセルＢが入力された時、まず、２×２光カプラ３２−０において、光セル信号を分岐する。分岐された信号のうち片方の信号は、セル選択手段３７−１に入力される。もう片方の信号は、光増幅器３５−０において光セル信号を増幅した後にループバッファ中を周回し１×２光カプラ３３−１に入力される。１×２光カプラ３３−１でも２×２光カプラ３２−０と同様にセル信号は分岐される。
【００２８】
なおこの各１×２光カプラ間は光ファイバにより１セル分の遅延をかけるように、光ファイバの長さを設定してある。従って、１×２光カプラ３３−１で分岐された信号は、時刻ｔ１ のタイミングでセル選択手段３７−２に入力される。このように、各光カプラで分岐された信号はそれぞれ、図５で示されるように、時刻ｔ０ 、ｔ１ 、ｔ２ 、ｔ３ のタイミングでループバッファ３６−０より出力される。
【００２９】
一方、セル選択手段３７−１、３７−２、３７−３、３７−４では、出力されたセルのうち所望のセルのみを選択し、４×１光カプラ３８−０に送出する。例えば、図５のセルＢのように時刻ｔ０ で入力されたセルに対して１セル分の遅延をかけて出力させたい時は、セル選択手段３７−２によりセルを選択することで、セルＢに１セル分の遅延をかけることができ、図５の網かけのセルがバッファ出力３９−０に出力される。 同様に、入力セルを遅延時間なしに出力させる時は、セル選択手段３７−１によりセルを選択する。また、２セル分の遅延をかける時はセル選択手段３７−３によりセルを選択し、３セル分の遅延をかける時はセル選択手段３７−４によりセルを選択する。これにより、セルに各々の遅延をかけることを実現する。このように１周回でバッファ出力に出力したセルは、フィルタ３４−２とゲートスイッチ３４−３により信号を遮断することで次の周回をさせない。
【００３０】
（Ｂ−２）光セルの遅延量がループバッファ１周分より大きくなる場合
次に、図６では、図４における光バッファメモリ４１−２の動作例のうち、ループバッファでセルに４セル分以上の遅延をかける場合として、図４の光バッファメモリ部のうち４１−Ｎの動作を示す。図６に示すように、バッファ入力３０−０に時刻ｔ０ でセルが入力されてきた時、ループバッファを１周回するまでは、上記図５で説明したものと同様の動作を行うが、更に周回する場合には、波長変換手段３４−０で波長変換を行うことによって、新たに入力されてくるセルと波長を異ならせることで周回を実現する。
【００３１】
例えば、図６のように時刻ｔ０ でセルＦが入力してきた時には、セルＦは図４で示すように、時刻ｔ５ のタイミング、すなわちバッファ部により５セル分の遅延をかけてから出力しなければならない。そのため、ループバッファ３６−０の１周回目は上記図５で示したものと同様の動作を行う。２周回目、すなわち、１×２光カプラ３３−３を通過した後、１×Ｍ光カプラ３４−１により光セル信号はＭ個に分岐される。Ｍ個に分岐された光セル信号は、各々フィルタ３４−２１ 〜３４−２Ｍ に入力される。
【００３２】
ここで、フィルタ３４−２１ 〜３４−２Ｍ は、例えば、フィルタ３４−２１ はλ０ を選択し、フィルタ３４−２２ はλ１ を選択し、というように、それぞれ別波長を選択するように設定されている。従って、入力波長がλ０ であるセルＦは、フィルタ３４−２１ により選択されることになる。選択されたセルは、ゲートスイッチ３４−３に入力される。ここで、もし、このセルに次の周回をさせない時は、このゲートスイッチをオフにすることで、光セル信号をループバッファ中から消去することができる。なお、このセルＦのようにもう１周回させる場合には、セルＦを選択したフィルタの後段にあるゲートスイッチ３４−３１ をオンにすることで、もう１周回させることができる。
【００３３】
なお、前述の図５のセルＢの場合は１周回のみなので、ゲートスイッチをオフにすることで消去できる。ゲートスイッチを通過したセルＦは、ゲートスイッチ３４−３１ の後段の波長変換器３４−４１ に入力される。波長変換器３４−４１ では、セルＦの入力時の波長λ０ からλ１ に変換する。波長変換後は、Ｍ×１光カプラ３４−５により他の波長と合波し、光カプラ３２−０に送出する。これにより、新たに入力してくるセルＪと波長による衝突を防ぐことができ、同時にループバッファ３６−０を周回することができる。
【００３４】
仮に、２周回目でもバッファ出力されなかったセルは、波長変換手段３４−０で上記の場合と同様、そのセルの波長をλ１ からλ２ に波長変換することで波長の衝突を起こすすことなく周回させることができる。
【００３５】
（Ｃ）実施形態における光バッファメモリによる効果
以上のように、本実施形態によれば、複数の信号経路のそれぞれについて光セル信号が同時に入力されるような場合にも、これら複数の光セル信号を衝突させずに出力させることが可能となる。すなわち、従来型の出力バッファメモリでは、図３に示したように、ループバッファを１周回することで１セル分の遅延しかかけることができなかったが、本方式によればループバッファを１周回させることで４セル分の遅延をかけることができる。さらに、本実施形態の場合には、ループバッファ中に、光セル信号の波長を変換する波長変換手段が挿入されており、新たに光セル信号をループバッファに入力しても周回している光セル信号と波長の衝突を起こさないようになっているため、ループバッファ中に、複数の光信号を同時に周回させることが可能となる。
【００３６】
（Ｄ）他の実施形態
なお、上述の実施形態では、ループバッファを１周回することで４セルのバッファリングを可能にする例を示したが、１×２光カプラをループバッファ中にさらに挿入し、各光カプラ間のループバッファの長さを１セル分に設定するようにすれば、１周回当たりのバッファリング時間をさらに増加させることもできる。ここで、１周回当たりのバッファリング時間をＬセル分、ループバッファ中の波長変換器の数をＭとすれば、このループバッファ当たりの最大のバッファリング時間はＬ×Ｍセル分となり、バッファリング時間を増加させることが可能となる。
【００３７】
また、上述の実施形態においては、ＡＴＭ交換方式における交換装置に本発明を適用する場合について述べたが、他のパケット交換方式で光信号を交換する交換装置にも適用することができる。
【００３８】
【発明の効果】
上述のように、本発明によれば、複数個の光カプラと複数本のファイバ遅延線とでループ状光バッファ手段を構成し、当該ループ状光バッファ手段に入力された光信号を周回させる間に遅延時間の異なる複数の遅延出力を得ることができる。また、第１の光信号をループ状光バッファ手段に沿って１周以上周回させる場合には、各波長ごとに光カプラの数だけ異なる遅延出力を得られるので、１つの光信号について、波長変換用に用意されている波長の数×光カプラの数だけ遅延出力を得ることができる。
【図面の簡単な説明】
【図１】実施形態に係る光バッファメモリ装置の構成例を示す説明図である。
【図２】光交換装置の構成例を示す説明図である。
【図３】従来例に係る光バッファメモリ装置の構成を示す説明図である。
【図４】実施形態に係る光バッファメモリ装置を適用した光交換装置の出力段構成を示す説明図である。
【図５】実施形態に係る光バッファメモリ装置の動作説明に供する説明図である。
【図６】実施形態に係る光バッファメモリ装置の動作説明に供する説明図である。
【符号の説明】
３１−０…ゲートスイッチ、３２−０…２×２光カプラ、３３−１、３３−２、３３−３…１×２光カプラ、３４−０…波長変換装置、３４−１…１×Ｍ光カプラ、３４−２…フィルタ、３４−３…ゲートスイッチ、３４−４…波長変換器、３４−５…Ｍ×１光カプラ、３５−０…光増幅器、３６−０…ループバッファ、３７−１〜３７−４…セル選択手段、３８…４×１光カプラ、４１−１〜４１−Ｎ…光バッファメモリ部、４２−０…Ｎ×１光カプラ。

Claims (2)

1. 光信号を所定時間遅延して出力する光バッファメモリ装置において、
   それぞれが１の光信号を第１及び第２の光信号に分岐して出力する複数個の光カプラと、上記複数個の光カプラをループ状に連結し上記第１の光信号を次段の光カプラへ転送する複数本のファイバ遅延線とからなるループ状光バッファ手段と、
   上記ループ状光バッファ手段のループ上に設けられ、上記ループ状光バッファ手段に入力された光信号についての第１の光信号が１周回を重ねるたび、当該光信号の波長と、新たに入力される他の光信号及び周回遅れの他の光信号の波長との干渉を避けるべく、当該第１の光信号の波長を他の光信号と異なる波長に変換して出力する波長変換手段と、
   上記ループ状光バッファ手段のループ上に設けられ、上記波長変換手段において波長変換を受けた光信号に新たに入力される光信号を多重して出力する光カプラと、
   上記複数の光カプラそれぞれから出力される上記第２の光信号及び新たに入力される光信号のうちの１つを遅延出力として出力端へ出力する光信号選択出力手段と
   を備えることを特徴とする光バッファメモリ装置。
2. 上記波長変換手段は、
   入力された光信号を複数個の光信号に分岐する光分岐手段と、
   上記光分岐手段の分岐数に対応し、それぞれが、異なる波長の光信号を通過帯域に有する複数個の波長選択手段と、
   上記複数個の波長選択手段によって選択された各波長の光信号それぞれについて、さらなる周回を重ねる必要があるか否かを判定し、必要なものは通過させ、必要としないものは廃棄する複数個のスイッチング手段と、
   上記複数個のスイッチング手段を通過した１又は複数の光信号を１つに合流し出力する光信号合流手段と
   を備えたことを特徴とする請求項１に記載の光バッファメモリ装置。

Images