JPH0823306A - 光ａｔｍ交換システム - Google Patents
光ａｔｍ交換システムInfo
- Publication number
- JPH0823306A JPH0823306A JP15841594A JP15841594A JPH0823306A JP H0823306 A JPH0823306 A JP H0823306A JP 15841594 A JP15841594 A JP 15841594A JP 15841594 A JP15841594 A JP 15841594A JP H0823306 A JPH0823306 A JP H0823306A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- coupler
- input
- cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【目的】電気的な処理を無くし、光セルの競合制御を可
能とする光バッファを備えた光ＡＴＭ交換システムを提
供する。 【構成】光信号の光セルのヘッダ部から宛先情報等のタ
グを分離し、光セルとともにその光セルに対応するタグ
を出力する入力ＩＩＭ（１）と、ＩＩＭ（１）から入力
される光セルをこれに対応するタグの内容に応じて、ル
ートを切り換えるセルセレクタ（２１）、その出力を所
定の遅延量を与えて出力する光バッファメモリ（３１）
を有する光自己ルーティングモジュール（２）を備え
る。そして、ＩＩＭにおいて、光バッファメモリにおけ
る所定の遅延量に対応した波長に光セルの波長変換を行
うように構成される。
能とする光バッファを備えた光ＡＴＭ交換システムを提
供する。 【構成】光信号の光セルのヘッダ部から宛先情報等のタ
グを分離し、光セルとともにその光セルに対応するタグ
を出力する入力ＩＩＭ（１）と、ＩＩＭ（１）から入力
される光セルをこれに対応するタグの内容に応じて、ル
ートを切り換えるセルセレクタ（２１）、その出力を所
定の遅延量を与えて出力する光バッファメモリ（３１）
を有する光自己ルーティングモジュール（２）を備え
る。そして、ＩＩＭにおいて、光バッファメモリにおけ
る所定の遅延量に対応した波長に光セルの波長変換を行
うように構成される。
Description
【０００１】
【産業上の利用分野】本発明は、光ファイバからの光情
報を光セルのままで交換する光ＡＴＭ（非同期トランス
ファーモード）交換システムに関し、特に光ＡＴＭ交換
システムにおける光バッファの構成に関する。
報を光セルのままで交換する光ＡＴＭ（非同期トランス
ファーモード）交換システムに関し、特に光ＡＴＭ交換
システムにおける光バッファの構成に関する。
【０００２】
【従来の技術】マルチメディアにおいては情報量が飛躍
的に増大し、現在の通信網では処理できない。そのた
め、次世代通信網として広帯域ＩＳＤＮが構築されつつ
ある。その広帯域通信網において交換機能は、重要な要
素であり莫大な情報量を処理できる大容量な交換システ
ムが望まれている。
的に増大し、現在の通信網では処理できない。そのた
め、次世代通信網として広帯域ＩＳＤＮが構築されつつ
ある。その広帯域通信網において交換機能は、重要な要
素であり莫大な情報量を処理できる大容量な交換システ
ムが望まれている。
【０００３】その一つとして光交換システムが期待され
ている。特にマルチメディア通信に有効であると期待さ
れているのが光ＡＴＭ交換システムである。この光ＡＴ
Ｍ交換システムは、光ファイバからの光情報を光セルの
ままで交換するものである。
ている。特にマルチメディア通信に有効であると期待さ
れているのが光ＡＴＭ交換システムである。この光ＡＴ
Ｍ交換システムは、光ファイバからの光情報を光セルの
ままで交換するものである。
【０００４】かかる光ＡＴＭ交換システムは、複数の光
セルに対し、所定の宛先に対応してルートを切替えて出
力する機能を有する。ここで、複数の光セルが同一のル
ートに出力される場合は、衝突が生じる。そのために光
バッファ機能が必要である。
セルに対し、所定の宛先に対応してルートを切替えて出
力する機能を有する。ここで、複数の光セルが同一のル
ートに出力される場合は、衝突が生じる。そのために光
バッファ機能が必要である。
【０００５】図１１は、従来の光ＡＴＭ交換システムに
おいて、かかる光バッファ機能の構成例を示すブロック
図である。
おいて、かかる光バッファ機能の構成例を示すブロック
図である。
【０００６】図において、ｋ個の入力は、既にルートが
設定された光セルであり、ほぼ同時に光スイッチ部１１
０に入力される。一方、ｋ個の入力の各々は、ｋ個の光
／電気変換回路１１１の対応する回路に入力される。
設定された光セルであり、ほぼ同時に光スイッチ部１１
０に入力される。一方、ｋ個の入力の各々は、ｋ個の光
／電気変換回路１１１の対応する回路に入力される。
【０００７】光／電気変換回路１１１は、各リンクから
分岐した光セルの一部を対応する電気信号に変換し、コ
ントロール回路１１２に入力する。コントロール回路１
１２は、電気信号に変換された光セルの情報を分析し
て、ｋ個の入力の送出順位を判定する。そして、この判
定された順位に基づき光スイッチ部１１０の切替え制御
を行う。
分岐した光セルの一部を対応する電気信号に変換し、コ
ントロール回路１１２に入力する。コントロール回路１
１２は、電気信号に変換された光セルの情報を分析し
て、ｋ個の入力の送出順位を判定する。そして、この判
定された順位に基づき光スイッチ部１１０の切替え制御
を行う。
【０００８】光スイッチ部１１０の出力は、それぞれ
０、Ｔ、２Ｔ、３Ｔ・・（ｋ−１）Ｔの遅延量を有する
ｋ本の光ファイバに接続されている。したがって、ｋ個
の入力は、コントロール回路１１２の制御により、ｋ本
の光ファイバのいずれかに切替え出力される。
０、Ｔ、２Ｔ、３Ｔ・・（ｋ−１）Ｔの遅延量を有する
ｋ本の光ファイバに接続されている。したがって、ｋ個
の入力は、コントロール回路１１２の制御により、ｋ本
の光ファイバのいずれかに切替え出力される。
【０００９】ｋ本の光ファイバを、それぞれ０、Ｔ、２
Ｔ、３Ｔ・・（ｋ−１）Ｔの遅延量を有するように構成
するために、単位遅延量Ｔの遅延線１１３を０、１、
２、・・（ｋ−１）個各々備えることにより実現出来
る。
Ｔ、３Ｔ・・（ｋ−１）Ｔの遅延量を有するように構成
するために、単位遅延量Ｔの遅延線１１３を０、１、
２、・・（ｋ−１）個各々備えることにより実現出来
る。
【００１０】一方、図において１１４は、光カプラであ
り、２入力、１出力を有する２×１の光カプラをツリー
状にして構成される。したがって、光スイッチ部１１０
から同時にｋ本の光ファイバに光セルが出力される場合
であっても、衝突することなく光カプラ１１４から出力
される。
り、２入力、１出力を有する２×１の光カプラをツリー
状にして構成される。したがって、光スイッチ部１１０
から同時にｋ本の光ファイバに光セルが出力される場合
であっても、衝突することなく光カプラ１１４から出力
される。
【００１１】かかる従来の光バッファは、コントロール
回路１１２により電気的に光スイッチ部１１０の光スイ
ッチを制御し、各光セルのバッファリング時間に対応し
たファイバ遅延線に振り分け、光セルの競合制御を行う
構成である。
回路１１２により電気的に光スイッチ部１１０の光スイ
ッチを制御し、各光セルのバッファリング時間に対応し
たファイバ遅延線に振り分け、光セルの競合制御を行う
構成である。
【００１２】このように従来の光バッファの構成は、セ
ルの競合制御を行う為にコントロール回路１１２を持
ち、光スイッチ部１１０に対し電気による能動的な制御
を行う必要がある。
ルの競合制御を行う為にコントロール回路１１２を持
ち、光スイッチ部１１０に対し電気による能動的な制御
を行う必要がある。
【００１３】このために、光／電気変換回路１１１が必
要であるとともに、伝送速度が上がるにしたがってコン
トロール回路における処理が困難になってくる。
要であるとともに、伝送速度が上がるにしたがってコン
トロール回路における処理が困難になってくる。
【００１４】
【発明が解決しようとする課題】したがって、本発明の
目的は、電気的な処理を無くし、光セルの競合制御を可
能とする光バッファを備えた光ＡＴＭ交換システムを提
供することにある。
目的は、電気的な処理を無くし、光セルの競合制御を可
能とする光バッファを備えた光ＡＴＭ交換システムを提
供することにある。
【００１５】更に、本発明の目的は、光フィルタと光フ
ァイバ遅延線の組み合わせにより、簡易な構成で光セル
の競合制御を可能とする光バッファを備えた光ＡＴＭ交
換システムを提供することにある。
ァイバ遅延線の組み合わせにより、簡易な構成で光セル
の競合制御を可能とする光バッファを備えた光ＡＴＭ交
換システムを提供することにある。
【００１６】
【課題を解決するための手段及び作用】本発明にしたが
う光ＡＴＭ交換システムの基本的構成は、光信号の光セ
ルのヘッダ部から宛先情報等のタグを分離し、光セルと
ともにこの光セルに対応するタグを出力する入力インタ
ーフェイス・モジュールと、この入力インターフェイス
・モジュールから入力される光セルを、これに対応する
タグの内容に応じて、ルートを切り換えるセルセレク
タ、このセルセレクタの出力を所定の遅延量を与えて出
力する光バッファメモリを有する光自己ルーティングモ
ジュールを備え、前記入力インターフェイス・モジュー
ルにおいて、光バッファメモリにおける所定の遅延量に
対応した波長に光セルの波長変換を行うように構成され
る。
う光ＡＴＭ交換システムの基本的構成は、光信号の光セ
ルのヘッダ部から宛先情報等のタグを分離し、光セルと
ともにこの光セルに対応するタグを出力する入力インタ
ーフェイス・モジュールと、この入力インターフェイス
・モジュールから入力される光セルを、これに対応する
タグの内容に応じて、ルートを切り換えるセルセレク
タ、このセルセレクタの出力を所定の遅延量を与えて出
力する光バッファメモリを有する光自己ルーティングモ
ジュールを備え、前記入力インターフェイス・モジュー
ルにおいて、光バッファメモリにおける所定の遅延量に
対応した波長に光セルの波長変換を行うように構成され
る。
【００１７】したがって、波長変換された波長によりセ
ルの競合が衝突を回避するように制御される。
ルの競合が衝突を回避するように制御される。
【００１８】更に、本発明の一態様は、上記基本構成に
対し、前記光バッファメモリは、１個のｋ×ｍカプラ
と、ｍ個のフィルタと、該ｍ個のフィルタの各々に接続
されたｍ個のそれぞれ異なる所定の遅延量を有する光フ
ァイバ遅延線、該ｍ個の光ファイバ遅延線に接続された
１個のｍ×１カプラを有して構成される。
対し、前記光バッファメモリは、１個のｋ×ｍカプラ
と、ｍ個のフィルタと、該ｍ個のフィルタの各々に接続
されたｍ個のそれぞれ異なる所定の遅延量を有する光フ
ァイバ遅延線、該ｍ個の光ファイバ遅延線に接続された
１個のｍ×１カプラを有して構成される。
【００１９】また、本発明の別の態様は、上記基本構成
に対し、前記光バッファメモリは、ｋ個のセルセレクタ
からの出力が入力される１個のｋ×１カプラと、該ｋ×
１カプラの出力が入力される１個の光増幅器と、該光増
幅器の出力が入力される１個の１×ｍカプラと、ｍ個の
フィルタと、該ｍ個のフィルタの各々に接続されたｍ個
のそれぞれ異なる所定の遅延量を有する光ファイバ遅延
線、該ｍ個の光ファイバ遅延線に接続された１個のｍ×
１カプラを有して構成される。
に対し、前記光バッファメモリは、ｋ個のセルセレクタ
からの出力が入力される１個のｋ×１カプラと、該ｋ×
１カプラの出力が入力される１個の光増幅器と、該光増
幅器の出力が入力される１個の１×ｍカプラと、ｍ個の
フィルタと、該ｍ個のフィルタの各々に接続されたｍ個
のそれぞれ異なる所定の遅延量を有する光ファイバ遅延
線、該ｍ個の光ファイバ遅延線に接続された１個のｍ×
１カプラを有して構成される。
【００２０】更にまた別の本発明の一態様は、上記基本
構成に対し、前記光バッファメモリは、ｋ個のセルセレ
クタからの出力が入力される１個のｋ×１カプラと、該
ｋ×１カプラの出力が入力され、一の出力が次段に縦続
に接続された（ｍ−１）個の１×２カプラと、ｍ個の光
フィルタと、等しい遅延量の光ファイバ遅延線を介して
縦続に接続された（ｍ−１）個の２×１カプラを有し、
該ｍ個の光フィルタの内、第１乃至第（ｍ−１）番目の
光フィルタは、該（ｍ−１）個の１×２カプラの他の出
力に接続され、第ｍ番目の光フィルタは、該（ｍ−１）
個の１×２カプラの内、第（ｍ−１）番目の１×２カプ
ラの一の出力に接続され、更に該（ｍ−１）個の２×１
カプラの内、第２乃至第（ｍ−１）番目の２×１カプラ
は、第２乃至第ｍ番目の光フィルタの出力が入力され、
第１番目の２×１カプラは、該等しい遅延量の光ファイ
バ遅延線を介して第１番目の光フィルタの出力が入力さ
れるように構成される。
構成に対し、前記光バッファメモリは、ｋ個のセルセレ
クタからの出力が入力される１個のｋ×１カプラと、該
ｋ×１カプラの出力が入力され、一の出力が次段に縦続
に接続された（ｍ−１）個の１×２カプラと、ｍ個の光
フィルタと、等しい遅延量の光ファイバ遅延線を介して
縦続に接続された（ｍ−１）個の２×１カプラを有し、
該ｍ個の光フィルタの内、第１乃至第（ｍ−１）番目の
光フィルタは、該（ｍ−１）個の１×２カプラの他の出
力に接続され、第ｍ番目の光フィルタは、該（ｍ−１）
個の１×２カプラの内、第（ｍ−１）番目の１×２カプ
ラの一の出力に接続され、更に該（ｍ−１）個の２×１
カプラの内、第２乃至第（ｍ−１）番目の２×１カプラ
は、第２乃至第ｍ番目の光フィルタの出力が入力され、
第１番目の２×１カプラは、該等しい遅延量の光ファイ
バ遅延線を介して第１番目の光フィルタの出力が入力さ
れるように構成される。
【００２１】また別の本発明の一態様は、上記基本構成
に対し、更に前記ｋ×１カプラと前記第１番目の１×２
カプラとを接続する光増幅器を備えている。
に対し、更に前記ｋ×１カプラと前記第１番目の１×２
カプラとを接続する光増幅器を備えている。
【００２２】これらの構成において、光セルの波長に対
応して透過する光フィルタが決定されるので、光フィル
タに対応する光ファイバに備えられる遅延線により、自
律的に光セルが所定の遅延を受けることにより光セルの
競合制御が可能となる。
応して透過する光フィルタが決定されるので、光フィル
タに対応する光ファイバに備えられる遅延線により、自
律的に光セルが所定の遅延を受けることにより光セルの
競合制御が可能となる。
【００２３】更にまた本発明の別の一態様では、 前記
光フィルタの透過波長及び前記入力インターフェイス・
モジュールにおける光セルの変換周波数の最小波長間隔
をΔλとし、入力光セル数ｋの周期で循環的に隣接する
フィルタの透過波長の設定を行うことにより最低透過波
長間隔を（〔ｍ／ｋ〕−１）Δλに設定するように構成
される。
光フィルタの透過波長及び前記入力インターフェイス・
モジュールにおける光セルの変換周波数の最小波長間隔
をΔλとし、入力光セル数ｋの周期で循環的に隣接する
フィルタの透過波長の設定を行うことにより最低透過波
長間隔を（〔ｍ／ｋ〕−１）Δλに設定するように構成
される。
【００２４】かかる構成により、光バッファにおけるク
ロストーク性能を向上させることが可能である。
ロストーク性能を向上させることが可能である。
【００２５】
【実施例】以下実施例の説明において、同一又は類似の
ものには、同一の記号及び番号を付して説明する。
ものには、同一の記号及び番号を付して説明する。
【００２６】図１は、本発明が適用される光ＡＴＭ交換
方式の構成例ブロック図である。図１において、１は、
入力インターフェイス・モジュール（ＩＩＭ）であり、
複数のリンクから送られる複数（ｋ個）の光セルを受信
し、光セルのヘッダ部の情報を分析する。
方式の構成例ブロック図である。図１において、１は、
入力インターフェイス・モジュール（ＩＩＭ）であり、
複数のリンクから送られる複数（ｋ個）の光セルを受信
し、光セルのヘッダ部の情報を分析する。
【００２７】図２は、ＩＩＭ１の実施例構成を示すブロ
ック図である。それぞれ波長λi 〜λk を有する複数の
リンクからの光セルＣ1 〜Ｃk が入力される。各光セル
には、対応するヘッダ部Ｃ11〜Ｃk1を有する。
ック図である。それぞれ波長λi 〜λk を有する複数の
リンクからの光セルＣ1 〜Ｃk が入力される。各光セル
には、対応するヘッダ部Ｃ11〜Ｃk1を有する。
【００２８】ＩＩＭ１内において、複数（ｋ個）の１×
２カプラ１１〜１ｋが備えられている。１×２カプラ１
１〜１ｋは、一の光入力に対し、二つの光出力を分岐し
て出力する。１×２カプラ１１〜１ｋのそれぞれの一の
出力は、ｋ個の波長変換回路１３の内、対応する回路に
入力する。
２カプラ１１〜１ｋが備えられている。１×２カプラ１
１〜１ｋは、一の光入力に対し、二つの光出力を分岐し
て出力する。１×２カプラ１１〜１ｋのそれぞれの一の
出力は、ｋ個の波長変換回路１３の内、対応する回路に
入力する。
【００２９】更に、１×２カプラ１１〜１ｋのそれぞれ
の他の出力は、制御回路１２に入力される。制御回路１
２は、分岐された光セルのヘッドＣ11、Ｃk1の内容を分
析し、出線への行き先を示す制御信号を生成し、これを
対応する光セルが入力される波長変換回路１３に入力す
る。
の他の出力は、制御回路１２に入力される。制御回路１
２は、分岐された光セルのヘッドＣ11、Ｃk1の内容を分
析し、出線への行き先を示す制御信号を生成し、これを
対応する光セルが入力される波長変換回路１３に入力す
る。
【００３０】ｋ個の波長変換回路１３のそれぞれは、波
長変換素子１３１と可変波長ＬＤ１３２を有している。
波長変換素子１３１は、各入線から同時に複数の光セル
が到着した場合のセル競合制御を行うため、図２の例で
は、入力光セルＣ1 の波長λ1 をバッファリング時間に
対応した波長λm-1 の光セルＣ21に変換する。また入力
光セルＣk の波長λk をバッファリング時間に対応した
波長λm-2 の光セルＣ2kに変換する。
長変換素子１３１と可変波長ＬＤ１３２を有している。
波長変換素子１３１は、各入線から同時に複数の光セル
が到着した場合のセル競合制御を行うため、図２の例で
は、入力光セルＣ1 の波長λ1 をバッファリング時間に
対応した波長λm-1 の光セルＣ21に変換する。また入力
光セルＣk の波長λk をバッファリング時間に対応した
波長λm-2 の光セルＣ2kに変換する。
【００３１】更に、可変波長ＬＤ１３２は、制御部１２
からの制御信号に対応して各々異なる波長のタグ光を出
力する。このタグ光は、対応するセル光の出線を特定す
る情報を含んでいる。
からの制御信号に対応して各々異なる波長のタグ光を出
力する。このタグ光は、対応するセル光の出線を特定す
る情報を含んでいる。
【００３２】図２の例では、入力セルＣ1 に対応して波
長変換素子１３１により波長変換され出力された光セル
Ｃ21が出力される。これに対応して可変波長ＬＤ１３２
により、波長λk-1 の光タグｔ1 が出力される。
長変換素子１３１により波長変換され出力された光セル
Ｃ21が出力される。これに対応して可変波長ＬＤ１３２
により、波長λk-1 の光タグｔ1 が出力される。
【００３３】同様に、入力セルＣk に対応して波長変換
素子１３１により波長変換され出力された光セルＣ2kが
出力される。これに対応して可変波長ＬＤ１３２によ
り、波長λk-2 の光タグｔ2 が出力される。
素子１３１により波長変換され出力された光セルＣ2kが
出力される。これに対応して可変波長ＬＤ１３２によ
り、波長λk-2 の光タグｔ2 が出力される。
【００３４】図１に戻り更に説明すると、ＩＩＭ１の出
力は、光自己ルーティングモジュール２に入力される。
光自己ルーティングモジュール２は、ｋ個のセルセレク
タ２１〜２ｋ、ｋ個の光バッファメモリ３１〜３ｋを有
する。
力は、光自己ルーティングモジュール２に入力される。
光自己ルーティングモジュール２は、ｋ個のセルセレク
タ２１〜２ｋ、ｋ個の光バッファメモリ３１〜３ｋを有
する。
【００３５】光セルＣ2 及びタグｔ1 は、対応するセル
セレクタ２１に入力する。セルセクタ２１は、タグｔ1
の宛先情報に基づき光セルＣ2 の出力ルートを切替え、
対応するバッファメモリ３１〜３ｋにに入力される。
セレクタ２１に入力する。セルセクタ２１は、タグｔ1
の宛先情報に基づき光セルＣ2 の出力ルートを切替え、
対応するバッファメモリ３１〜３ｋにに入力される。
【００３６】ここで、バッファメモリ３１〜３ｋの各々
には、複数のセルセレクタ２１〜２ｋから出力される光
セルが入力される。そして、これらバッファメモリ３１
〜３ｋの機能により、以下に説明されるように光セルの
競合が制御され、順序的に光セルが宛先に向け出力され
る。
には、複数のセルセレクタ２１〜２ｋから出力される光
セルが入力される。そして、これらバッファメモリ３１
〜３ｋの機能により、以下に説明されるように光セルの
競合が制御され、順序的に光セルが宛先に向け出力され
る。
【００３７】図３は、本発明の波長制御進行型バッファ
メモリの実施例概念図である。図において３は、入力が
ｋ個、出力がｍ個として一般化したｋ×ｍカプラであ
り、光自己ルーティングモジュール２からのｋ個の光セ
ルが入力される。
メモリの実施例概念図である。図において３は、入力が
ｋ個、出力がｍ個として一般化したｋ×ｍカプラであ
り、光自己ルーティングモジュール２からのｋ個の光セ
ルが入力される。
【００３８】４１〜４ｍは、それぞれ透過波長が異なる
ｍ個の光フィルタである。したがって、ｋ×ｍカプラ３
からのそれぞれ異なるｍ個の波長の光セルが対応する光
フィルタ４１〜４ｍを通り出力される。
ｍ個の光フィルタである。したがって、ｋ×ｍカプラ３
からのそれぞれ異なるｍ個の波長の光セルが対応する光
フィルタ４１〜４ｍを通り出力される。
【００３９】ここで光フィルタは、半導体もしくは、誘
電体で構成されるフィルタが使用可能である。更に、こ
こで光フィルタの透過波長及びＩＩＭ１での光セルの変
換周波数の最小波長間隔をΔλとすると、入力光セル数
ｋの周期で循環的に隣接する光フィルタの透過波長の設
定を行うことにより、最低透過波長間隔を（〔ｍ−１〕
−１）Δλに設定出来る。
電体で構成されるフィルタが使用可能である。更に、こ
こで光フィルタの透過波長及びＩＩＭ１での光セルの変
換周波数の最小波長間隔をΔλとすると、入力光セル数
ｋの周期で循環的に隣接する光フィルタの透過波長の設
定を行うことにより、最低透過波長間隔を（〔ｍ−１〕
−１）Δλに設定出来る。
【００４０】これにより光バッファメモリにおけるクロ
ストローク性能を向上することが可能である。
ストローク性能を向上することが可能である。
【００４１】更に図３において、５はｍ個の入力に対
し、一の光出力端子を有するｍ×１カプラである。第一
の光フィルタ４１の出力は、直接にｍ×１カプラ５に入
力される。第二の光フィルタ４２の出力は、一つのファ
イバ遅延線１１３を通してｍ×１カプラ５に入力され
る。
し、一の光出力端子を有するｍ×１カプラである。第一
の光フィルタ４１の出力は、直接にｍ×１カプラ５に入
力される。第二の光フィルタ４２の出力は、一つのファ
イバ遅延線１１３を通してｍ×１カプラ５に入力され
る。
【００４２】更に第三の光フィルタ４３は、二段のファ
イバ遅延線１１３を通してｍ×１カプラ５に入力され
る。同様に、光フィルタ４ｋの出力は、（ｍ−１）段の
ファイバ遅延線１１３を通してｍ×１カプラ５に入力さ
れる。
イバ遅延線１１３を通してｍ×１カプラ５に入力され
る。同様に、光フィルタ４ｋの出力は、（ｍ−１）段の
ファイバ遅延線１１３を通してｍ×１カプラ５に入力さ
れる。
【００４３】各々のファイバ遅延線１１３は、光セルに
対し、単位遅延量Ｔを与える。したがって、仮にｋ×ｍ
カプラ３から同時にｍ個の光セルが出力される場合を考
えると、それぞれ順次０、１Ｔ、２Ｔ、３Ｔ・・（ｍ−
１）Ｔの遅延量即ち、バッファリング時間が与えられる
ので、衝突する事なく順次ｍ×１カプラ５に入力され
る。
対し、単位遅延量Ｔを与える。したがって、仮にｋ×ｍ
カプラ３から同時にｍ個の光セルが出力される場合を考
えると、それぞれ順次０、１Ｔ、２Ｔ、３Ｔ・・（ｍ−
１）Ｔの遅延量即ち、バッファリング時間が与えられる
ので、衝突する事なく順次ｍ×１カプラ５に入力され
る。
【００４４】したがって、ｍ×１カプラ５から、時系列
に順次ｋ個の光セルが出力される。これにより、光バッ
ファメモリ部分では受動素子であるフィルタ及び遅延線
のみが用いられ、本発明のかかる特徴により一切の電気
的制御の必要なしに、競合制御が行われる。
に順次ｋ個の光セルが出力される。これにより、光バッ
ファメモリ部分では受動素子であるフィルタ及び遅延線
のみが用いられ、本発明のかかる特徴により一切の電気
的制御の必要なしに、競合制御が行われる。
【００４５】図４は、更に本発明の損失補償波長制御進
行型バッファメモリの実施例概念図である。このモデル
では、図３の実施例と異なり、更にｋ×ｍカプラ３に代
わり、ｋの入力、１の出力を有するｋ×１カプラ６、光
増幅器７及び１の入力、ｍの出力を有する１×ｍカプラ
８を有する。
行型バッファメモリの実施例概念図である。このモデル
では、図３の実施例と異なり、更にｋ×ｍカプラ３に代
わり、ｋの入力、１の出力を有するｋ×１カプラ６、光
増幅器７及び１の入力、ｍの出力を有する１×ｍカプラ
８を有する。
【００４６】したがって、このモデル図の場合、カプラ
により光セルが減衰されるのを補償すべく光増幅器７が
設けられている。光増幅器７は、例えばインジウム注入
光ファイバにより構成される。この光増幅器７により、
各カプラでの損失が補償される。
により光セルが減衰されるのを補償すべく光増幅器７が
設けられている。光増幅器７は、例えばインジウム注入
光ファイバにより構成される。この光増幅器７により、
各カプラでの損失が補償される。
【００４７】図５は、更に、図３の実施例概念図に対応
する具体的実施例ブロック図であり、ｋ×ｍカプラ３の
入力が３（＝ｋ）、出力が８（＝ｍ）の場合であり、８
つの光フィルタ４１〜４８を有し、それぞれ透過波長が
λ０、λ３、λ６、λ１、λ４、λ７、λ２、λ５であ
る。
する具体的実施例ブロック図であり、ｋ×ｍカプラ３の
入力が３（＝ｋ）、出力が８（＝ｍ）の場合であり、８
つの光フィルタ４１〜４８を有し、それぞれ透過波長が
λ０、λ３、λ６、λ１、λ４、λ７、λ２、λ５であ
る。
【００４８】光フィルタ４１〜４８の各々には、０、
１、２、３、４、５、６、７個の単位遅延量のファイバ
遅延線１１３が接続されている。
１、２、３、４、５、６、７個の単位遅延量のファイバ
遅延線１１３が接続されている。
【００４９】ここで光フィルタ４１〜４８の隣接する光
フィルタの透過波長が連続していない。先に説明したよ
うに、入力光セル数３（＝ｋ）の周期で循環的に隣接す
る光フィルタの透過波長の設定を行い隣接する光フィル
タ間のクロストークを防止している。
フィルタの透過波長が連続していない。先に説明したよ
うに、入力光セル数３（＝ｋ）の周期で循環的に隣接す
る光フィルタの透過波長の設定を行い隣接する光フィル
タ間のクロストークを防止している。
【００５０】図６及び図７は、更に具体的実施例によ
り、本発明の動作を説明するために用意された図であ
る。図７における〜は、図６の対応する部位の波形
及びタイミングを示している。
り、本発明の動作を説明するために用意された図であ
る。図７における〜は、図６の対応する部位の波形
及びタイミングを示している。
【００５１】図６の例は、ｋ×ｍカプラ３の出力は４つ
であり、それぞれ光フィルタ４１〜４４が接続されてい
る。更に、光フィルタ４１〜４４のそれぞれの出力は、
０、１Ｔ、２Ｔ、３Ｔの遅延量を与えられてｍ×１カプ
ラ５に接続される。
であり、それぞれ光フィルタ４１〜４４が接続されてい
る。更に、光フィルタ４１〜４４のそれぞれの出力は、
０、１Ｔ、２Ｔ、３Ｔの遅延量を与えられてｍ×１カプ
ラ５に接続される。
【００５２】図７において、今ｋ×ｍカプラ３にそれぞ
れ波長λ０、λ１の光セルＡ、Ｂが入力し、次の時点
で、波長λ１、λ２、λ３の光セルＣ、Ｄ、Ｅが入力す
ると考える〔図７（１）参照〕。
れ波長λ０、λ１の光セルＡ、Ｂが入力し、次の時点
で、波長λ１、λ２、λ３の光セルＣ、Ｄ、Ｅが入力す
ると考える〔図７（１）参照〕。
【００５３】この時、光フィルタ４１〜４４の出力は、
それぞれ図７（２）に示す〜となる。更にこれら、
光フィルタ４１〜４４の出力は、ファイバ遅延線１１３
により遅延されるので、ｍ×１カプラ５には図７に示
すように順次入力するように競合制御される。これによ
り、同時に到来した複数の光セルに対し衝突することな
く、ｍ×１カプラ５から出力される。
それぞれ図７（２）に示す〜となる。更にこれら、
光フィルタ４１〜４４の出力は、ファイバ遅延線１１３
により遅延されるので、ｍ×１カプラ５には図７に示
すように順次入力するように競合制御される。これによ
り、同時に到来した複数の光セルに対し衝突することな
く、ｍ×１カプラ５から出力される。
【００５４】図８は、本発明の更に他の実施例の概念図
である。この実施例の特徴は、先に説明した実施例と比
較してファイバ遅延線１１３の数を（ｍ−１）個で済む
ようにしたものである。
である。この実施例の特徴は、先に説明した実施例と比
較してファイバ遅延線１１３の数を（ｍ−１）個で済む
ようにしたものである。
【００５５】図８において、６はｋ×１カプラであり、
ｋ個のセルセレクタ２１〜２ｋからの光セル出力が入力
され、１の光セルが出力される。この出力は、次段に縦
続に接続された（ｍ−１）個の１×２カプラ９１〜９
（ｍ−１）に入力される。
ｋ個のセルセレクタ２１〜２ｋからの光セル出力が入力
され、１の光セルが出力される。この出力は、次段に縦
続に接続された（ｍ−１）個の１×２カプラ９１〜９
（ｍ−１）に入力される。
【００５６】更に、（ｍ─１）個の光フィルタ４１〜４
４には、１×２カプラ９１〜９（ｍ−１）の一の出力が
入力される。更に、光フィルタ４ｍには、１×２カプラ
９（ｍ−１）の他の出力が入力される。
４には、１×２カプラ９１〜９（ｍ−１）の一の出力が
入力される。更に、光フィルタ４ｍには、１×２カプラ
９（ｍ−１）の他の出力が入力される。
【００５７】更に、２×１カプラ１０１〜１０（ｍ−
１）が単位遅延量のファイバ遅延線１１３を介して接続
される。
１）が単位遅延量のファイバ遅延線１１３を介して接続
される。
【００５８】光フィルタ４２〜４ｍの出力は、２×１カ
プラ１０１〜１０（ｍ−１）の一の入力に接続され、光
フィルタ４１の出力は、単位遅延量のファイバ遅延線１
１３を介して２×１カプラ１０１の他の入力に接続され
る。
プラ１０１〜１０（ｍ−１）の一の入力に接続され、光
フィルタ４１の出力は、単位遅延量のファイバ遅延線１
１３を介して２×１カプラ１０１の他の入力に接続され
る。
【００５９】したがって、光フィルタ４１〜４ｍの各々
の出力は、図４の場合と同様に０、１Ｔ、２Ｔ、３Ｔ〜
（ｍ−１）Ｔの遅延量を有している。かかる図８の構成
により図３〜図７の実施例と比べてファイバ遅延線１１
３の数を削減することが出来る。
の出力は、図４の場合と同様に０、１Ｔ、２Ｔ、３Ｔ〜
（ｍ−１）Ｔの遅延量を有している。かかる図８の構成
により図３〜図７の実施例と比べてファイバ遅延線１１
３の数を削減することが出来る。
【００６０】図９は、更に図８の実施例に対し、光カプ
ラによる損失を補償する回路を備えた構成例である。図
４の実施例と同様に、ｋ×１カプラ６の出力を光増幅器
７により増幅するように構成されている。
ラによる損失を補償する回路を備えた構成例である。図
４の実施例と同様に、ｋ×１カプラ６の出力を光増幅器
７により増幅するように構成されている。
【００６１】但し、本実施例の場合は、図４の実施例と
異なり光増幅器７が挿入されるが、１×ｍカプラは不要
である。
異なり光増幅器７が挿入されるが、１×ｍカプラは不要
である。
【００６２】図１０は、図８の実施例概念図に対応し、
３入力で８タイムスロットまでバッファリング可能な光
バッファメモリに於けるフィルタの透過波長の設定の実
施例である。図１０における〜の数字に対応する波
形及びタイムチャートは、先に説明した図７の〜に
対応し、同様に電気的動作を伴わずに、光セルの競合制
御が行われる。
３入力で８タイムスロットまでバッファリング可能な光
バッファメモリに於けるフィルタの透過波長の設定の実
施例である。図１０における〜の数字に対応する波
形及びタイムチャートは、先に説明した図７の〜に
対応し、同様に電気的動作を伴わずに、光セルの競合制
御が行われる。
【００６３】
【発明の効果】以上実施例にしたがい説明したように、
本発明においては、光バッファメモリ部分では受動素子
であるフィルタ及び遅延線のみを用いており一切の電気
的制御の必要がない。
本発明においては、光バッファメモリ部分では受動素子
であるフィルタ及び遅延線のみを用いており一切の電気
的制御の必要がない。
【００６４】そのため、安定した動作でかつ高速に処理
することができ、バッファメモリ制御用電気回路が不要
である。これによりハード量の削減が可能であり、光Ａ
ＴＭ交換システムの性能向上に寄与できる。
することができ、バッファメモリ制御用電気回路が不要
である。これによりハード量の削減が可能であり、光Ａ
ＴＭ交換システムの性能向上に寄与できる。
【図１】本発明が適用される光ＡＴＭ交換方式の構成例
を示すブロックである。
を示すブロックである。
【図２】入力インターフェイス・モジュールの構成例ブ
ロック図である。
ロック図である。
【図３】本発明の光ＡＴＭ交換システムに適用される波
長制御進行型バッファメモリの実施例概念図である。
長制御進行型バッファメモリの実施例概念図である。
【図４】本発明の光ＡＴＭ交換システムに適用される損
失補償波長制御進行型バッファメモリの実施例概念図で
ある。
失補償波長制御進行型バッファメモリの実施例概念図で
ある。
【図５】図３の実施例概念図に対応する波長制御進行型
バッファメモリの実施例ブロック図である。
バッファメモリの実施例ブロック図である。
【図６】本発明の光ＡＴＭ交換システムに適用される波
長制御進行型バッファメモリの実施例動作説明図であ
る。
長制御進行型バッファメモリの実施例動作説明図であ
る。
【図７】図６の実施例の動作波形図である。
【図８】本発明の光ＡＴＭ交換システムに適用される波
長制御進行型バッファメモリの他の実施例概念図であ
る。
長制御進行型バッファメモリの他の実施例概念図であ
る。
【図９】本発明の光ＡＴＭ交換システムに適用される損
失補償波長制御進行型バッファメモリの他の実施例概念
図である。
失補償波長制御進行型バッファメモリの他の実施例概念
図である。
【図１０】図９の実施例概念図に対応する実施例動作説
明図である。
明図である。
【図１１】従来の光ＡＴＭ交換システムに適用されるバ
ッファメモリの構成例である。
ッファメモリの構成例である。
【符号の説明】 １ 入力インターフェイス・モジュール（ＩＩＭ） ２ 光自己ルーティングモジュール ３ ｋ×ｍカプラ ２１〜２ｋ セルセレクタ ３１〜３ｋ 光バッファメモリ ４１〜４ｍ 光フィルタ ５ ｍ×１カプラ Ｃ1 〜Ｃ3 光セル １１、１ｋ １×２カプラ １１３ ファイバ遅延線 １２ 制御回路 １３ 波長変換回路 １３１ 波長変換素子 １３２ 可変波長ＬＤ ６ ｋ×１カプラ ７ 光増幅器 ９１〜９（ｍ−１） １×２カプラ １０１〜１０（ｍ−１） ２×１カプラ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｑ 3/52 Ｚ 9566−5Ｇ
Claims (6)
- 【請求項１】光信号の光セルのヘッダ部から宛先情報等
のタグを分離し、該光セルとともに該光セルに対応する
タグを出力する入力インターフェイス・モジュールと、
該入力インターフェイス・モジュールから入力される光
セルを該光セルに対応するタグの内容に応じて、ルート
を切り換えるセルセレクタ、該セルセレクタの出力を所
定の遅延量を与えて出力する光バッファメモリを有する
光自己ルーティングモジュールを備え、 該入力インターフェイス・モジュールにおいて、該光バ
ッファメモリにおける該所定の遅延量に対応した波長に
該光セルの波長変換を行うように構成されたことを特徴
とする光ＡＴＭ交換システム。 - 【請求項２】請求項１において、 前記光バッファメモリは、１個のｋ×ｍカプラと、ｍ個
のフィルタと、該ｍ個のフィルタの各々に接続されたｍ
個のそれぞれ異なる所定の遅延量を有する光ファイバ遅
延線、該ｍ個の光ファイバ遅延線に接続された１個のｍ
×１カプラを有して構成されたことを特徴とする光ＡＴ
Ｍ交換システム。 - 【請求項３】請求項１において、 前記光バッファメモリは、ｋ個のセルセレクタからの出
力が入力される１個のｋ×１カプラと、該ｋ×１カプラ
の出力が入力される１個の光増幅器と、該光増幅器の出
力が入力される１個の１×ｍカプラと、ｍ個のフィルタ
と、該ｍ個のフィルタの各々に接続されたｍ個のそれぞ
れ異なる所定の遅延量を有する光ファイバ遅延線、該ｍ
個の光ファイバ遅延線に接続された１個のｍ×１カプラ
を有して構成されたことを特徴とする光ＡＴＭ交換シス
テム。 - 【請求項４】請求項１において、 前記光バッファメモリは、ｋ個のセルセレクタからの出
力が入力される１個のｋ×１カプラと、該ｋ×１カプラ
の出力が入力され、一の出力が次段に縦続に接続された
（ｍ−１）個の１×２カプラと、ｍ個の光フィルタと、
等しい遅延量の光ファイバ遅延線を介して縦続に接続さ
れた（ｍ−１）個の２×１カプラを有し、該ｍ個の光フ
ィルタの内、第１乃至第（ｍ−１）番目の光フィルタ
は、該（ｍ−１）個の１×２カプラの他の出力に接続さ
れ、第ｍ番目の光フィルタは、該（ｍ−１）個の１×２
カプラの内、第（ｍ−１）番目の１×２カプラの一の出
力に接続され、更に該（ｍ−１）個の２×１カプラの
内、第２乃至第（ｍ−１）番目の２×１カプラは、第２
乃至第ｍ番目の光フィルタの出力が入力され、第１番目
の２×１カプラは、該等しい遅延量の光ファイバ遅延線
を介して第１番目の光フィルタの出力が入力されるよう
に構成されたことを特徴とする光ＡＴＭ交換システム。 - 【請求項５】請求項４において、 更に前記ｋ×１カプラと前記第１番目の１×２カプラと
を接続する光増幅器を備えたことを特徴とする光ＡＴＭ
交換システム。 - 【請求項６】請求項１乃至５において、 前記光フィルタの透過波長及び前記入力インターフェイ
ス・モジュールにおける光セルの変換周波数の最小波長
間隔をΔλとし、入力数ｋの周期で循環的に隣接するフ
ィルタの透過波長の設定を行うことにより最低透過波長
間隔を（〔ｍ／ｋ〕−１）Δλに設定するように構成し
たことを特徴とする光ＡＴＭ交換システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15841594A JPH0823306A (ja) | 1994-07-11 | 1994-07-11 | 光ａｔｍ交換システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15841594A JPH0823306A (ja) | 1994-07-11 | 1994-07-11 | 光ａｔｍ交換システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823306A true JPH0823306A (ja) | 1996-01-23 |
Family
ID=15671264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15841594A Withdrawn JPH0823306A (ja) | 1994-07-11 | 1994-07-11 | 光ａｔｍ交換システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012255974A (ja) * | 2011-06-10 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | 可変光バッファ回路および回路装置 |
| US8837037B2 (en) | 2011-05-19 | 2014-09-16 | Fujitsu Limited | Optical delay device, optical circuit, and optical delay method |
-
1994
- 1994-07-11 JP JP15841594A patent/JPH0823306A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8837037B2 (en) | 2011-05-19 | 2014-09-16 | Fujitsu Limited | Optical delay device, optical circuit, and optical delay method |
| JP2012255974A (ja) * | 2011-06-10 | 2012-12-27 | Nippon Telegr & Teleph Corp <Ntt> | 可変光バッファ回路および回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2285128C (en) | Switch for optical signals | |
| EP0639015B1 (en) | Photonic frequency routing type time division highway switch | |
| JPH0923457A (ja) | 非閉塞型交差接続交換装置 | |
| JPH0583292A (ja) | 光スイツチおよびスイツチングモジユール | |
| JPH03219793A (ja) | 波長分割光交換機 | |
| KR970702678A (ko) | 광통신 네트워크 및 그 작동방법(optical telecommunications network) | |
| CA2100038C (en) | Chuted, growable packet switching arrangement | |
| US10687130B2 (en) | Intelligence-defined optical tunnel network system controller and control method thereof | |
| US20050141804A1 (en) | Group switching method and apparatus for dense wavelength division multiplexing optical networks | |
| EP0755138A2 (en) | Network node device | |
| JP3534473B2 (ja) | 光バッファメモリ | |
| JPH0823306A (ja) | 光ａｔｍ交換システム | |
| US7010226B2 (en) | Packet router for use in optical transmission networks | |
| JPH08262508A (ja) | 光子スイッチング・マトリックス | |
| JPH10513617A (ja) | 多段ｎ×ｎ空間分割交換装置の動作方法 | |
| US6643042B1 (en) | Optical communication network node | |
| JP2578946B2 (ja) | 光ａｔｍ交換方式 | |
| US7266294B2 (en) | Coupler-based optical cross-connect | |
| JP2000134649A (ja) | 光クロスコネクト装置 | |
| JP3159368B2 (ja) | ｎ×ｎ光マトリクススイッチ | |
| JP3459737B2 (ja) | ネットワークシステム、そこで用いられる交換装置における通信方法 | |
| JP2670312B2 (ja) | 光交換機 | |
| JPH0897830A (ja) | 光時分割交換システム | |
| JPH08293871A (ja) | 光ａｔｍスイッチ | |
| KR100298094B1 (ko) | 공간-파장 혼합형 광 atm 스위치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |