JP3534473B2 - 光バッファメモリ - Google Patents
光バッファメモリInfo
- Publication number
- JP3534473B2 JP3534473B2 JP04020595A JP4020595A JP3534473B2 JP 3534473 B2 JP3534473 B2 JP 3534473B2 JP 04020595 A JP04020595 A JP 04020595A JP 4020595 A JP4020595 A JP 4020595A JP 3534473 B2 JP3534473 B2 JP 3534473B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- coupler
- buffer memory
- couplers
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Optical Communication System (AREA)
Description
し、特に光ATM交換方式または光STM交換方式(光
時分割交換方式)に用いる光バッファメモリに関するも
のである。
として広帯域ISDNが構築されている。
網の数千倍の情報が扱われるため、その膨大な情報量に
も対応することができる大容量・小型化が可能な光AT
M交換方式または光STM交換方式などの光交換方式が
期待されている。
たはタイムスロットに対し、所定の宛先に対応してルー
トを切り替えて出力機能を有するものであり、このため
複数の光セルまたはタイムスロットが同一のルートに出
力される場合は衝突が生じるので、このような事態を回
避するための光バッファ機能が必要となる。
おいて、上記のような光バッファ機能を有する光バッフ
ァメモリの構成例(1)を示したもので、図において、
k個の入力は既にルートが設定された光セルであり、ほ
ぼ同時に光スイッチ200に入力されるとともに、k個
の入力は同じk個の光/電気変換回路210〜21kの
対応する回路にそれぞれ入力される。
は、各リンクから分岐した光セルの一部を対応する電気
信号に変換し、コントロール回路220に入力する。コ
ントロール回路220は電気信号に変換された光セルの
情報を分析して、k個の入力の送出順位を判定して、こ
の判定された順位に基づき光スイッチ200の切替制御
を行う。
0の制御を受けることにより、その出力が、それぞれ、
0,T,2T,3T,・・・(k−1)Tの遅延量(T
は単位遅延量)を有するk本の光ファイバ6に接続され
ている。従って、k個の入力はコントロール回路220
の制御によりk本の光ファイバ6のいずれかに切替出力
されるようになっている。
の光ファイバに、それぞれ、1T,2T,3T,・・・
(k−1)Tの遅延量を有するように構成するために、
遅延線201〜20(k−1)を設けている。
1出力を有する2×1の光カプラをツリー状にして構成
している。従って、光スイッチ200から同時にk本の
光ファイバに光セルが出力される場合であっても、衝突
することなく光カプラ230から出力が得られる。
ントロール回路220により電気的に光スイッチ200
を制御し、各光セルのバッファリング時間に対応した光
ファイバ6に振り分け、ファイバ遅延線201〜20
(k−1)により光セルの競合制御を行うように構成し
ているため、光/電気変換回路が必要であるとともに、
伝送速度が上がるに従ってコントロール220における
処理が困難になって来るという問題があった。
−158415号において、図7に示すような構成例
(2)が提案されている。
は、k個の入力がカプラ10に並列に与えられ、このカ
プラ10は入力がk個で出力がm個として一般化された
k×mカプラであり、内部で一旦波長多重されて同一の
光出力信号としてフィルタ51〜5mに与えられる。
異なっており、したがってこれらのフィルタ51〜5m
からは異なるm個の波長の光セルが光ファイバ6に出力
されることになる。
てファイバ遅延線61〜6(m−1)が設けられてお
り、各ファイバ遅延線61〜6(m−1)は入力してき
た光セルに対してそれぞれ遅延量1T,2T,3T,・
・・(m−1)Tを与えるので、衝突することなく順次
m×1カプラ70に入力される。
系列に順次k個の光セルが出力される。
動素子であるフィルタおよび遅延線のみが用いられ、以
て電気的制御の必要なしに競合制御が行われることとな
る。
ような従来構成例(2)においては、ファイバ遅延線に
よる遅延時間は遅延線長に比例するので、光セルの廃棄
率を下げようとすると遅延時間が長くなりファイバ遅延
線長が増大してしまう。
来構成例ではハードウェア量が急激に増大してしまうの
で小型なシステムの実現が難しいという問題点があっ
た。
たは光STM交換方式に用いられる光バッファメモリに
おいて、ファイバ遅延線長を短縮して出来るだけ小型な
システムを実現することを目的とする。
するため、本発明に光バッファメモリは、光ATM交換
方式に用いられる場合、図1に概念的に示すように、互
いに波長が異なるk個の並列した光セルを1つに波長多
重する1個のk×1カプラ1と、該k×1カプラ1の出
力側に縦続接続されそれぞれ分岐比が異なるm−1個の
1×2カプラ11〜1mと、該1×2カプラ11〜1m
の他方の光出力をそれぞれ互いに異なる固有の透過波長
だけ通過させるm−1個のフィルタ21〜2mと、各フ
ィルタ21〜2mの光出力を入力する互いに分岐比が異
なるm−1個の2×1カプラ41〜4(m−1)と、前
段の各2×1カプラの出力側に挿入され1光セルタイム
スロット分づつ遅延させる長さを有するm−1本のファ
イバ遅延線31〜3(m−1)とを備え、最後の該2×
1カプラから光セルを順次1個づつ出力するとともにm
が2以上の整数であり、各1×2カプラ11〜1mの分
岐比が、出力される光セルのレベルを均一にし、損失を
低減するように設定されていることを特徴としたもので
ある。
いては、図2に概念的に示すように、1個の光増幅器8
1を中間の2個の該1×2カプラの間に挿入し、別の1
個の光増幅器82を同じ中間の該ファイバ遅延線と該2
×1カプラの間に挿入することが好ましい。
リにおいては、図3に概念的に示すように、さらに、最
初のフィルタ21の出力側に2×1カプラ40を設け、
最後のフィルタ2mの入力側に1×2カプラ1(m+
1)を設けるとともに該最後の1×2カプラ1(m+
1)の出力側に1個の光増幅器811を接続し、最後の
該2×1カプラ3(m−1)の出力側に別の1個の光増
幅器821を接続することによって基本単位モジュール
を構成し、該基本単位モジュールを所定段数rだけ縦続
接続させることもできる。
おいては、光ATM交換方式に用いる代わりに光STM
交換方式に用いる場合、該光セルの代わりにタイムスロ
ットを用いればよい。
ッファメモリでは、k×1カプラ1でk入力の光セルを
1つにまとめて各1×2カプラ11〜1mに送出する。
それぞれの1×2カプラ11〜1mで光セルは分岐され
るが各1×2カプラ11〜1mは出力される光セルのレ
ベルが均等かつ、損失が少なくなるように互いに分岐比
が異なっている。
1:(m−1)に分岐し、この分岐したカプラ11から
の一方の光セルを更に1:(m−2)に分岐し、これを
最後のカプラ1mまで順次経由することによりカプラ1
mの2つの光セルの出力レベルは1:1となり、すべて
のフィルタ21〜2mに入力する光セルのレベルが均一
となる。
なる波長に設定してあり、対応した波長の光セルのみ透
過されて2×1カプラ41〜4(m−1)に送られる
が、フィルタ21及び最後の2×1カプラ4(m−1)
を除く2×1カプラ41〜4(m−2)を透過した光セ
ルは順次ファイバ遅延線31〜3(m−1)で1光セル
タイムスロットづつ遅延を受けて最後の2×1カプラ4
(m−1)から出力される。
分岐比は必ずしも1×2カプラ11〜1mの分岐比と対
応させる必要はない。
図1と同様にバッファリングを行うが、m−1個の1×
2カプラ11〜1mの接続の中間の1×2カプラ1nと
1(n+1)に1個の光増幅器81を挿入し、中間のフ
ァイバ遅延線3nと中間の1×2カプラ4(n+1)と
の間に別の1個の光増幅器82を挿入し損失を補償して
バッファリングを行っている。
図1と同様にバッファリングを行うが、この図1の光バ
ッファメモリにおいて、最初のフィルタ21の出力側に
2×1カプラ40を設け、最後のフィルタ2mの入力側
に1×2カプラ1(m+1)を設ける。そして、最後の
1×2カプラ1(m+1)の後に1個の光増幅器811
を接続し、最後の2×1カプラ4mの後に1個の光増幅
器821を接続した基本単位モジュールをr段接続する
ことにより、損失を補償してバッファリングを行う。
M交換方式に用いることが前提となっており、このため
に光セルを用いているが、光STM交換に用いる場合に
も本発明は同様に適用することができ、この場合には、
該光セルの代わりにタイムスロットを用いればよい。
型光バッファメモリを光ATM交換機に適用した応用例
を示しており、この応用例では、3入力/3出力の光A
TM交換機で、且つセルのバッファリング時間は0〜3
セルタイムスロットまでのバッファメモリの場合を示し
ている。
に到着し出線#2に出力するとき、IIM90で入力#
1の光セルの波長をλ2、入力#2の光セルをλ1に波
長変換し、光自己ルーティングモジュール(PSRM)
100に送られる。
1〜103と3個のバッファメモリBM1〜BM3を備
えており、IIM90から出力される光セル及びタグ
は、対応するセルセレクタ101〜103に入力する。
セルセクタ101〜103では、タグの宛先情報に基づ
き光セルの出力ルート切替え、対応するバッファメモリ
BM1〜BM3に入力される。この例では、タグにより
例えばバッファメモリBM1にセルが送られる。
各々には、セルセレクタ101〜103から出力される
光セルが入力される。
メモリBM2,BM3と同様にそれぞれ3×1カプラ1
と1×2カプラ11〜13とフィルタ21〜24とファ
イバ遅延線31〜33と2×1カプラ41〜43とで構
成されており、選択波長がλ1及びλ2にそれぞれが設
定されているフィルタ24とフィルタ23をそれぞれの
光セルが透過してファイバ遅延線33を経由した波長λ
2の光セルと波長λ1の光セルは1セルタイムスロット
の遅延時間差が生じる。その結果、出線#2には光セル
の衝突なしに波長λ1の光セルと波長λ2の光セルの順
で出力される。
り、それぞれ波長λi 〜λk を有する複数のリンクから
の光セルC1 〜Ck が入力される。各光セルには、対応
するヘッダ部C11〜Ck1を有する。
×2カプラ111〜11kが備えられている。1×2カ
プラ111〜11kは、一の光入力に対し、二つの光出
力を分岐して出力する。1×2カプラ111〜11kの
それぞれの一の出力は、k個の波長変換回路130の
内、対応する回路に入力する。
れぞれの他の出力は、制御回路120に入力される。制
御回路120は、分岐された光セルのヘッドC11、Ck1
の内容を分析し、出線への行き先を示す制御信号を生成
し、これを対応する光セルが入力される波長変換回路1
30に入力する。
波長変換素子131と可変波長LD132を有してい
る。波長変換素子131は、各入線から同時に複数の光
セルが到着した場合のセル競合制御を行うため、この例
では、入力光セルC1の波長λ1をバッファリング時間
に対応した波長λm-1 の光セルC21に変換する。また入
力光セルCk の波長λk をバッファリング時間に対応し
た波長λm-2 の光セルC2kに変換する。
20からの制御信号に対応して各々異なる波長のタグ光
を出力する。このタグ光は、対応するセル光の出線を特
定する情報を含んでいる。
て波長変換素子131により波長変換され出力された光
セルC21が出力される。これに対応して可変波長LD
132により、波長λk-1 の光タグt1が出力される。
素子131により波長変換され出力された光セルC2kが
出力される。これに対応して可変波長LD132によ
り、波長λk-2 の光タグt2が出力される。
は誘電体膜や半導体等のフィルタがあり、グレーティン
グ型、ファブリペロー型、エタロン型、バンドパス型等
がある。カプラにはファイバ融着型、導波路型等があ
る。
ッファメモリにおいては、受動素子のみを用いることに
よって高い安定性と超高速化が可能となるとともに、更
にファイバ遅延線長を短くすることが可能であり、それ
によってハード量が従来型より削減でき小型化が可能で
ある。
ることにより損失を低減することができる。以上のよう
な特徴により光交換システムの小型化・経済化・大容量
化に期待ができる。
(1)の構成を示したブロック図である。
(2)の構成を示したブロック図である。
(3)の構成を示したブロック図である。
(1)を光ATM交換機に適用した応用例を示したブロ
ック図である。
ジュル(IIM)の構成例を示したブロック図である。
器 図中、同一符号は同一又は相当部分を示す。
Claims (4)
- 【請求項1】光ATM交換方式に用いられる光バッファ
メモリにおいて、 互いに波長が異なるk個の並列した光セルを1つに波長
多重する1個のk×1カプラと、該k×1カプラの出力
側に縦続接続されそれぞれ分岐比が異なるm−1個の1
×2カプラと、該1×2カプラの他方の光出力をそれぞ
れ互いに異なる固有の透過波長だけ通過させるm−1個
のフィルタと、各フィルタの光出力を入力する互いに分
岐比が異なるm−1個の2×1カプラと、前段の各2×
1カプラの出力側に挿入され1光セルタイムスロット分
づつ遅延させる長さを有するm−1本のファイバ遅延線
とを備え、最後の該2×1カプラから光セルを順次1個
づつ出力するとともにmが2以上の整数であり、各1×
2カプラの分岐比が、出力される光セルのレベルを均一
にし、損失を低減するように設定されていることを特徴
とした光バッファメモリ。 - 【請求項2】請求項1に記載の光バッファメモリにおい
て、1個の光増幅器を中間の2個の該1×2カプラの間
に挿入し、別の1個の光増幅器を同じ中間の該ファイバ
遅延線と該2×1カプラの間に挿入したことを特徴とす
る光バッファメモリ。 - 【請求項3】請求項1に記載の光バッファメモリにおい
て、さらに、最初のフィルタの出力側に2×1カプラを
設け、最後のフィルタの入力側に1×2カプラを設ける
とともに該1×2カプラの最後の出力側に1個の光増幅
器を接続し、該2×1カプラの最後の出力側に別の1個
の光増幅器を接続することによって基本単位モジュール
を構成し、該基本単位モジュールを所定段数だけ縦続接
続させたことを特徴とする光バッファメモリ。 - 【請求項4】請求項1乃至3のいずれかに記載の光バッ
ファメモリを光ATM交換方式に用いる代わりに光ST
M交換方式に用いる場合において、該光セルの代わりに
タイムスロットを用いたことを特徴とする光バッファメ
モリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04020595A JP3534473B2 (ja) | 1995-02-28 | 1995-02-28 | 光バッファメモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04020595A JP3534473B2 (ja) | 1995-02-28 | 1995-02-28 | 光バッファメモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08237266A JPH08237266A (ja) | 1996-09-13 |
JP3534473B2 true JP3534473B2 (ja) | 2004-06-07 |
Family
ID=12574287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04020595A Expired - Fee Related JP3534473B2 (ja) | 1995-02-28 | 1995-02-28 | 光バッファメモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3534473B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19631109C1 (de) * | 1996-08-01 | 1997-10-02 | Ams Optotech Gmbh | Optische Wellenlängenmultiplexeinheit |
US6782210B1 (en) | 1999-08-25 | 2004-08-24 | Nippon Telegraph And Telephone Corporation | Optical packet routing network system based on optical label switching technique |
JP2002156452A (ja) * | 2000-11-20 | 2002-05-31 | Hioki Ee Corp | レーザレーダシステム |
KR100448711B1 (ko) * | 2001-11-30 | 2004-09-13 | 삼성전자주식회사 | 광 링크 집속장치 및 그를 구비한 동기디지털계층전송시스템 |
KR100456673B1 (ko) * | 2002-06-29 | 2004-11-10 | 한국전자통신연구원 | 광 버퍼 |
JP5737651B2 (ja) * | 2011-06-10 | 2015-06-17 | 日本電信電話株式会社 | 可変光バッファ回路および回路装置 |
-
1995
- 1995-02-28 JP JP04020595A patent/JP3534473B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
黒柳智司 他,部分共有型WDMバッファを用いた光ATM交換方式,電子情報通信学会技術研究報告,日本,社団法人電子情報通信学会,1994年 9月 2日,Vol.94,No.212(CS94−109),pp.1−6 |
Also Published As
Publication number | Publication date |
---|---|
JPH08237266A (ja) | 1996-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2285128C (en) | Switch for optical signals | |
US7574080B2 (en) | Technique for photonic switching | |
US5450224A (en) | Method and arrangement for optical switching | |
JP2989269B2 (ja) | 光ネットワーク用交差接続 | |
JP2927897B2 (ja) | 波長分割・時分割複合通話路 | |
EP1467591B1 (en) | Optical switch | |
JPH03219793A (ja) | 波長分割光交換機 | |
JP3442277B2 (ja) | 光交換機 | |
JP3534473B2 (ja) | 光バッファメモリ | |
US5121381A (en) | Optical switching apparatus for digital signal cross connection and method of interswitch optical transmission of digital signals | |
US6842554B2 (en) | Optical cross-connect device and optical network | |
US6959128B2 (en) | Coupler-based optical cross-connect having a regeneration module | |
JP3369018B2 (ja) | 光クロスコネクト及びこれを用いた波長分割型光伝送システム | |
JPH08262508A (ja) | 光子スイッチング・マトリックス | |
EA000209B1 (ru) | СПОСОБ ЭКСПЛУАТАЦИИ МНОГОСТУПЕНЧАТОГО N x N УСТРОЙСТВА ПРОСТРАНСТВЕННОЙ КОММУТАЦИИ | |
JP3159368B2 (ja) | n×n光マトリクススイッチ | |
US20050163430A1 (en) | Distributing signal cross-connector for optical connectors | |
US7266294B2 (en) | Coupler-based optical cross-connect | |
JP2774630B2 (ja) | 光信号路の切換装置 | |
JPH0293436A (ja) | 波長選択性空間スイッチ | |
JPH0823306A (ja) | 光atm交換システム | |
US20030118274A1 (en) | Optical cross-connect device and optical network | |
JPH11243564A (ja) | 光クロスコネクト装置 | |
JP3285811B2 (ja) | 光信号路の切換装置 | |
JP2003021851A (ja) | 光スイッチモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040309 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |