JP3947241B2 - 光子スイッチング・マトリックス - Google Patents
光子スイッチング・マトリックス Download PDFInfo
- Publication number
- JP3947241B2 JP3947241B2 JP33901195A JP33901195A JP3947241B2 JP 3947241 B2 JP3947241 B2 JP 3947241B2 JP 33901195 A JP33901195 A JP 33901195A JP 33901195 A JP33901195 A JP 33901195A JP 3947241 B2 JP3947241 B2 JP 3947241B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- output
- delay element
- cells
- switching matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0066—Provisions for optical burst or packet networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Optical Communication System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Light Guides In General And Applications Therefor (AREA)
- Optical Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、非同期時間多重化技術によりセル列を形成するように多重化された、固定長(すなわち継続時間)セルを構成するデジタル光信号の形のデータの切り換えを可能にする、光子スイッチング・マトリックスに関する。
【0002】
【従来の技術】
このようなスイッチング・マトリックスの入力部に達する入力セル列は、スイッチング情報を搬送し、各々がある文字数から構成される(たとえば、8ビット53文字のセルを採用するATM規格がある)連続するセルを含む。これらセルの各々は、スイッチング・マトリックス内のセルを、セルが出力セル列内で位置を占める1つ(または複数)の出力部に送るために使用可能な送信指示を含む。セル列のうちのいくつかのセルは全くスイッチング情報を含まずサービス情報のみを含む。このようなセルを一般的に空セルと呼ぶ。空セルは容易に識別することができる。空セルは送る必要がない。反対に、出力部を介して送信する情報搬送セルがない場合は必ず、出力部のレベルにおいて出力セル列内にそのようなセルを挿入する。
【0003】
マトリックスは、複数の入力部と複数の出力部とを含む。複数の入力部のセルを、同一の出力部にスイッチングすることがある。したがって複数のセルが一体となって同一の出力部に宛てられることがある。このため競合の問題が生じる。この問題は、バッファ・メモリを使用する既知の方法により解決する。バッファ・メモリを宛先の出力部が各セルを受信できるまで各セルを記憶するように、入力部に配置すること、各セルが出力セル列に挿入される状態になるまで各セルを記憶するように、出力部に配置すること、あるいは入力部から供給されたセルが提示される時それを記憶し、そのセルを1つずつ出力部に送るため、集中的に配置することが可能である。
【0004】
本発明は、集中バッファ・メモリを具備したこの最新の種類のスイッチング・マトリックスに関する。その実例については、フランス特許FR−2672172号を参照されたい。
【0005】
この既知のマトリックス内では、同一の出力部を宛先とするセルは、その出力部に割り当てられた波長を有する光搬送波上で変調される。セルは入力部と出力部との間を移動する際に、各セル時間の0、1...Q−1倍の遅延を有するQ個の光経路の1つに向けられる。セル時間とは、あるセルを出力部に送信するのに必要な時間、またはセルが出力セル列内で占める時間をいう。このようにして同遅延光経路によりバッファ・メモリが形成され、時間軸に等間隔で配置したセルを同一の出力部に送ることが可能となる。異なる出力部を宛先とするセルは異なる搬送波長をもつので、時間軸に等間隔で配置したセルを出力部の全てに送るために、波長多重化により、これら遅延光経路を共同使用することが可能である。
【0006】
【発明が解決しようとする課題】
このような配置のスイッチング・マトリックスでは、前記出願に記載されているように、構造的制限がある。すなわち、同一の出力部を宛先とするセルの突然の流入により、セル時間のQ−1倍の遅延を有する経路内にセルをすでに投入し、同時に追加セルを当該の出力部に送らなければならない場合、このセルはなくなってしまい、そのためスイッチング・マトリックスの性能に関して、入力部に対する許容平均データレートが制限をうける。
【0007】
本発明は、このような事態の確率を減らしマトリックスの1入力部あたりの許容平均データレートを著しく向上することを目的とする措置に関する。
【0008】
さらに、米国特許4,866,701号から、スイッチング・マトリックスのいくつかの出力が、前記に説明したセルと同価のパケットであって、同時に他のパケットを受け取る出力部に送ることができず、再循環経路によって送られ、セル時間に等しい一定時間の遅延であってその後はパケットがスイッチング・マトリックスにより再度出力宛先に送られる遅延の後、マトリックスの入力部に再投入されるパケットを受け取るようにする方法が知られている。この方法が再度不可能な場合には、当該パケットは再循環経路に送り返される。
【0009】
したがってこのような措置により、スイッチング・マトリックスによって送ることのできないセルがなくなるのを防止することができる。そのような措置は、特性および問題が本発明の対象となる光子スイッチング・マトリックスとは異なるBatcher/Banyan型網に応用にされる。
【0010】
このような解決方法を本発明の対象となる光子スイッチング・マトリックスに単純に移植しても、再循環サイクルあたりの遅延時間が長くなるだけである。これは、本発明で取り組む問題に対処できない。
【0011】
事実、トラフィックの計算では、ある損失率について、入力部16点および出力部16点のマトリックスにおいて入力部1組あたりの平均伝送速度を0.5トラフィック単位であるとする場合に発生する競合の問題により、セル時間の0から15倍の遅延が必要であるとすると、同一の損失率で、入力部あたり0.8トラフィック単位の平均伝送速度に達するには、セル時間の50倍までの遅延が必要となることがある。前記の第1の特許によれば、その場合50個の遅延回路を設けなければならないので、非常に費用がかかり、50個の遅延回路に同一の入力部のセルを分配する際にも、同一の出力部にセルを送信するため50個の遅延回路のいずれか1つを通過したセルをまとめる際にも技術的な問題が生じる。前記第2の特許に記載の再循環方法の場合、セルあたり50−16=34再循環サイクルが必要となり、同再循環サイクルの制御については負荷が必然的に重くなり、再循環経路数がきわめて大きくなる。なぜなら、各経路はセル時間中、1つのセルしか含まないからである。
【0012】
本発明は複雑さおよびコストが一定限度である制御および送信手段以外には必要とせず、同じ損失率をもち、マトリックスの入力部あたりの平均伝送速度を顕著に向上させることの可能な、この問題に対し将来的にも有効な解決方法を提供する。
【0013】
【課題を解決するための手段】
したがって本発明は、複数の入力部と、複数の出力部と、入力部によって供給されるセルが提示された時そのセルを記憶し、1つずつ出力部に供給するための集中バッファ・メモリと、入力部に結合され、同一の出力部を宛先とするセルを出力部に割り当てられた波長と同一の波長をもつ光搬送波上で変調するための変調手段とを含み、前記集中バッファ・メモリが、各セル時間の0、1...、Q−1倍の遅延を有し、前記入力部と前記出力部の間に配設された、Q個の光経路を含みその結果セルが、入力部と出力部との間の経路において、1つずつ同一の出力部に到達するように、1つずつ前記遅延経路のうちのいずれか1つに向けられる、光子スイッチング・マトリックスに関する。
【0014】
本発明によれば、このような光子マトリックスはさらに、その出力をいわゆる再循環入力部に結合できる制御可能遅延素子にそれぞれが通じている複数の追加出力部を含む。
【0015】
したがって本発明により、各再循環経路内に制御可能な遅延を投入すること、ならびにある再循環経路を通るあらゆるセルを、その宛先の出力部に向けるため前記再循環経路に出されるまで必要なセル時間分だけ遅延することが可能である。前記第2の特許と比較して、唯1つの再循環コマンドが必要であるだけという点と再循環経路数が著しく少ないという点で勝っている。
【0016】
好ましくは、前記切り換え可能な遅延素子が唯一であり、光マルチプレクサが前記複数の追加出力部を結合し、前記複数の追加出力部が、異なる搬送波上で変調されたセルを、これらの異なる搬送波のセルを選択的に遅延する遅延素子の入力部に供給する。
【0017】
このような遅延素子はたとえば、「Proceedings of the European Conference on Optical Communications」、1994年、第2巻、821〜824ページのG.Bendelliらの「An ATM photonic switching module: dimensional and architectural analysis」という論文に記載されている。
【0018】
さらに、前記各追加出力部と前記制御可能遅延素子の間の制御可能波長変換装置により、セルの搬送波の波長を選択的に変え、波長多重化によって、前記遅延素子によって遅延され得るセルの数を追加させることが可能である。
【0019】
ある実施の形態においては、前記制御可能遅延素子の出力は、波長分離後、複数の追加入力部に結合される。
【0020】
しかしながら好ましくは前記制御可能遅延素子の出力は、波長分離後、前記変調手段の上流側の複数の入力部に結合される。
【0021】
これにより、再循環経路からのセルに空セルの役割を与えて、該セルを通常の入力部上で認識することができる。その場合、変調手段が適当な波長変換を行う。
【0022】
好ましくは、空間スイッチング・マトリックスが、分離後の前記遅延素子の出力と前記複数の入力部との間に挿入される。
【0023】
これにより、再循環経路からのセルを受け入れるための種々の入力部のセル列内に含まれる空セルを有効活用することが可能となることがある。
【0024】
本発明の種々の目的と特徴は、添付の図面を参照して行う本発明の実施の形態を読めばより明らかになろう。
【0025】
【発明の実施の形態】
図1は、本出願の冒頭で引用した第1の特許の図2に示されている光子スイッチング・マトリックスによる光子スイッチング・マトリックス1を示す図であり、理解を容易にするため、可能な限り同一の参照番号を残した。
【0026】
該スイッチング・マトリックス1の主要な構成素子は、セルスイッチング・マトリックス2とセル再循環装置3である。
【0027】
セルスイッチング・マトリックス2は、N個の光入力部e1〜eNを含むが、そのうちの1つだけを図示する。該入力部は、先頭の文字が伝送指示を含むヘッダを構成する固定長(または継続時間)セルの伝送媒体である。ある入力部の各セルは、第1出力266が、セル内、特にそのヘッダ内に電気的状態で含まれている情報を制御装置201にもたらす光学検出装置151への接近を許可する光カプラ166を横断する。カプラ166のもう1つ別の出力267は、光ファイバのループの形態で実現することができ、セルの伝播時間がセル伝送継続時間である遅延素子167に接続される。該時間により、制御装置201に、セルのヘッダを送る前に該ヘッダを処理する時間、すなわちスイッチング・マトリックス内でセルを送るのに貢献する種々の制御信号を準備する時間が与えられる。この時間が終了するとセルは、電気リンク263により制御装置201が制御する波長変換装置183に到達する。想定セルが出力部S1に伝送されるようになっていると仮定すると、波長変換装置183は、セル内に含まれている情報により、該出力部S1に結合された波長λ1の搬送波を変調する。するとセルは光拡散体185に到達し、該拡散体は自己が出力として含むのと同じ数のセル数を生成する。この各出力の後には、リンク269を介して制御装置201によって制御される光ポート270...、27Qが続く。同時に出力S1の方向に切り換えられるセルが全くないと仮定すると、ポート270のみが通過可能で、他のポートは全て閉鎖されている。該ポート270を通過するセルの例は光結合器187に達し、該結合器の後には、実質的に遅延時間がない遅延回路189が続く。したがってセルのサンプルはやがて、その後に拡散体193が続く結合器191に到達する。次にこのサンプルは、194などのフィルタに分散される。フィルタ194のみが、出力部S1への通路をもたらす。
【0028】
当該セルがS1ではなく出力部SNを宛先とする場合、制御装置はヘッダを介してそれを知り、変換装置183を波長λNに調整する。その結果、フィルタ195は該波長を透過し出力部SNに到達するようにする。
【0029】
別の入力部からのセルは、各セルがそれぞれ異なる出力部を宛先とする限り、同じ方法で同時に送られる。
【0030】
出力部S1宛ての当該セルが今回唯一ではなく、別の優位なセルが前記に説明したように出力部S1に直接送られる場合、制御装置は、ポート270を通過可能にする代わりに、図示されていない遅延路189と同様の遅延路に通じ、セル時間(あるセルから出力部への伝送時間)に等しい遅延をもたらす、同じく図示されていない同様の光ポート271を通過可能にする。したがって該セルは結合器191に到達し、1セル時間後、そこから出力部S1に到達し、該セルより優位なセルの後に伝送される。
【0031】
やはり出力部S1に宛てられた当該セルが、該セルより優位に立つ2つの別のセルを伴う場合、当該セルは、別のポート(図示せず)と遅延が2セル時間の遅延路とによって切り換えられ、最初の2つのセルの後に出力部S1に到達する。以下、出力部S1に向けられた同時に切り換えを行うその他のセルについては、同様である。
【0032】
前記で想定したセル時間の次のセル時間においては、出力部S1を宛先とするセルは、2セル時間遅延路が空ではないため、該遅延路にも送られるが、これはスイッチング・マトリックスを通過するセルのタイミングに合わせるためである。
【0033】
この次のセル時間においては、出力部S1を宛先とする別のセルは、3セル時間遅延路にも送らなければならず、以下同様である。
【0034】
出力部S1が反復して宛先となると、入力セルは、図に示す最終遅延路190までセル時間が増加する遅延路によって順次送られることがわかる。
【0035】
出力部S1を宛先とするセルについての前記の説明は、その他の出力部に関しても繰り返すことが可能であり、波長のみが変わる。遅延路、結合器、拡散体は波長を考慮していないので、スペクトル合成によりあらゆる波長に対し作動する。
【0036】
ただし、バッファ・メモリ内で出力部S1を宛先とするセルの蓄積があったとしても、別の出力部について同時にこのような蓄積が発生する確率はほとんどなく、さらに、当該の出力部数が増加すれば、別の出力部についてその蓄積が発生する確率は急速に低くなる。
【0037】
前記の説明は前記に引用した第1の特許に記載されているので、詳細については該特許を参照されたい。
【0038】
本発明は、前記の説明に付加される措置であって、以下で説明する問題に対応する措置に関する。
【0039】
出力部S1にセルが全て殺到すると最終的に遅延路190によってセルに宛先が決められる状態になることが解っている。そこで同時に、やはり出力部S1を宛先とするさらに1つのセルがある場合、先行特許では、もはや解決方法がなく、当該の最後のセルはなくなってしまうと記されている。
【0040】
本発明は、これを防止するため、前記のような定数超過セルの宛先がどのようになるかを示した後、追加出力部SN+1〜SN+Kと、後述の再循環装置とを提供する。
【0041】
これら出力部には搬送波長λN+1〜λN+Kが接続されている。前記に説明した方法が失敗した場合、これら追加出力への送信は、種々の待ち行列の占有状態を把握している制御装置201によって行われる宛先変更によって実行され、出力部SN+1〜SN+Kは必要に応じて次々に使用される。
【0042】
再循環装置2は出力部SN+1〜SN+Kに結合され、制御装置201の制御下、必要な時間、追加出力部の異なる搬送波のセルが保存される制御可能遅延素子104にそのセルを送るため、セルをひとまとめにする光結合器を含む。時期が来ると、制御装置の制御下で、遅延素子104によりそのセルが出力リンク131〜13Kに送られる。このリンクは、通常アクセスとみなされるスイッチング・マトリックス2の追加入力部es1〜eskに接続している。該入力部に送られるセルは、その前に通常アクセス上で受信されたセルである。これらセルの違いは搬送波長のみであるが、追加入力部上に送られるあらゆるセルの波長は、セルが再循環装置に転送された追加出力部に接続されていた波長である。したがってその波長は既知である。したがって、追加入力部は文字通り通常入力部として扱われる。しかしながら制御装置201は、追加入力部によってスイッチング・マトリックスに到達するセルに対し、通常の入力部によって到達するセルが優先されるようにする。したがって、前記に記載のように通常の形で送られるセルに引き続いて送られるセルが第1となる。優先度のない第2のセルは再循環の対象となり、したがって第1のセルの後に送られることになる。このことは、同一の入力部から同一の出力部へのセルのタイミングを維持するのに必要である。
【0043】
全体としては、制御装置がこのようにして、第1セルの宛先となる出力部によって直接に送ることのできない第1セルの切り換えを行う。この切り換えはQ−1セル時間の遅延を含むことができるので、同一の出力部を宛先とするセルの時間軸での順序を維持するためには、再循環装置がセルを1セル時間だけ遅延させるだけでよい。このセルは追加出力部のうちの1つを占有する。同一の出力部に宛てられた同時に存在する別のセルは、別の追加出力部を占有する。これら別のセルは、次第に値が増加する遅延をうけるので、切り換え装置のバッファ・メモリにセルを過大にロードする危険なく、セルを1つずつ再投入することができる。常に同じ宛先の別のセルが、その後に続き、やはり再循環装置に保存される。
【0044】
遅延素子内にセルを保存するために追加出力部と追加波長とを必要とする、別の単数または複数の出力部を宛先とするセルについては、場合によっては、同一の時間内に同一の方法が適用されることもある。再循環に必要な波長数は必要な追加出力部数よりも多いが、追加波長はどのようにして利用可能になるかについては本文の最後で説明する。
【0045】
当然のことながら前記説明は一例に過ぎない。というのも、セルのスイッチング・マトリックスのバッファ・メモリおよび再循環装置のバッファ・メモリで同時にもたらされる遅延を利用してより複雑な方法を実施することが可能であることが明白であるからである。
【0046】
遅延素子104の実施態様は図1に概略図があり、2×2カプラと、108および109などの1組の制御可能光フィルタと、光ファイバ110のループ内に配設された光増幅器107とを含む。波長マルチプレクサ103の出力は2×2カプラの1つの入力部に接続され、光増幅器107の出力は該カプラのもう1つの入力部に接続されている。該カプラの2つの出力のうちの1つは1組のフィルタに接続され、もう1つの出力は、遅延素子104の出力部に作用する光デマルチプレクサ111に接続されている。
【0047】
このような装置は、前記に引用したBendelliらの論文に記載されている。制御装置201は、各フィルタに作用して、1回転あたり1セル時間の遅延を行って、光ファイバループ内を回っていた対応する波長のセルの消去を決定する。同時に、制御装置は、該セルを受け取る入力部の周波数変換器に作用して、セルの宛先となる出力までのスイッチング・マトリックスによるセルの経路を決定する。
【0048】
本発明の第2の実施の形態を図2に示す。セルのスイッチング・マトリックス2’は、通常入力e1およびeNはどちらも図示されているが、追加入力es1〜esKがないという点と、追加的に再循環カプラcs1〜csNを含む点を除いては、セルのスイッチング・マトリックス2と同様である。再循環がない場合はこれらカプラは作動しない。図2のセルのスイッチング・マトリックスの他の素子は全て、図1のセルのスイッチング・マトリックスの対応する素子と同一であり、同じ役割を果たすので、同一の参照番号が付してある。再循環がない場合のマトリックスの作動は、図1についての説明と同一であるので、再度説明することはしない。再循環路へ向けての定数超過セルの送信も、前記と同様の方法で行われる。
【0049】
また、再循環装置3’は、多重リンク141を介して制御装置201により直接制御される空間スイッチング・マトリックス140をさらに含む点を除いては、図1の再循環装置3と同様であり、同一の素子は同一の機能を有し同一の参照番号で示してある。該空間スイッチング・マトリックスにより、常時、制御装置201の制御下、前記再循環カプラを介して、遅延素子104のK個の出力部131〜13Kのいずれか1つを、セルのスイッチング・マトリックス2’のN個の入力部のいずれか1つに接続することが可能である。
【0050】
図1のスイッチング・マトリックスに対する図2のスイッチング・マトリックスの機能上の差異は、遅延素子104内に格納され制御装置201の制御下で解放されるセルを、制御装置201が検出すると、空セルの代わりに前記各セルがそれぞれ、入力セル列のいずれか1つに挿入されるということである。この時、波長変換装置183、184は、λN+1〜λN+Kの再循環セルの波長と当該出力に関連する波長との間の変換を行うコマンドを受け取る。空セルの伝送速度が需要に対し実用上十分である限りにおいては、セルの経路決定の可能性および性能における結果は、図1のスイッチング・マトリックスの場合と同じであり、トラフィックの計算でもこれが証明されている。追加入力を節約することができるので、空間スイッチング・マトリックス140の光カプラ187、188の価格に関する技術的制約を解消することが可能である。
【0051】
実際、別の変形例においては、単純に、再循環装置のK個の出力部を、セルのスイッチング・マトリックスのN個の入力部のうちのK個に結合させることができる。
【0052】
留意すべきは、いずれの場合も、入力トラフィックが充分な数の空セルを含む時、異なる出力部を宛先とするセルが同時に発信されることがあるということである。
【0053】
また、図示した2つの実施例においては、追加出力部sN+1〜sN+K間と光結合器103(セルのスイッチング・マトリックス2、2’または再循環装置3、3’の中にある)との中間に置かれ、図示しないリンクを介して制御装置201によって直接制御される追加の波長変換器cf1〜cfKを示した。この追加波長変換器により、各再循環路において利用可能周波数を増倍することができ、その結果、再循環装置によって許容されるセルを増倍することができる。このようにして、変換器cf1は、波長λN+1の出力SN+1について、λN+1の波長を選択的に、λN+1、λN+1+K、λN+1+2K...λN+1+MKに変換する。他の入口も同様であり、すなわち遅延素子104に格納され得るセル数をM+1倍することである。遅延素子104の出力部には対称形変換器を配置することも、さらにより簡単には、変換器183、184がその機能を果たすことも可能である。
【0054】
前記の説明は非限定的な例として示したものであって、特に数値は各応用例毎に変わり得ることは明らかである。
【図面の簡単な説明】
【図1】再循環経路がスイッチング・マトリックスの追加入力部に接続されている、本発明の第1の実施の形態を示す図である。
【図2】再循環経路が通常の入力部に1/3結合されている、本発明の第2の実施の形態を示す図である。
【符号の説明】
1 スイッチング・マトリックス
2 ラルスイッチング・マトリックス
3 セル再循環装置
e1,eN 光入力部
S1,SN 出力部
183,184 変調手段
189,190 光経路
Claims (6)
- 複数の入力部と、複数の出力部と、
入力部に結合され、同じ出力部を宛先とするセルを、その出力部に割り当てられた波長を有する光搬送波上へ変調するための変調手段と、
変調手段により変調されたセルをそれらが到着するかぎり記憶し、それらを1つずつ出力部に供給するための集中バッファ・メモリ(189、...、190)とを含み、前記集中バッファ・メモリが、各セル時間の0、1...、Q−1倍の遅延を有し、前記入力部と前記出力部の間に配設された、Q個の光経路を含み、
各セルを出力部へスイッチングし、バッファ・メモリ内で各セルに与えられる遅延を選択し、セルが1つずつ出力部へ到達するようにする手段を有する制御手段(201)を有する光子スイッチング・マトリックスであって、更に、
複数の追加出力部と、これらの追加出力部に結合され且つ複数の再循環入力部に結合された再循環遅延素子(104)を有し、この遅延素子は、各セルに、可変数のセル時間に対応する制御可能な遅延を与えるようになされ、制御手段(201)は、
各セルが出力部へ直接スイッチ可能な場合には各セルを意図された出力部へスイッチングし、セルが意図された出力部へ直接スイッチ可能ではない場合にはこのセルを追加出力部へスイッチングし、かつ、
バッファ・メモリがオーバーロードする危険なしにこのセルをバッファ・メモリへ再び導入するように、前記再循環遅延素子内で、各セルに与えられるべき遅延を選択する手段を有する、ことを特徴とする光子スイッチング・マトリックス。 - 前記再循環遅延素子(104)は、全ての追加出力部に対して1つのみのスイッチ可能な遅延素子と、前記複数の追加出力部を結合し、異なる搬送波上へ変調されたセルを、異なる搬送波上でこれらのセルを選択的に遅延させる前記遅延素子の入力へ供給する1つの光マルチプレクサと、を有する、ことを特徴とする、請求項1に記載の光子スイッチング・マトリックス。
- 前記各追加出力部と前記遅延素子(104)の間で、制御可能波長変換装置(cf1、...、cfk)により、セルの搬送波の波長を選択的に変え、前記遅延素子によって遅延可能なセル数を波長多重化により増加させることを特徴とする、請求項2に記載の光子スイッチング・マトリックス。
- 前記制御可能遅延素子の出力が、波長分離後、複数の追加入力部に結合されることを特徴とする、請求項2または3に記載の光子スイッチング・マトリックス。
- 前記制御可能遅延素子の出力が、波長分離後、前記変調手段の入力側の複数の入力部に結合されることを特徴とする、請求項2または3に記載の光子スイッチング・マトリックス。
- 空間スイッチング・マトリックスが、分離後の前記遅延素子の出力と前記複数の入力部との間に挿入されることを特徴とする、請求項5に記載の光子スイッチング・マトリックス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9415863 | 1994-12-29 | ||
FR9415863A FR2729040B1 (fr) | 1994-12-29 | 1994-12-29 | Matrice de commutation photonique |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08262508A JPH08262508A (ja) | 1996-10-11 |
JP3947241B2 true JP3947241B2 (ja) | 2007-07-18 |
Family
ID=9470408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33901195A Expired - Fee Related JP3947241B2 (ja) | 1994-12-29 | 1995-12-26 | 光子スイッチング・マトリックス |
Country Status (6)
Country | Link |
---|---|
US (1) | US5828472A (ja) |
EP (1) | EP0720409B1 (ja) |
JP (1) | JP3947241B2 (ja) |
CA (1) | CA2166180A1 (ja) |
DE (1) | DE69528951T2 (ja) |
FR (1) | FR2729040B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3164049B2 (ja) * | 1997-12-12 | 2001-05-08 | 日本電気株式会社 | 光パケット交換装置 |
US6128113A (en) * | 1998-03-04 | 2000-10-03 | Dynamics Research Corporation | Transparent optical communications switch |
US6826368B1 (en) * | 1998-10-20 | 2004-11-30 | Lucent Technologies Inc. | Wavelength division multiplexing (WDM) with multi-frequency lasers and optical couplers |
US6763192B1 (en) | 2000-03-03 | 2004-07-13 | Alcatel | Integration of all-optical crossconnect functionality in an optical packet switching apparatus |
JP3527455B2 (ja) * | 2000-03-09 | 2004-05-17 | 日本電信電話株式会社 | 光信号処理装置 |
US6816680B2 (en) * | 2000-12-12 | 2004-11-09 | Nortel Networks Limited | Optical communications network and nodes for forming such a network |
FR2819665B1 (fr) * | 2001-01-15 | 2003-04-11 | Cit Alcatel | Dispositif de commutation photonique |
TWI239156B (en) * | 2003-09-18 | 2005-09-01 | Ind Tech Res Inst | Multi-wavelength optical packet switch system with shared output buffer |
KR100715523B1 (ko) * | 2006-02-13 | 2007-05-07 | 한국정보통신대학교 산학협력단 | 광 버스트 스위칭 네트워크에서의 데이터 버스트 전송장치및 그 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4873681A (en) * | 1988-01-26 | 1989-10-10 | Bell Communications Research, Inc. | Hybrid optical and electronic packet switch |
JP2595025B2 (ja) * | 1988-03-18 | 1997-03-26 | 株式会社日立製作所 | 空間分割形スイッチを用いた高速パケット交換装置 |
JPH025663A (ja) * | 1988-06-23 | 1990-01-10 | Nec Corp | 光パケット交換装置 |
US4891803A (en) * | 1988-11-07 | 1990-01-02 | American Telephone And Telegraph Company | Packet switching network |
US5005167A (en) * | 1989-02-03 | 1991-04-02 | Bell Communications Research, Inc. | Multicast packet switching method |
JP2692316B2 (ja) * | 1989-11-20 | 1997-12-17 | 日本電気株式会社 | 波長分割光交換機 |
US5247514A (en) * | 1990-08-09 | 1993-09-21 | Nec Corporation | Multiple channel transit call control apparatus |
US5157654A (en) * | 1990-12-18 | 1992-10-20 | Bell Communications Research, Inc. | Technique for resolving output port contention in a high speed packet switch |
US5301055A (en) * | 1991-10-01 | 1994-04-05 | Bell Communications Research, Inc. | Scheduler for multicast cell transmission |
FR2683962B1 (fr) * | 1991-11-19 | 1994-03-25 | Lecoquil Emile | Repartiteur optique. |
US5475679A (en) * | 1994-12-08 | 1995-12-12 | Northern Telecom Limited | Large capacity ATM switch |
-
1994
- 1994-12-29 FR FR9415863A patent/FR2729040B1/fr not_active Expired - Fee Related
-
1995
- 1995-12-26 EP EP95402945A patent/EP0720409B1/fr not_active Expired - Lifetime
- 1995-12-26 DE DE69528951T patent/DE69528951T2/de not_active Expired - Lifetime
- 1995-12-26 JP JP33901195A patent/JP3947241B2/ja not_active Expired - Fee Related
- 1995-12-27 CA CA002166180A patent/CA2166180A1/fr not_active Abandoned
- 1995-12-27 US US08/579,432 patent/US5828472A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08262508A (ja) | 1996-10-11 |
DE69528951T2 (de) | 2003-08-28 |
EP0720409B1 (fr) | 2002-11-27 |
US5828472A (en) | 1998-10-27 |
EP0720409A1 (fr) | 1996-07-03 |
CA2166180A1 (fr) | 1996-06-30 |
DE69528951D1 (de) | 2003-01-09 |
FR2729040A1 (fr) | 1996-07-05 |
FR2729040B1 (fr) | 1997-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0347903B1 (en) | High-speed optical packet switching system using optical buffer between incoming and outgoing channels | |
Danielsen et al. | Wavelength conversion in optical packet switching | |
Cruz et al. | COD: alternative architectures for high speed packet switching | |
EP0639037B1 (en) | Photonic frequency division multiplexed FIFO buffer | |
EP0639015B1 (en) | Photonic frequency routing type time division highway switch | |
US5734486A (en) | Optical packet switching system | |
EP0590877B1 (en) | Multistage optical packet distribution network with bypass | |
Yuang et al. | OPMDC: Architecture design and implementation of a new optical pyramid data center network | |
KR101730885B1 (ko) | 고용량 네트워크 노드 | |
US20040018016A1 (en) | Optical transport networks | |
JP3947241B2 (ja) | 光子スイッチング・マトリックス | |
Misawa et al. | Broadcast-and-select photonic ATM switch with frequency division multiplexed output buffers | |
JPH077509A (ja) | 光加入者線を非同期伝送モード通信網に接続するための光−電子混合技術型従局 | |
Gripp et al. | IRIS optical packet router | |
Bernasconi et al. | Architecture of an integrated router interconnected spectrally (IRIS) | |
Masetti | System functionalities and architectures in photonic packet switching | |
Bregni et al. | Optical packet switching of IP traffic | |
JP3589537B2 (ja) | 光バッファメモリ装置 | |
Van Caenegem et al. | Internal connectivity of optical crossconnects in opaque networks | |
JP3504482B2 (ja) | Atm交換装置 | |
JP2690310B2 (ja) | 光交換方式 | |
JP2670312B2 (ja) | 光交換機 | |
Sowailem et al. | Contention resolution strategy in optical burst switched datacenters | |
Stabile et al. | Dense photonic InP integration for modular nodes in next generation optical networks | |
Cheng | All-optical photonic packet switching revisited: What have changed and what have not changed after 20 years? |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120420 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |