KR100904608B1 - 다파장 광버퍼 입력부 제어 장치 및 제어 방법 - Google Patents

다파장 광버퍼 입력부 제어 장치 및 제어 방법 Download PDF

Info

Publication number
KR100904608B1
KR100904608B1 KR1020020056164A KR20020056164A KR100904608B1 KR 100904608 B1 KR100904608 B1 KR 100904608B1 KR 1020020056164 A KR1020020056164 A KR 1020020056164A KR 20020056164 A KR20020056164 A KR 20020056164A KR 100904608 B1 KR100904608 B1 KR 100904608B1
Authority
KR
South Korea
Prior art keywords
cell
optical
optical buffer
cells
wavelength
Prior art date
Application number
KR1020020056164A
Other languages
English (en)
Other versions
KR20040024734A (ko
Inventor
윤경모
이용기
Original Assignee
주식회사 케이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이티 filed Critical 주식회사 케이티
Priority to KR1020020056164A priority Critical patent/KR100904608B1/ko
Publication of KR20040024734A publication Critical patent/KR20040024734A/ko
Application granted granted Critical
Publication of KR100904608B1 publication Critical patent/KR100904608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/002—Construction using optical delay lines or optical buffers or optical recirculation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명의 광버퍼 입력부 제어 장치는 외부의 제어신호에 따라 N(N은 양의 정수)번째 파장 다중화된 셀이 광버퍼에서 버퍼링되는 시간만큼 N+1번째 이하의 파장 다중화된 셀들을 N번째 셀이 광버퍼에서 버퍼링되는 시간 만큼 지연시켜 광버퍼로 인가되도록 해주는 광버퍼 입력부, 파장 다중화된 셀들에 포함된 셀포인터를 추출하는 셀포인터 추출부 및 셀포인터 추출부에서 추출된 셀포인터의 갯수에 따라 광버퍼 입력부가 서로 다른 지연시간을 갖도록 하는 제어신호를 출력하는 제어부를 이용하여 광버퍼 입력부 제어 방법은 버퍼링되는 각 셀들로부터 셀포인터를 추출하고 추출된 셀포인터의 수에 대응되는 시간 만큼 광버퍼에 인가될 파장 다중화된 셀들을 지연시킨다. 이처럼 광버퍼 입력부에서 광버퍼에 인가되는 파장 다중화된 신호를 버퍼링 시간 만큼 지연시킴으로써 초고속 파장 다중 셀의 버퍼링시 고속 처리를 가능하게 하여 충돌을 해소할 수 있으며, 전기적 제어를 위한 알고리즘이 매우 간단하여 제어에 소모되는 시간이 매우 짧으며 파장 다중화되어 입력되는 셀들을 미리 감지하지 않아도 되는 효과가 있다.

Description

다파장 광버퍼 입력부 제어 장치 및 제어 방법{Dynamic controller and controll method for multi-wavelength optical buffer}
도 1은 본 발명의 광버퍼 입력부 제어장치를 구비한 광버퍼의 구성을 나타내는 구성도.
도 2는 본 발명의 타임슬롯의 셀 포멧.
도 3는 본 발명의 광버퍼 입력단 제어장치에 의해 입력되는 셀이 광버퍼 입력단에 의해 지연되어 출력되는 과정을 설명하기 위한 타임차트.
도 4는 본 발명의 제어모듈 동작 알고리즘을 나타내는 도면.
본 발명은 광교환 시스템의 다파장 광버퍼 입력부 제어 장치에 관한 것으로, 보다 상세하게는, 각 셀에서 셀포인트를 추출하고 그 수를 카운트하여 다중화된 셀이 광버퍼에서 순차적으로 버퍼링되는 동안 그 이후의 셀들이 광버퍼 입력부에서 동일한 광지연을 갖도록 하여 셀간 충돌을 방지하는 다파장 광버퍼 입력부 제어 장치에 관한 것이다.
현재까지 발표된 망구조는 주로 파장분할 다중방식을 적용하고 있지만, 광섬 유증폭기의 평판이득 대역폭의 한계와 수신단에서 원하는 신호를 선택하기 위한 광필터의 파장 선택성 등의 한계로 인해 보다 대용량의 광스위칭 시스템을 구현하기 위해 최근에는 파장분할 다중화 방식과 함께 시간분할 다중화방식을 혼용하고 있다.
이러한 고속의 망구조에서 동일한 채널을 출력하고자 하는 셀들간의 충돌을 해소하기 위해서는 고속의 광버퍼가 필수적인 요소이다.
종래의 광버퍼 입력부에 대한 제어방법들은 대용량 광교환 시스템에서 동일한 출력단으로 출력하고자 하는 파장 다중 셀들간의 충돌을 해소하기 위해 다중화되어 입력되는 광셀들의 정보를 사전에 미리 파악해야 하고, 이를 위해서 복잡한 전기 회로가 필수적으로 요구되었다.
따라서, 복잡한 제어회로의 처리시간으로 인하여 셀들이 버퍼링되는 동안 충돌을 방지하기 위해 가드타임을 길게 해야 하기 때문에 초고속의 광교환 구조에 적용하기에는 많은 문제점들이 있다.
특히 셀들이 동일한 시간에 어느 한 채널로 집중될 경우 충돌의 위험이 더욱 높아진다.
따라서, 상술된 문제점들을 해결하기 위한 본 발명의 목적은 파장 다중화된 셀들이 광버퍼에서 버퍼링되는 동안 버퍼링되고 있는 셀의 이 후의 셀들을 버퍼링되는 시간동안 지연시키는데 있다.
위와 같은 목적을 달성하기 위한 본 발명의 다파장 광버퍼 입력부 제어 장치는 외부의 제어신호에 따라 N(N은 양의 정수)번째 파장 다중화된 셀이 광버퍼에서 버퍼링되는 시간만큼 N+1번째 이하의 파장 다중화된 셀들을 N번째 셀이 광버퍼에서 버퍼링되는 시간 만큼 지연시켜 광버퍼로 인가되도록 해주는 광버퍼 입력부, 파장 다중화된 셀들에 포함된 셀포인터를 추출하는 셀포인터 추출부 및 셀포인터 추출부에서 추출된 셀포인터의 갯수에 따라 광버퍼 입력부가 서로 다른 지연시간을 갖도록 하는 제어신호를 출력하는 제어부를 구비한다.
본 발명의 광버퍼 입력부 제어 방법은 버퍼링되는 각 셀들로부터 셀포인터를 추출하는 제 1단계 및 추출된 셀포인터의 수에 대응되는 시간 만큼 광버퍼에 인가될 파장 다중화된 셀들을 지연시키는 제 2단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명에 따른 광버퍼 입력부 제어장치를 구비한 광버퍼의 구성을 나타내는 구성도이다.
광버퍼 입력부(10)는 외부의 입력신호에 따라 어느 특정 셀이 광버퍼에서 버퍼링되는 동안 버퍼링되는 셀 이후 셀들을 버퍼링 시간만큼 지연시킨다.
이러한 광버퍼 입력부(10)는 다수의 광버퍼 입력단(11 내지 13)을 가지며, 각 광버퍼 입력단(11 내지 13)은 다중화되는 파장의 수만큼의 순차적으로 서로 다른 지연시간을 가지는 다수의 광경로(111 내지 114) 및 각 광경로에 대응되어 광경로의 입력단에 설치되어 해당 광경로로의 셀의 입력을 통제하는 광게이트(1 내지 4)를 구비한다.
본 발명의 실시예에서는 광신호가 최대 4개의 파장으로 다중화되므로 각 광버퍼 입력단(11 내지 13)은 4개의 광경로(111 내지 114)와 4개의 광게이트(1 내지 4)를 가지며 각 광경로(111 내지 114)는 광게이트(1 내지 4)를 통해 입사된 각 타임슬롯의 다중화된 광신호를 순차적으로 0T(지연되지 않음) 내지 3T까지 지연시킨다.
이러한 광버퍼 입력단(11 내지 13)의 수는 망구조에 따라 임의 조절이 가능하다.
셀포인터 추출부(20)는 각 셀의 시작점을 나타내는 셀포인터를 광학적으로 추출한다.
본 발명에서는 도 2에 도시된 타임슬롯내의 셀 포맷과 같이 각 파장의 셀들 앞단에 셀 포인터로 각 셀의 시작점을 나타내는 비트를 가지고 있다. 이러한 셀 포인터를 사용하는 이유는 스위칭에 필요한 전기적 제어장치를 최소화함으로써 100 Gbps에서도 동작이 가능한 버퍼를 제공하기 위함이다.
도 1에 도시된 셀포인터 추출부(20)는 본 발명의 일 실시예로 각 셀에서 셀포인터를 추출하여 이용한 광버퍼이다.
이처럼 셀포인터 추출부(20)로 사용되는 광버퍼는 테라헤르츠 광 비대칭 역다중화기(Terahertz Optical Asymmetric Demultiplexer:TOAD)를 사용하여 셀의 시작점을 나타내는셀 포인터를 광학적으로 추출하여 광버퍼 내부의 스위치를 제어한다.
AWG 역다중화기(21)는 고속의 광버퍼의 입력단(10)으로부터 같은 시간축상에 입력되는 파장을 분리하며, 테라헤르츠 광 비대칭 역다중화기(22-1 ~ 22-4)는 반도체광 증폭기(SOA:Semiconductor Optical Amplifer)를 구비하여 AWG 역다중화기(21)에서 분리된 파장의 셀 포인터를 고속으로 검출한다.
본 실시예에서는 이러한 테라헤르츠 광 비대칭 역다중화기(22-1 ~ 22-4)로 미국의 프린스턴 대학의 P. R. Prucnal이 제안한 셀프-클럭킹(Self-Clocking) 모듈을 이용한다.
광순환기(23-1 ~ 23-4)는 AWG 역다중화기(21)에서 분리된 파장의 광신호를 순환시켜 테라헤르츠 광 비대칭 역다중화기(22-1 ~ 22-4)로 전송하고 테라헤르츠 광 비대칭 역다중화기(22-1 ~ 22-4)에서 고속 검출된 데이터를 순환시켜 출력한다.
스위치(24-1 ~ 24-3)는 테라헤르츠 광 비대칭 역다중화기(22-1 ~ 22-4)에서 고속검출된 셀 포인터의 유무에 따라 스위칭하여 셀포인터가 없는 경우에는 광순환기(23-1 ~ 23-4)로부터 입력된 데이터가 직접 출력되도록 하고 셀포인터가 있는 경우에는 지연선(25-1 ~ 25-3)을 통해서 T(한 타임슬롯의 주기) 주기 만큼 지연되어 출력되도록 한다.
광커플러(26-1 ~ 26-3)는 스위치(24-1 ~ 24-3)에서 직접 출력되거나 지연 출력된 데이터와 테라헤르츠 광 비대칭 역다중화기(22-1 ~ 22-4)에서 추출한 데이터를 결합하여 출력한다.
제어부(30)는 셀포인터 추출부(20)에서 추출된 셀포인터의 수에 따라 광버퍼 입력단(10)의 광게이트(1 내지 4)를 제어하여 현재 버퍼링되고 있는 n(n은 양의 정 수)번째 셀 이후의 셀들(n+1, n+2, ~ )을 n번째 셀이 버퍼링되는 시간만큼 지연시킨다.
도 3는 본 발명의 광버퍼 입력단 제어장치에 의해 입력되는 셀이 광버퍼 입력단에 의해 지연되어 출력되는 과정을 설명하기 위한 타임차트이다.
도 3a 내지 도 3c는 도 1의 (a)노드 내지 (c)노드에서 각 타임슬롯의 셀상태를 나타낸다.
도 3a와 같이 동일 시간축상에서 파장 다중화되어 들어오는 셀들 중 3개의 파장으로 다중화된 n번째 타임슬롯 Tn의 셀은 각 광버퍼 입력단(11 내지 13)의 광경로(111)을 거쳐 지연없이 (b)노드에 도달하여 AWG 역다중화기(21)에서 파장별로 분리된다.
이때, 분리된 각 파장의 셀들은 앞단에 셀포인터를 가지고 있다.
분리된 각 파장의 셀들(λ1, λ2, λ4)이 각각 테라헤르츠 광 비대칭 역다중화기(22-1, 22-2, 22-4)에 입사되면 입사된 셀포인터는 시계방향(CW) 펄스와 반시계방향(CCW) 펄스로 나누어지게 되고, CW 펄스가 먼저 반도체 광 증폭기(SOA)를 통과하면서 반도체 광 증폭기(SOA)를 포화시킨다. 이때 CW 펄스는 반도체 광 증폭기(SOA)내에서 위상지연을 겪지 않는다.
반도체 광 증폭기(SOA)가 포화된 이후에 CCW 펄스가 들어오게 되는데, 이 펄스는 π 만큼의 위상 지연을 겪게된다.
이렇게 되면 두 펄스가 다시 결합되었을 때 입력측에서는 상쇄간섭이 일어나 는 반면에, 출력측에서는 보강간섭이 일어나게 되어 셀포인터는 입력된 반대방향으로 출력된다.
즉, 파장 λ1을 갖는 셀의 셀포이터는 스위치(24-1) 및 제어부(30)의 1번 포트로 인가되며, 파장 λ2를 갖는 셀의 셀포이터는 스위치(24-2) 및 제어부(30)의 2번 포트로 인가되고, 파장 λ4를 갖는 셀의 셀포이터는 제어부(30)의 1번 포트로 인가되어 각각 해당 스위치(24-1, 24-2) 및 제어부(30)에 대한 제어신호로 사용된다.
셀포인터의 뒤를 따라 들어오는 데이터 펄스에 대해서는 반도체 광 증폭기(SOA)의 이득 회복시간이 상당히 길기 때문에, CW 펄스와 CCW 펄스 둘 다 반도체 광 증폭기(SOA)내에서 상대적으로 거의 같은 양의 위상지연을 겪게 되어 셀포인터와는 반대로 들어왔던 입력포트로 다시 나가게된다.
그러므로 입력포트로 나간 데이터는 순환기(23-1 ~ 23-4)에 의해 순환하여 순환기(23-1 ~ 23-4)의 3번 포트로 출력되어 파장 λ1을 갖는 셀의 데이터는 (C)노드로 바로 출력되고, 파장 λ2 및 파장 λ4를 갖는 셀의 데이터는 각각 스위치(24-1) 및 스위치(24-3)으로 출력된다.
파장 λ2의 데이터는 파장 λ1을 갖는 셀의 셀포인터에 의해 스위치(24-1)가 지연선(25-1) 쪽으로 스위칭되어 T주기 만큼 지연된 후 광커플러(26-1)을 통해 (C)노드로 출력되어 도 2c에서와 같이 Tn에 출력된 파장 λ1의 데이터에 이어 T(n+1)에 파장 λ2의 데이터가 출력된다.
파장 λ4의 데이터는 파장 λ3를 갖는 셀이 없으므로 해당 셀의 셀포인터가 출력되지 않아 스위치(24-1)가 지연선(25-3)이 아닌 다른 경로로 스위칭되어 지연없이 광커플러(26-3)를 통해 스위치(24-2)로 인가된다.
그런데, 스위치(24-2)는 파장 λ2를 갖는 셀의 셀포인터에 의해 지연선(25-2) 쪽으로 스위칭되므로 파장 λ4의 데이터는 T주기 만큼 지연된 후 광커플러(26-2)을 통해 다시 스위치(24-1)로 인가된다.
역시 스위치(24-1)는 파장 λ1을 갖는 셀의 셀포인터에 의해 지연선(25-1) 쪽으로 스위칭되므로 파장 λ4의 데이터는 T주기 만큼 더 지연된 후 광커플러(26-1)을 통해 (C)노드로 출력된다. 본 발명에서 스위치(24-1 ~ 24-3)들은 마지막 파장의 데이터가 통과할 때 까지 그 상태을 유지한다.
즉, AWG 역다중화기(21)에서 분기된 파장 λ4의 데이터는 2T주기 만큼 지연된 후 출력되므로 파장 λ3를 갖는 셀이 없지만 파장 λ1, λ2, λ4 를 갖는 셀들은 시간축상에서 비어 있는 타임슬롯을 만들지 않고 도 3c와 같이 연속적으로 출력된다.
상술한 바와 같이 타임슬롯 Tn(n은 임의의 정수)에 3개의 서로 다른 파장을 갖는 셀들이 있어 이 셀들이 버퍼링되어 (C)노드로 출력되는데 총 3T의 시간이 소요되었다.
그러므로 광버퍼 입력단(10)에 타입슬롯 T(n+1) 이하의 셀들을 전체적으로 3T 만큼씩 지연시켜주어야 한다.
테라헤르츠 광 비대칭 역다중화기(22-1, 22-2, 22-4)로부터 추출된 셀포인터가 각각 제어부(30)의 입력포트(1, 2, 4)에 인가된다.
제어부(30)는 인가된 셀포인터의 수를 파악한 후 그 수에 대응되는 광버퍼 입력부(10)의 광게이트들을 제어하기 위한 제어신호를 출력포트(①, ②, ③, ④, ⑤)로 출력한다.
즉, 도 4와 같이 출력포트(⑤)는 셀포인터가 하나도 입력되지 않는 경우에만 "L" 신호가 출력되도록 하고 그 외에는 "H" 신호가 출력되도록 고정된다. 그리고, 다른 출력포트(①, ②, ③, ④)들은 셀포인터가 하나도 입력되지 않는 경우에는 모두 "L" 신호가 출력되고, 셀포인터가 1개 입력되는 경우에는 출력포트(①)만, 셀포인터가 2개 입력되는 경우에는 출력포트(②)만, 셀포인터가 3개 입력되는 경우에는 출력포트(③)만, 셀포인터가 4개 입력되는 경우에는 출력포트(④)만 "H" 신호가 출력되도록 제어된다.
각 광버퍼 입력단(11, 12, 13)의 광게이트(1)를 온/오프 시키는 제 1제어신호는 인버터 I1에 의해 반전된 출력포트(⑤)의 신호와 출력포트(①)의 신호가 논리합되어 생성된다.
각 광버퍼 입력단(11, 12, 13)의 광게이트(2)를 온/오프 시키는 제 2제어신호는 논리소자 AND1에 의해 출력포트(⑤)의 신호와 출력포트(②)의 신호가 논리곱되어 생성되며, 광게이트(3)를 온/오프 시키는 제 3제어신호는 논리소자 AND2에 의해 출력포트(⑤)의 신호와 출력포트(③)의 신호가 논리합되어 생성되며, 광게이트(4)를 온/오프 시키는 제 4제어신호는 논리소자 AND3에 의해 출력포트(⑤)의 신호와 출력포트(④)의 신호가 논리합되어 생성된다.
상술된 제어부(30)의 동작에 따라 타임슬롯 Tn의 셀들에 의해 발생된 셀포인터가 3개이므로 출력포트(③)와 출력포트(⑤)가 "H" 신호를 출력하게 되고 이에 따라 제 3제어신호만 "H"로 광게이트(3)에 인가된다.
따라서 광버퍼 입력단(11, 12, 13)의 광게이트(3)만 온되어 T(n+1) 이하의 셀들은 2T 만큼씩 지연된다.
즉, 타임슬롯 Tn의 셀들이 버퍼링되는 동안 광버퍼 입력단(11)의 입력단에 있던 타임슬롯 T(n+1)의 셀들은 도 3b에서와 같이 광게이트(3)를 거쳐 2T 주기 만큼 지연되어 타임슬롯 T(n+3)에 AWG 역다중화기(21)에 인가된다.
타임슬롯 T(n+3)에 AWG 역다중화기(21)에 인가된 파장 λ4를 갖는 셀은 1개의 셀포인터를 가지므로 제 1제어신호만이 "H"로 출력되어 각 광버퍼 입력단(11, 12, 13)의 광게이트(1)를 온시켜 타임슬롯 T(n+4)의 셀은 지연없이 AWG 역다중화기(21)에 인가된다.
타임슬롯 T(n+4)에 AWG 역다중화기(21)에 인가된 셀들은 광버퍼에서 버퍼링되는데 3T의 시간이 소요되고 이 셀들에서는 4개의 셀포이터가 추출되므로 광게이트(4)만 오픈되어 타임슬롯 T(n+5)의 셀들은 3T 시간동안 지연되어 타임슬롯 T(n+8)에 AWG 역다중화기(21)로 인가된다.
이렇게 AWG 역다중화기(21)로 인가된 각 타임슬롯의 셀들은 파장에 따라 순차적으로 버퍼링되어 도 3c에서와 같이 비는 시간없이 연속적으로 (C)노드로 출력된다.
이처럼 본 발명에서는 어느 특정 타임슬롯 Tn의 셀들이 광버퍼에서 순차적으로 버퍼링되는 동안 버퍼링되는 시간 만큼 그 이후의 타임슬롯들(T(n+1) ∼ )의 셀들을 광버퍼 입력단(10)에서 지연시켜주며 이러한 지연은 버퍼링되고 있는 셀들의 셀포인터를 이용한다.
상술한 바와 같이, 셀포인터를 이용하여 어느 특정 타임슬롯의 셀들이 광버퍼에서 버퍼링되는 시간동안 그 이후 타임슬롯의 셀들을 동일한 시간 만큼 지연시켜 주어 초고속 파장 다중 셀의 버퍼링시 고속 처리를 가능하게 하여 충돌을 해소할 수 있다. 또한, 본 발명의 제어장치는 전기적 제어를 위한 알고리즘이 매우 간단하여 제어에 소모되는 시간이 매우 짧으며 파장 다중화되어 입력되는 셀들을 미리 감지하지 않아도 되는 효과가 있다.

Claims (9)

  1. 외부의 제어신호에 따라 N(N은 양의 정수)번째 파장 다중화된 셀이 광버퍼에서 버퍼링되는 시간만큼 N+1번째 이하의 파장 다중화된 셀들을 상기 N번째 셀이 상기 광버퍼에서 버퍼링되는 시간 만큼 지연시켜 상기 광버퍼로 인가되도록 해주는 광버퍼 입력부;
    파장 다중화된 셀들에 포함된 셀포인터를 추출하는 셀포인터 추출부; 및
    상기 셀포인터 추출부에서 추출된 셀포인터의 갯수에 따라 상기 광버퍼 입력부가 서로 다른 지연시간을 갖도록 하는 상기 제어신호를 출력하는 제어부를 구비하는 것을 특징으로 하는 광버퍼 입력부 제어 장치.
  2. 제 1 항에 있어서,
    상기 광버퍼 입력부는 상기 제어신호에 따라 입력되는 파장 다중화된 셀들이 서로 다른 경로를 거쳐 서로 다른 지연시간을 갖도록 하는 적어도 하나의 광버퍼 입력단을 구비하는 것을 특징으로 하는 광버퍼 입력부 제어 장치.
  3. 제 2 항에 있어서, 상기 광버퍼 입력단은
    다중화되는 파장의 수만큼의 순차적으로 서로 다른 지연시간을 가지는 다수의 광경로; 및
    상기 각 광경로에 대응되도록 광경로의 입력단에 설치되어 해당 광경로로의 셀의 입력을 통제하는 다수의 광게이트를 구비하는 것을 특징으로 하는 광버퍼 입력부 제어 장치.
  4. 제 3 항에 있어서,
    상기 제어부는 추출된 셀포인터의 수에 따라 대응되는 어느 하나의 상기 광게이트만을 온/오프 시키는 제어신호를 출력하는 것을 특징으로 하는 광버퍼 입력부 제어 장치.
  5. 제 1 항에 있어서,
    상기 셀포인터 추출부는 테라헤르츠 광 비대칭 역다중화기를 이용하여 역다중화된 각 파장의 셀에서 셀포인터를 추출하는 것을 특징으로 하는 광버퍼 입력부 제어 장치.
  6. 제 5 항에 있어서,
    상기 셀포인터 추출부는 추출된 셀포인터를 이용하여 상기 광버퍼 입력부를 통해 인가되는 다중화된 셀들의 파장 순서에 상관없이 역다중화된 각 파장의 셀들이 연속적으로 출력되도록 하는 광버퍼인 것을 특징으로 하는 광버퍼 입력부 제어 장치.
  7. 버퍼링되는 각 셀들로부터 셀포인터를 추출하는 제 1단계; 및
    상기 추출된 셀포인터의 수에 대응되는 시간 만큼 광버퍼에 인가될 파장 다중화된 셀들을 지연시키는 제 2단계를 포함하는 광버퍼 입력부 제어 방법.
  8. 제 7 항에 있어서,
    상기 제 1단계는 테라헤르츠 광 비대칭 역다중화를 이용하여 광버퍼에서 역다중화된 각 파장의 셀들로부터 셀포인터를 추출하는 것을 특징으로 하는 광버퍼 입력부 제어 방법.
  9. 제 8 항에 있어서,
    상기 제 2단계는 추출된 셀포인터의 수가 M(M은 양의 정수)인 경우 (M-1) ×T(타임슬롯의 주기) 만큼의 시간을 지연시키는 것을 특징으로 하는 광버퍼 입력부 제어 방법.
KR1020020056164A 2002-09-16 2002-09-16 다파장 광버퍼 입력부 제어 장치 및 제어 방법 KR100904608B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020056164A KR100904608B1 (ko) 2002-09-16 2002-09-16 다파장 광버퍼 입력부 제어 장치 및 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020056164A KR100904608B1 (ko) 2002-09-16 2002-09-16 다파장 광버퍼 입력부 제어 장치 및 제어 방법

Publications (2)

Publication Number Publication Date
KR20040024734A KR20040024734A (ko) 2004-03-22
KR100904608B1 true KR100904608B1 (ko) 2009-06-25

Family

ID=37327777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020056164A KR100904608B1 (ko) 2002-09-16 2002-09-16 다파장 광버퍼 입력부 제어 장치 및 제어 방법

Country Status (1)

Country Link
KR (1) KR100904608B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041951A (ja) * 1996-07-22 1998-02-13 Oki Electric Ind Co Ltd 光バッファ装置
JPH10145390A (ja) * 1996-11-15 1998-05-29 Oki Electric Ind Co Ltd 光バッファメモリ装置
JPH10164068A (ja) * 1996-11-25 1998-06-19 Oki Electric Ind Co Ltd 光バッファ装置および光バッファリング方法
KR19990065737A (ko) * 1998-01-16 1999-08-05 이계철 셀 포인터를 이용한 광버퍼

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041951A (ja) * 1996-07-22 1998-02-13 Oki Electric Ind Co Ltd 光バッファ装置
JPH10145390A (ja) * 1996-11-15 1998-05-29 Oki Electric Ind Co Ltd 光バッファメモリ装置
JPH10164068A (ja) * 1996-11-25 1998-06-19 Oki Electric Ind Co Ltd 光バッファ装置および光バッファリング方法
KR19990065737A (ko) * 1998-01-16 1999-08-05 이계철 셀 포인터를 이용한 광버퍼

Also Published As

Publication number Publication date
KR20040024734A (ko) 2004-03-22

Similar Documents

Publication Publication Date Title
JP3187508B2 (ja) 光スイッチおよびスイッチングモジュール
US6763191B1 (en) Optical switching apparatus and methods
JP5932153B2 (ja) 大容量ネットワークノード
JP5194847B2 (ja) 光パケットスイッチ装置および光パケットスイッチ方法
EP1467592B1 (en) Optical switch
CA2339902A1 (en) Photonic communication system with sub-"line rate" bandwidth granularity
KR100904608B1 (ko) 다파장 광버퍼 입력부 제어 장치 및 제어 방법
US6445473B1 (en) Optical switching apparatus using wavelength division multiplexing technology
KR100259173B1 (ko) 셀포인터를이용한광버퍼
KR20210122400A (ko) 데이터 센터 내부 네트워크용 InP 기반의 광집적 스위치 모듈
US6888664B2 (en) Wavelength converting apparatus using optical source having fixed wavelength and an optical cross connect system adapting thereof
Sakamoto et al. Optical packet synchronizer using wavelength and space switching
Calabretta et al. All-optical label processing in optical packet switched networks
US7260329B1 (en) All optical time division multiplexer and packet switch using optical codewords and optically actuated optical switches
JP2749901B2 (ja) 光信号可変遅延装置を用いた光クロックの遅延方法
JPH06292246A (ja) 光クロスコネクトシステム
KR100310830B1 (ko) 광시분할다중화방식에기반한광패킷스위칭시스템
Di Lucente et al. FPGA controlled integrated optical cross-connect module for high port-density optical packet switch
KR100248411B1 (ko) 파장분할 다중화 방식 버퍼 메모리 구현방법
KR100273063B1 (ko) 루프 미러를 이용한 다파장 광버퍼
AU3613499A (en) Optical communications network
CN104660334B (zh) 一种易于扩展端口数的光串并转换器
Sakamoto et al. Demonstration of an optical packet synchronizer for an optical packet switch
Gao et al. Simulation of all-optical time division multiplexed router
Aleksic A Novel Optical Packet/Burst Switch Architecture Comprising Internal Fiber Rings

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 9