JPH0488645A - 導電性ペーストと半導体装置の実装方法 - Google Patents

導電性ペーストと半導体装置の実装方法

Info

Publication number
JPH0488645A
JPH0488645A JP20327990A JP20327990A JPH0488645A JP H0488645 A JPH0488645 A JP H0488645A JP 20327990 A JP20327990 A JP 20327990A JP 20327990 A JP20327990 A JP 20327990A JP H0488645 A JPH0488645 A JP H0488645A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive paste
protruding
powder
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20327990A
Other languages
English (en)
Inventor
Seiichi Nakatani
誠一 中谷
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20327990A priority Critical patent/JPH0488645A/ja
Publication of JPH0488645A publication Critical patent/JPH0488645A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置の導体パターンが形成された基板
への電気的接続方法に関するものであり、特に導電性ペ
ーストとそれを用いた半導体装置のフェースダウンボン
ディング法に関するものである。
従来の技術 従来、裸の半導体装置を導体パターンが形成された′!
sFLに電気的に接続する方法としては、メツキ技術に
より半導体装置の電極パッド上に形成した突出接点を用
いたものが知られている。
特に、米国特許第4661192号公報においては、導
電性接着剤を用いてフェースダウンにより半導体装置を
基板に簡易的に接続する方法が述べられている。
以下図面を参照しながら、従来の半導体装置の接続法に
付いて説明する。第5図は突出接点を形成する工程であ
り、第6図は突出接点を平坦化する工程であり、第7図
は導電エポキシ樹脂を転写する工程であり、第8図は基
板へ半導体!宜を接続する工程である。第5図において
、15は半導体装置であり、16は電極パッドである。
17はキャピラリであり、18はボールである。19は
金属ワイヤであり、20は水素炎トーチである。
22は電極バッドに接続されたボールであり、24は残
存した金属ワイヤである。第6図において、26は平坦
化されたボールであり、28は平坦面が形成された基材
である。第7図において、30は導電性エポキシ樹脂で
あり、32は支持基材である。第8図において、36は
基板である。
以上のように構成された従来の半導体装置の接続法につ
いて、以下その概略を説明する。まず、第5図に示すよ
うに金属ワイヤ19の先端を水素炎トーチ20によって
溶融させボール18を形成し、キャピラリ17によって
半導体装置15の電極パッド16に固着したのち、金属
ワイヤ19を引っ張ることにより切断して、電極パッド
16上にボール22と残存する金属ワイヤ24からなる
突出接点を形成する0次に第6図に示すように、半導体
装置15を平坦面が形成された基材28に押し付けるこ
とにより平坦化したボール26を得る。さらに、第7図
に示すように、平坦化したボール26を有する半導体装
置15を、支持基材32上に形成した導電性エポキシ樹
脂30に押し当てることにより、平坦化したボール26
上に導電性エポキシ樹脂30を転写する。以上のように
して、電極パッド16上の平坦化したボール26上に導
電性エポキシ樹脂30を形成した半導体装置15を、第
8図に示すように、基板36の導体の導体パターン34
に位置合わせして固着することによって、電気的接続を
行うものである。
発明が解決しようとする課題 しかしながら上記のような半導体装置の接続方法では、
突出接点の形成において、金属ワイヤを引っ張ることに
より切断するため、電極パッド上に固着したボールに残
存する金属ワイヤが一定でなく、ボールを平坦化する工
程において、残存する金属ワイヤによって隣接するボー
ルと短絡するという課題を有していた。
また、平坦化したボールの平坦面の全面に導電性エポキ
シ樹脂を形成するため、基板の導体パターンに接続した
際に、導電性エポキシ樹脂が広がって、隣接する導体パ
ターンと短絡するという課題を有している。
さらに、導電性エポキシ樹脂接着剤により接続すること
は、電気的抵抗が高(、熱に対する応力にも弱いという
課題を有している。さらに、樹脂であるため耐熱性に乏
しく120℃以上の高温での信頼性に欠けるという課題
を有している。
本発明は上記課題に鑑み、半導体装置を導体パターンが
形成された基板に信頼性よく電気的接続を行うことがで
きる金属接合用導電性ペーストと、それを用いた半導体
装置の実装方法を提供するものである。
課題を解決するための手段 上記課題を解決するため、半導体装置の導体パターンが
形成された基板への実装方法において、金属ワイヤの先
端に熱エネルギーによってボールを形成する工程と、前
記ボールをキャピラリにより半導体装置の電極バッド上
に圧着した後、キャピラリをループ状軌道をもって移動
した後金属ワイヤを切断する事により二段突出形状の突
出電極を形成する工程と、平坦面が形成された基材を半
導体装置の突出接点に押し当てることによって突出接点
を平坦化させる工程と、平坦化した突出接点を別に用意
した支持基材上に、平均粒径が10μm以下のAu粉末
にSi粉末もしくはGe粉末を加えた無機成分に、少な
(とも溶剤を加えてなる導電性ペーストを塗工し前記塗
工面に合わせて前記突出接点上のみに前記導電性ペース
トを転写する工程と、半導体装置を導体パターンが形成
された基板の所望の位置に搭載する工程と、前記半導体
装置を搭載した基板を熱処理することにより前記導電性
ペーストを溶解させ、前記突出接点と基板導体パターン
との電気的接合を行う工程とを含むことによって、半導
体装置の実装を実現するものである。
作用 本発明は、上記した構成によって、半導体装置の電極パ
ッド上に2段突出状の突出接点を信頼性よく形成するこ
とができ、かつ前記導電性ペーストにより低音金属合金
で、突出接点と導体パターンを接合するため、接合抵抗
も低いものとなる。
実施例 以下本発明の一実施例の導電性ペーストおよびそれを用
いた半導体装置の実装方法について、図面を参照しなが
ら説明する。第1図(a)〜(e)は本発明の第一の実
施例における突出接点を形成する工程図であり、第2図
は、本発明の一実施例の突出接点を平坦化する工程図で
あり、第3図は本発明の一実施例の導電性ペーストを転
写する工程図であり、第4図は本発明の一実施例の基板
へ半導体装置を接続する工程図である。
まず、導電性ペーストは、第1表に示す無機組成の粉末
を用いた。
(以 下 余 白) 第1表 導電性ペースト組成 (重量%)Au粉末の粒
径は約1μm、Si粉末は約3μm、C;e粉末粒径は
約4μmのものを用いた。
次に、第1表に示す無機組成の粉末に、溶剤としてテル
ピネオールを加え3段ロールにてペースト状に混練した
。なお導電性ペーストの無機組成はAuとStもしくは
Geの共晶点組成とその近辺の組成とした。
次に、本発明の半導体装置の実装方法について詳細に述
べる。第1図において、1は半導体装置であり、2は、
電極パッドである。3はキャピラリであり、4は孔であ
る。5はAuワイヤであり、7は電極バッドに固着した
ボールであり、8はボール上に残存するAuワイヤであ
る。第2図において、9は平坦化された突出接点であり
、10は平坦面が形成された基材である。第3図におい
て、11は前記導電性ペーストであり、12は支持基材
である。第4図において、13は導体パターンであり、
14は基板である。
以上のように構成された半導体装置の実装方法について
、以下図面を用いて説明する。まず、第1M(a)(7
>様にボールを形成する。このボール6は公知のように
ガス炎または、静電放電等によって形成される0次に第
1図(b)の様に半導体装置1の電極パッド2に超音波
振動もしくは熱圧着する。
次に、第1図(C)の欅にAuワイヤ5をキャピラリ3
の孔に通した状態でキャピラリ3を第1図(イ)に示す
ようにループ状軌道に移動させ、第1図(e)に示すよ
うに電極に固着したボール7の上部に逆U字状にAuワ
イヤを残存させてキャピラリ3を降下してAuワイヤ5
を切断する0以上の工程により、半導体装置1の電極バ
ッド2上に2段突出形状の突出接点が形成される。半導
体装置lのすべての電極パッド2上に突出接点を形成し
た後、第2図に示すように表面が粗であるような基材1
0に押しあてることにより、上部が平坦化し、その表面
が粗であるような突出接点9が得られる。つぎに第3図
に示すように、平坦化し表面が粗である欅な突出接点9
を有する半導体装W1を、支持基材上に塗布した前記導
電性ペースト11に当てることにより、前記突出接点上
に転写する。このとき、導電性ベース)11の膜厚は、
2段突出形状の突出接点の2段目程度であることが望ま
しい。
次に、導電性ペーストを塗布した半導体装置lを、第4
図に示すように、基板14の導体パターン13に位置合
わせして搭載し、窒素中で約400℃に加熱して前記導
電性ペーストを溶解させ導体パターンと前記突出接点を
電気的に接合させる。
第1表の無機組成による導電性ペーストでの接合におい
てペースト障1〜4のすべての組成で良好な接合が得ら
れた。このことは、前記の様な温度でAtJ合金が生成
されたことを示すもので、サーマルシタツク試験におい
ても良好な結果が得られた。また本発明の導電性ペース
トは、低融点合金によって接合を形成するため、共晶点
から太きくずれる組成では良好な接合が得られないこと
は言うまでもない。
このとき、導体パターンおよび突出接点の材料は、導電
性ペーストとの濡れ性からAu導体が望ましい、また前
記導電性ペーストの塗布後、導通チエツクにより半導体
装置が不良品の場合は、熱処理前であれば交換が可能で
ある。さらに、本発明では、使用する基板に制約がある
。すなわち、400℃で溶解させるためシリコンと基板
との熱膨張が一致していることが必要であるためである
このような性能を満足させるものとしては、ガラスとセ
ラミックの複合による低温焼結セラミック基板がある。
以上のように本実施例によれば、均一な形状の突出接点
が得られ、かつ金属合金による信頼性の高い接合かえら
れる。
発明の効果 以上のように本発明の導電性ペーストと半導体装置の実
装方法によれば、半導体装置の電極パッドに2段突出形
状の接点を従来のネイルヘッドボンディングの技術を用
いて形成でき、その突出接点上に選択的に転写した前記
導電性ペーストによって半導体装置を基板の導体パター
ンに電気的な接合を行うことができる。この接続は、金
属接合であり、電気的偉績性は言うに及ばず、機械的に
も強固な接続が得られる。これにより、極めて安定で、
信頼性の高い半導体装置の実装が実現でき、きわめて実
用価値の高いものである。
【図面の簡単な説明】
第111(a)〜(e)は本発明の第一の実施例の突出
接点を形成する工程図、第2図は本発明の一実施例の突
出接点を平坦化する工程図、第3図は本発明の一実施例
の導電性ペーストを転写する工程図、第4図は本発明の
一実施例の基板へ半導体装置を接続する工程図、第5図
は突出接点を形成する工程図、第6図は突出接点を平坦
化する工程図、第7図は導電性エポキシ樹脂を転写する
工程図、第8図は基板へ半導体装置を接続する工程図で
ある。 1.15・・・・・・半導体装置、2,16・・・・・
・電極パッド、3.17・・・・・・キャピラリ、4・
・・・・・孔、5゜19・・・・・・Auワイヤ、6,
18・・・・・・ボール、7゜22・・・・・・電極パ
ッドに固着したボール、8.24・・・・・・ボール上
に残存するAuワイヤ、9.26・・・・・・平坦化さ
れた突出接点、to、2B・・・・・・平坦面が形成さ
れた基材、11・・・・・・導電性ペースト、12.3
2・・・・・・支持基材、13.34・・・・・・導体
パターン、14.36・・・・・・基板、2o・・・・
・・水素炎トーチ、30・・・・・・導電性エポキシ樹
脂。 代理人の氏名 弁理士 粟野重孝 はか1名↓ 番 番 番 (−・手鞠1! !・−4L′にハ゛1.ド 5−−−Au ”71丁 c −−−F−ル

Claims (4)

    【特許請求の範囲】
  1. (1)平均粒径が10μm以下のAu粉末90.0〜9
    9.0重量%に、平均粒径10μm以下のSi粉末を1
    .0〜10.0重量%含有した無機成分に、少なくとも
    溶剤を加えてなることを特徴とする導電性ペースト。
  2. (2)半導体装置の導体パターンが形成された基板への
    実装方法において、金属ワイヤの先端に熱エネルギーに
    よってボールを形成する工程と、前記ボールをキャピラ
    リにより半導体装置の電極パッド上に圧着した後、キャ
    ピラリをループ状軌道をもって移動した後金属ワイヤを
    切断する事により二段突出形状の突出電極を形成する工
    程と、平坦面が形成された基材を半導体装置の突出接点
    に押し当てることによって突出接点を平坦化させる工程
    と、平坦化した突出接点を別に用意した支持基材上に、
    平均粒径が 10μm以下のAu粉末90.0〜99.0重量%に、
    平坦粒径10μm以下のSi粉末を1.0〜10.0重
    量%含有した無機成分に、少なくとも溶剤を加えてなる
    導電性ペーストを塗工し前記塗工面に合わせて前記突出
    接点上のみに前記導電性ペーストを転写する工程と、半
    導体装置を導体パターンが形成された基板の所望の位置
    に搭載する工程と、前記半導体装置を搭載した基板を熱
    処理することにより前記導電性ペーストを溶解させ、前
    記突出接点と基板導体パターンとの電気的接合を行う工
    程とを含むことを特徴とする半導体装置の実装方法。
  3. (3)平均粒径が10μm以下のAu粉末80.0〜9
    5.0重量%に、平均粒径10μm以下のGe粉末を5
    .0〜20.0重量%含有した無機成分に、少なくとも
    溶剤を加えてなることを特徴とする導電性ペースト。
  4. (4)半導体装置の導体パターンが形成された基板への
    実装方法において、金属ワイヤの先端に熱エネルギーに
    よってボールを形成する工程と、前記ボールをキャピラ
    リにより半導体装置の電極パッド上に圧着した後、キャ
    ピラリをループ状軌道をもって移動した後金属ワイヤを
    切断する事により二段突出形状の突出電極を形成する工
    程と、平坦面が形成された基材を半導体装置の突出接点
    に押し当てることによって突出接点を平坦化させる工程
    と、平坦化した突出接点を別に用意した支持基材上に平
    均粒径が10μm以下のAu粉末80.0〜95.0重
    量%に、平均粒径10μm以下のGe粉末を5.0〜2
    0.0重量%含有した無機成分に、少なくとも溶剤を加
    えてなる導電性ペーストを塗工し、前記塗工面に合わせ
    て前記突出接点上のみに前記導電ペーストを転写する工
    程と、半導体装置を導体パターンが形成された基板の所
    望の位置に搭載する工程と、前記半導体装置を搭載した
    基板を熱処理することにより前記導電性ペーストを溶解
    させ、前記突出接点と基板導体パターンとの電気的接合
    を行う工程とを含むことを特徴とする半導体装置の実装
    方法。
JP20327990A 1990-07-31 1990-07-31 導電性ペーストと半導体装置の実装方法 Pending JPH0488645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20327990A JPH0488645A (ja) 1990-07-31 1990-07-31 導電性ペーストと半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20327990A JPH0488645A (ja) 1990-07-31 1990-07-31 導電性ペーストと半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JPH0488645A true JPH0488645A (ja) 1992-03-23

Family

ID=16471423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20327990A Pending JPH0488645A (ja) 1990-07-31 1990-07-31 導電性ペーストと半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JPH0488645A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array
US6921018B2 (en) 2000-12-07 2005-07-26 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array

Similar Documents

Publication Publication Date Title
JPH06103703B2 (ja) 半田付け方法
JPH077038A (ja) 電子パッケージ
JP2002026070A (ja) 半導体装置およびその製造方法
JPH0234949A (ja) 半導体装置の実装方法
JPH11186334A (ja) 半導体実装装置及びその製造方法及び異方性導電材料
JPH0521523A (ja) 半導体装置実装用基板
JPH09162230A (ja) 電子回路装置及びその製造方法
JP2755696B2 (ja) 半導体装置及びその製造方法
JPS5835935A (ja) 半導体装置及びその製造方法
JPH0488645A (ja) 導電性ペーストと半導体装置の実装方法
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP2780511B2 (ja) 導電性ペーストと半導体装置の実装方法
JP3014020B2 (ja) 半導体装置の製造方法
JPH04169001A (ja) 導電性ペーストと半導体装置の実装方法
JP3887993B2 (ja) Icチップと回路基板との接続方法
JPH01226161A (ja) 半導体チップの接続方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JPS63168028A (ja) 微細接続構造
JP2002171055A (ja) 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法
JPH01226162A (ja) 半導体チップの接続方法
JPH05136143A (ja) 半導体素子及びその製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
CN101752335B (zh) 半导体装置以及半导体装置的制造方法
JPH09148379A (ja) 突起電極形成方法
JP2000332060A (ja) 半導体装置およびその製造方法