JPH0488563A - 回路図形入力装置及びその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第１２図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 （ａ）第１の発明の一実施例（第１図、第３図〜第１１
図） （ｂ）第２の発明の一実施例（第２図、第３図〜第１１
図） 発明の効果 〔概要〕 回路設計に用いられる回路図入力装置に関し、特に回路
要素の各端子の属性に応じて回路図の入力を行なう回路
図入力装置に関し、 回路図作成とアナログ回路シミュレーション用データ作
成とを両立させた回路図データを入力する回路図形入力
装置及び方法を提供することを目的とし、 電気回路を構成する基本要素のシンボルを入力する基本
要素シンボル入力手段と、前記基本要素のシンボル中に
おける電気回路に通常表現される通常端子及び通常表現
されない特殊端子についての各種属性を入力する端子轡
性入力手段と、前記特殊端子の属性に基づいて入力する
電気回路の図形中に表現するか否かの情報を入力する表
現情報入力手段と、前記各入力手段から入力される各内
容を格納するデータ記憶手段と、前記データ記憶手段に
格納された各データに基づいて基本要素を接続して電気
回路を形成する回路形成手段とを備えるものである。

〔産業上の利用分野〕

本発明は回路設計に用いられる回路図入力装置及びその
方法に関し、特に回路要素の各端子の属性に応じて回路
図の入力を行なう回路図入力装置及びその方法に関する
。

近年、回路図の入力は、トランジスタ、論理素子等の基
本要素のシンボルを所定位置に配置し、この基本要素の
各端子を接続して回路網を形成して回路図として入力す
る回路図入力装置が用いられる。半導体集積回路の回路
図においては、回路を構成する基本要素の属性に基づき
、基本要素の結線表示が特に必要なものと、必要でない
ものが混在する。このような構成の回路を入力する場合
に基本要素の属性に応じて結線表示を切換えて回路図を
入力できる回路図入力装置か必要となる。

〔従来の技術〕

従来の回路図入力装置は第１２図に示す一般的なコンピ
ュータを用いて回路図を入力する。操作者がキーボード
１００から回路を構成する基本要素としてのＭＯＳトラ
ンジスタ１０、ＮＡＮＤ回路１１、ブロック回路１２（
第１３図に示す）等のシンボルを定義すると共に、この
基本要素のシンボルにおける回路図上に通常表現される
通常端子を演算処理１１３００からデータ記憶！２００
に登録する。ここで、前記通常端子とは入力端子、出力
端子、共通端子等がある。

前記基本要素のシンボルには、通常端子以外に回路図上
に通常表現されない特殊端子を有している。この特殊端
子を回路図上に表現するために、基本要素自身の属性と
してデータ記憶部２００のデータベース内に別途格納さ
れるか、又はシミュレータに接続するまでの変換処理の
間で特殊端子に関するデータが与えられる。ここで、前
記特殊端子とはＭＯＳトランジスター０におけるサブス
トレート端子、ＮＡＮＤ回路１１等の論理素子における
電源端子等である。例えば、ＭＯＳトランジスター０は
ソース端子１０　、ドレイン端子１０　、ゲート端子１
０ｏの３端子を通常端子として有し、サブストレート端
子１０Ｂを加えると４端子を有することとなる。このサ
ブストレート端子１０Ｂの電位は一般的には基板電位又
はウェル電位である。また、インバータ、ＮＡＮＤ。

ＮＯＲ等の論理ゲートは、通常電源端子、グランド端子
について前記ＭＯＳトランジスタのサブストレートと同
様にシンボルとしての図形表現では表示されず、シミュ
レータと接続するとき基本要素の素子と同様に処理か施
されていた。

〔発明か解決しようとする課題〕

従来の回路図入力装置は以上のように構成されているこ
とから、サブストレート端子、電源端子、グランド端子
等の特殊端子を回路図上で表現することかできない回路
図入力装置で作成された回路図では、詳細なアナログシ
ミュレーションを行なうことができないという課題を有
していた。即ち、現実の集積回路では、第１に複数電源
か同一回路内に存在する場合、第２に電源・グランド・
基板電位に抵抗成分を加えてアナログシミュレーション
を行なう場合、第３に回路内相互間で接続する場合等が
あり、このような場合に特殊端子の接続表示が必要とな
る。この特殊端子の接続表示を予め基本素子のシンボル
中に定義しておくと、シンボル中の総ての特殊端子を結
線しなければならず、回路図形表現が煩雑となり実際上
回路表現か困難であるという課題を有していた。

本発明は上記課題を解決するためになされたもので、回
路図作成と詳細なアナログシミュレーションとを両立さ
せた回路図データを入力する回路図形入力装置及びその
方法を提供することを目的とする。

〔課題を解決するための手段〕

第１図は第１の発明の原理説明図を示す。

第１の発明に係る回路図形入力装置は、電気回路を構成
する基本要素のシンボルを入力する基本要素シンボル入
力手段と、前記基本要素のシンボル中における電気回路
に通常表現される通常端子及び通常表現されない特殊端
子についての各種属性を入力する端子属性入力手段と、
前記特殊端子の属性に基づいて入力する電気回路の図形
中に表現するか否かの情報を入力する表現情報入力手段
と、前記各入力手段から入力される各内容を格納するデ
ータ記憶手段と、前記データ記憶手段に格納された各デ
ータに基づいて基本要素を接続して電気回路を形成する
回路形成手段とを備えるものである。

第２図は第２の発明の原理説明図を示す。

第２の発明に係る回路図形入力方法は、電気回路の基本
要素のシンボルを作成する工程と、前記基本要素のシン
ボルにおける端子についての各種属性を設定する工程と
、前記基本要素のシンボルを所定位置に配設する工程と
、前記設定された各種属性に基づいて、電気回路に通常
表現される通常端子を選択し、当該選択した通常端子を
結線してネット配線を実行する工程と、前記設定された
各種属性に基づいて、電気回路に通常表現されない特殊
端子を選択し、当該選択した特殊端子を結線する有無を
判断する工程と、前記特殊端子を結線すると判断した場
合に、当該判断された特殊端子を前記通常端子、その他
の端子に接続する工程とを備えるものである。

〔作用〕

第１及び第２の発明においては、回路を形成する基本要
素の端子属性に基づいて通常端子、特殊端子を区別して
定義することにより、各基本要素を配置する場合に必要
に応じて特殊端子の表示の有無を選択し、回路図の作成
と詳細なアナログシミュレーションとを両立させること
ができることとなり、回路図形表現を簡略化する。

Ｃ実施例〕 （ａ）第１の発明の一実施例 本実施例に係る回路図形入力装置を第１図の原理説明図
及び第３図ないし第１１図の各基本要素、回路構成図に
基ついて説明する。

本実施例装置は基本要素シンホル入力手段１、端子属性
入力手段２、表現情報入力手段３、データ記憶手段４、
回路記憶手段４及び表示手段６を備える構成である。

前記基本要素シンボル入力手段１は、電気回路を構成す
るＭＯＳトランジスタ１０、ＮＡＮＤ回路１１、ブロッ
ク回路１２（第３図（Ａ）（Ｂ）、（Ｃ）に示す）等の
基本要素のシンボルを定義し、後述するデータ記憶手段
４に入力する。

前記端子属性入力手段２は、基本要素のシンボル中にお
ける電気回路に通常表現される通常端子及び通常表現さ
れない特殊端子についての各種属性を後述するデータ記
憶手段４に入力する。前記通常端子は、ＭＯＳトランジ
スター０においてはソース端子１０　、トレイン端子１
０　、ゲートＳ　　　　　　　　　　　Ｄ 端子１０　、またＮＡＮＤ回路１１等の論理回路及びブ
ロック回路１２においては信号入力端子１１　　．１１
　　．１２　　、信号６カ端子＋ｎｌ　　　　　　　ｔ
ｎ２　　　　　　　＋ｎ１１　　１２　　である。前記
特殊端子は、Ｏｕｔ　　　　　　　　　Ｏｕｔ ＭＯＳ）ランジスタ１０においてはサブストレート端子
１０　　、ＮＡＮＤ回路１ドブロック回路１２において
は高電源端子１１　．１２Ｈ，低電原端子１１．１２Ｌ
である。

前記表現情報入力端子３は特殊端子の属性に基づいて入
力する電気回路の図形中に表現するか否かの情報を入力
する。

前記データ記憶手段４は、各入力手段から入力される各
内容を端子データベースと基本要素データベースとに格
納する。前記端子データベースは表−１に示すように、
電気回路を構成する基本要素の各端子についての名称属
性を格納する。また、前記基本要素データベースは表−
２に示すように、基本要素のリスト、符号、属性、配置
データを格納する。

表−１ 表−２ 前記回路形成手段５はデータ記憶手段４に格納された各
データに基づいて基本要素のシンボルを配置する（第６
図を参照）と共に、この配置された各シンボルの各端子
を接続する（第７図〜第９図）。前記基本要素のシンボ
ルを配置する場合は、前記データ記憶手段４の基本要素
データベースに格納された配置データ（表−２を参照）
を読出し、当該読出した配置データ（ｘ′、ｙ　）、（
ｘ　　Ｓｙ　　）（ｘ　　５ｙ３）・・・・・・に基づ
いて実行される。また、前記各シンボルの各端子の接続
は、第７図に示すように通常端子を結線した後に、特殊
端子１０Ｂを第８図のように表示して前記表現情報入力
手段３から入力された情報に基づいて結線する（第９図
を参照）。

前記表示手段６は回路形成手段５で結線形成された回路
図形を表示する。

また、ＮＡＮＤ回路１１等の論理回路又はブロック回路
１２における回路図形成も前記ＭＯＳトランジスタの回
路と同様に第１０図、第１１図に示すように形成され表
示される。

なお、前記実施例においては回路形成手段で形成した回
路図を表示手段で表示する構成としたか、回路図をプリ
ントアウト又は印刷により出力する構成とすることもで
きる。

（ｂ）第２の発明の一実施例 本実施例に係る回路図形入力方法を第２図の原理説明図
及び第３図ないし第１１図の各基本要素、回路構成図に
基づいて説明する。

本実施例方法は、電気回路を構成するＭｏＳトランジス
タ１０、ＮＡＮＤ回路１１、ブロック回路１２（第３図
（Ａ）　　　（Ｂ）　　　（Ｃ）に示す）等の基本要素
のシンボルを作成定義しくステップ１）、この定義され
た基本要素のシンボル中における電気回路に通常表現さ
れる通常端子及び通常表現されない特殊端子についての
各種属性を設定しくステップ２）、前記定義された基本
要素のシンボルを入力図形中の所定位置に配置しくステ
ップ３）、前記設定された各種属性に基づいて通常端子
を選択して結線してネット配線を実行しくステップ４）
、前記設定された各種属性に基づいて特殊端子を選択し
て結線の有無を判断しくステップ５）、前記判断に基つ
いて特殊端子の結線を行なう（ステップ６）のものであ
る。

次に、本実施例方法の作用を具体的な回路を参照して説
明する。まず、ステップ１において電気回路を構成する
ＭＯＳトランジスター０、ＮＡＮＤ回路１１、ブロック
回路１２（第３図（Ａ）、（Ｂ）　　　（Ｃ）に示す）
等の基本要素のシンボルを作成定義する。ステップ２に
おいて第３図に示す基本要素の各端子についての各種属
性を設定する。この各種属性は通常端子と特殊端子に分
けて設定され、通常端子はソース端子１０５、ドレイン
端子１０　、ゲート端子１０６　（第４図（Ａ）のＭｏ
８）ランジスタ１０を参照）また信号入力端子１１　　
．１１　　．１２　　、ｎｌ　　　　＋ｎ２　　　　＋
ｎ 信号出力端子１１　　　１２　　　（第４図（Ｂ）０１
１１　　　　　　　　０ｕ　ｔ （Ｂ）のＮＡＮＤ圃路１１、ブロック回路１２を参照）
等の属性である。また前記特殊端子はサブストレート端
子１０８　（第５図（Ａ）のＭｏ８ｈランジスタ１０を
参照）　また高電源端子１１Ｈ１１２、低電源端子１１
　．１２．（第５図ＨＬ （Ｂ）、（Ｃ）のＮＡＮＤ回路１１、ブロック回路１２
を参照）等の属性である。

ステップ３において第６図に示すようにＭＯＳトランジ
スタ１０を所定位置のＸ−Ｙ座標（ｘ、ｙ）上に配置す
る。同図に示すようにＸ−Ｙ座標の（ｘ、ｙ）、（ｘ　
　５ｙ３）、（ｘ、ｙ）、（ｘ、ｙ）に基本要素として
のＭＯＳトランジスタ１０を各々配置すると同時に、前
Ｘ−Ｙ座標にて特定されるデータがデータベース内に格
納される。

ステップ４において第７図に示すようにステップ３で配
置したＭＯＳトランジスタ１０の通常端子を選択して結
線し、ネット配線を実行する。

ステップ５において第８図に示すように端子属性に基づ
いて特殊端子を選択し、結線の有無を判断する。

ステップ６において、前記ステップ５で結線すると判断
された場合には第９図に示すように特殊端子を通常端子
又はその他の端子に接続し、図示を省略する表示手段に
より回路図を表示する。

また、前記ステップ５て結線しないと判断された場合に
は前記第７図に示すように特殊端子の接続を行なうこと
な（、通常端子の接続のみで図示を省略する表示手段に
より回路図を表示する。

なお、前記回路図がＭＯｓトランジスタで形成される場
合について説明したが、ＮＡＮＤ回路等の論理回路又は
ブロック回路についても第１０図、第１１図についても
前記Ｍｏ８ｈランジスタと同様に実施することができる
。

〔発明の効果〕

以上説明したように第１及び第２の発明においては、回
路を形成する基本要素の端子属性に基づいて通常端子、
特殊端子を区別して定義することにより、各基本要素を
配置する場合に必要に応じて特殊端子の表示の有無を選
択し、回路図の作成と詳細なアナログシミュレーション
とを両立させることができることとなり、回路図形表現
を簡略化する効果を有する。

【図面の簡単な説明】

第１図は第１の発明の原理説明図、 第２図は第２の発明の原理説明図、 第３図は回路基本要素のシンボル説明図、第４図は基本
要素の通常端子説明図、 第５図は基本要素の特殊端子説明図、 第６図は基本要素（ＭＯＳトランジスタ）の配置説明図
、 第７図は基本要素（ＭＯＳトランジスタ）の結線説明図
、 第８図は基本要素（ＭＯＳ）ランジスタ）の特殊端子選
択説明図、 第９図は特殊端子結線説明図、 ４ｓ１０図はＮＡＮＤ回路の結線説明図、第１１図はブ
ロック回路の結線説明図、第１２図は回路図入力装置に
用いるコンピュータ概略図を示す。 １・・・基本要素シンボル入力手段 ２・・・端子属性入力手段 ３・・・表現情報入力手段 ４・・・データ記憶手段 ５・・・回路形成手段 ６・・・表示手段 １０・・・ＭＯＳトランジスタ １１・・・ＮＡＮＤ回路 １２・・・ブロック回路 １００・・・キーボード ２００・・・データ記憶部 ３００・・・演算処理部 ４００・・・ＣＲＴ ６願人代理人 石 シーン７Ｆ）’ｔＥ月ｊつ乃ヒｑｔｔ日月己」第　１　
回 回路図入力装置（二層し・６コンピユータ゛眠畷４ヨ処
　　ｆ２　ｇ

Claims (1)

1. 【特許請求の範囲】 １、電気回路を構成する基本要素のシンボルを入力する
   基本要素シンボル入力手段（１）と、前記基本要素のシ
   ンボル中における電気回路に通常表現される通常端子及
   び通常表現されない特殊端子についての各種属性を入力
   する端子属性入力手段（２）と、 前記特殊端子の属性に基づいて入力する電気回路の図形
   中に表現するか否かの情報を入力する表現情報入力手段
   （３）と、 前記各入力手段から入力される各内容を格納するデータ
   記憶手段（４）と、 前記データ記憶手段（４）に格納された各データに基づ
   いて基本要素を接続して電気回路を形成する回路形成手
   段（５）とを備えることを 特徴とする回路図形入力装置。 ２、前記請求項１記載の回路図形入力装置において、 前記データ記憶手段（４）は、電気回路を構成する基本
   要素の各端子についての名称、各種属性を格納する端子
   データベースと、前記基本要素の名称、配置データを格
   納する基本要素データベースとを備え、前記表現情報入
   力手段（３）から入力される特殊端子を表現する情報を
   端子データベースに入力することを 特徴とする回路図形入力装置。 ３、前記請求項１記載の回路図形入力装置において、 前記回路形成手段（５）で形成された電気回路の図形を
   表示する表示手段（６）を備えることを特徴とする回路
   図形入力装置。 ４、電気回路の基本要素のシンボルを作成する工程と、 前記基本要素のシンボルにおける端子についての各種属
   性を設定する工程と、 前記基本要素のシンボルを所定位置に配設する工程と、 前記設定された各種属性に基づいて、電気回路に通常表
   現される通常端子を選択し、当該選択した通常端子を結
   線してネット配線を実行する工程と、 前記設定された各種属性に基づいて、電気回路図上に通
   常表現されない特殊端子を選択し、当該選択した特殊端
   子を結線する有無を判断する工程と、 前記特殊端子を結線すると判断した場合に、当該判断さ
   れた特殊端子を前記通常端子、その他の端子に接続する
   工程とを備えることを 特徴とする回路図形入力方法。