JPS60182744A - Ｌｓｉパタ−ンの設計方法 - Google Patents
Ｌｓｉパタ−ンの設計方法Info
- Publication number
- JPS60182744A JPS60182744A JP59040730A JP4073084A JPS60182744A JP S60182744 A JPS60182744 A JP S60182744A JP 59040730 A JP59040730 A JP 59040730A JP 4073084 A JP4073084 A JP 4073084A JP S60182744 A JPS60182744 A JP S60182744A
- Authority
- JP
- Japan
- Prior art keywords
- mask pattern
- layout
- symbol
- line
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000013461 design Methods 0.000 claims abstract description 12
- 230000003993 interaction Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012938 design process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001755 vocal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
木・発明はＬＳＩパターンの設計方法に関するものであ
り、特にコンピュータを用いて対、話形式でレイアウト
設計を行なう方法の改良に関するものである。
り、特にコンピュータを用いて対、話形式でレイアウト
設計を行なう方法の改良に関するものである。
〈従来技術〉
ＬＳＩを設計する過程で計算機の積極的な利用が進めら
れている。しかしＬＳＩの高集積化に伴ない、ＬＳＩ設
計でのデータ量が膨大なものとなってきており、計算機
の処理時間の増加が問題となっている。ＬＳＩ設計工程
の中でもＬＳＩのマスクパターンを決定するレイアウト
設計は、特にデータ量が多く、その設計内容も設計者と
計算機が対話しながらマスクパターンの形状を決定して
いくといった内容を含むため、計算機処理を高速に行な
う事が必要であり、そのためデータ量を減少させる事が
重装である。
れている。しかしＬＳＩの高集積化に伴ない、ＬＳＩ設
計でのデータ量が膨大なものとなってきており、計算機
の処理時間の増加が問題となっている。ＬＳＩ設計工程
の中でもＬＳＩのマスクパターンを決定するレイアウト
設計は、特にデータ量が多く、その設計内容も設計者と
計算機が対話しながらマスクパターンの形状を決定して
いくといった内容を含むため、計算機処理を高速に行な
う事が必要であり、そのためデータ量を減少させる事が
重装である。
従来から計算機の処理時間の短縮化を図るべく、入力情
報の単純化、簡素化が試みられている。しかし従来から
行われている方法は、レイアウト設計でシンボル図形を
利用することが少なかったり、また利用されているとし
ても、メタル層や拡散層等を夫々文字（ＭＭＭ・・・）
、（ＤＤＤ・・・）によって表示する程度で、複雑な高
密度集積回路のレイアウト設計の作業においては、計算
機の高速処理に適する一層の図形の単純化が望１れてい
た。
報の単純化、簡素化が試みられている。しかし従来から
行われている方法は、レイアウト設計でシンボル図形を
利用することが少なかったり、また利用されているとし
ても、メタル層や拡散層等を夫々文字（ＭＭＭ・・・）
、（ＤＤＤ・・・）によって表示する程度で、複雑な高
密度集積回路のレイアウト設計の作業においては、計算
機の高速処理に適する一層の図形の単純化が望１れてい
た。
〈発明の目的〉
本発明は上記従来のＬＳＩマスクパターンを決定するレ
イアウト設計の問題点に鑑みてなされたもので、マスク
パターンを構成する各要素を簡単なシンボル図形に変換
して定義しておぎ、レイアラトル計の段階ではシンボル
のみを用いてレイアウトを行ない、レイアウト終了後、
シンボルによるレイアウト・データと予め定義された各
シンボルが示す具体的なマスクパターンから、実際のＬ
ＳＩのマスクパターンを作成することにより、レイアウ
ト設計の段階におけるデータ量を削減し、計算機での処
理を高速化するものである。
イアウト設計の問題点に鑑みてなされたもので、マスク
パターンを構成する各要素を簡単なシンボル図形に変換
して定義しておぎ、レイアラトル計の段階ではシンボル
のみを用いてレイアウトを行ない、レイアウト終了後、
シンボルによるレイアウト・データと予め定義された各
シンボルが示す具体的なマスクパターンから、実際のＬ
ＳＩのマスクパターンを作成することにより、レイアウ
ト設計の段階におけるデータ量を削減し、計算機での処
理を高速化するものである。
〈実施例〉
半導体集積回路の製造過程において、所望の集積回路が
設計された段階でこれを半導体基板上に作成するべく回
路構成要素をレイアウトしてマスクパターンが作成され
る。該マスクパターンは回路構成要素が図面に描かれ、
これらに適宜変更や修正を加えることによって最終的な
マスクパターンのレイアウトを決定して行われる。
設計された段階でこれを半導体基板上に作成するべく回
路構成要素をレイアウトしてマスクパターンが作成され
る。該マスクパターンは回路構成要素が図面に描かれ、
これらに適宜変更や修正を加えることによって最終的な
マスクパターンのレイアウトを決定して行われる。
上記マスクパターンの作成は表示画面上にパターンを表
示させて行われるが、各回路要素を直接るシンボル図形
を示す。即ちマスクパターン上のメタル層ラインＡはシ
ンボル図形として赤色の直線ａ、拡散層ラインＢはシン
ボル図形として青色の直線ｂ１ポリシリコンラインＣは
シンボル図形として緑色の直線Ｃが予め定義して登録さ
れ、更にコンタクトＤはシンボル図形士が、トランジス
タＥはシンボル図形口か、図形処理装置に登録される。
示させて行われるが、各回路要素を直接るシンボル図形
を示す。即ちマスクパターン上のメタル層ラインＡはシ
ンボル図形として赤色の直線ａ、拡散層ラインＢはシン
ボル図形として青色の直線ｂ１ポリシリコンラインＣは
シンボル図形として緑色の直線Ｃが予め定義して登録さ
れ、更にコンタクトＤはシンボル図形士が、トランジス
タＥはシンボル図形口か、図形処理装置に登録される。
ここで上記シンボル図形は、設計作業の過程でグラフィ
ックディスプレ〒装置あるいはペンプロッタ−装置に、
それらシンボル図形を書かせる必要があるため、単に分
かりやすいだけでなく高速に処理できることを考慮して
形状が決定される。
ックディスプレ〒装置あるいはペンプロッタ−装置に、
それらシンボル図形を書かせる必要があるため、単に分
かりやすいだけでなく高速に処理できることを考慮して
形状が決定される。
即ち配ＭＡ、 Ｂ、ｃｎ害線ａ＋ｌ）＋Ｃを用い、その
色を変えることでメタル配線Ａ、拡散配線Ｂ等を表現す
る。実線は点線に比ベデータ量も少なくベン−プロッタ
ーでのプロット時にはペンの上げＦげ動作も少ないだめ
に高速に作図できる。１だコンタクトＩ）ハ従来から°
×″のシンボル図形を用いることが一般的に行われてい
るが、斜線は水平、垂直線に比ベグラフイック・ディス
プレーやペンプロッタ−での処理時間が長いだめ■”を
シンボル図形とし、さらにトランジスタＥについても一
般的には○が多いが、同様の理由で矩形のシンボル口を
用いて表現する。本方法ではさらに第２図に示すように
ラインやコンタクト及びトランジスタで構成される１つ
の機能単位であるセルも１つのシンボルとして表現する
。第２図πおいて゛◇″印Ｖ町セルの入出力端子位置を
示し、実際のマスクパターンではこの位置に配線が描か
れる。
色を変えることでメタル配線Ａ、拡散配線Ｂ等を表現す
る。実線は点線に比ベデータ量も少なくベン−プロッタ
ーでのプロット時にはペンの上げＦげ動作も少ないだめ
に高速に作図できる。１だコンタクトＩ）ハ従来から°
×″のシンボル図形を用いることが一般的に行われてい
るが、斜線は水平、垂直線に比ベグラフイック・ディス
プレーやペンプロッタ−での処理時間が長いだめ■”を
シンボル図形とし、さらにトランジスタＥについても一
般的には○が多いが、同様の理由で矩形のシンボル口を
用いて表現する。本方法ではさらに第２図に示すように
ラインやコンタクト及びトランジスタで構成される１つ
の機能単位であるセルも１つのシンボルとして表現する
。第２図πおいて゛◇″印Ｖ町セルの入出力端子位置を
示し、実際のマスクパターンではこの位置に配線が描か
れる。
第３図（ａ）は上記シンボル図形を用いて表現したレイ
アウトであり、該レイアウト上のンンボル図形ケ上記定
義に基いて対応する要素に変換することにより実際のマ
スクパターンに対応した第３図（ｂ）に示すマスクパタ
ーンが作成される。本実施例においては垂直線ａはメタ
ル層ラインＡてあり、水平ｆｍｃはポリシリコンライン
Ｃである。
アウトであり、該レイアウト上のンンボル図形ケ上記定
義に基いて対応する要素に変換することにより実際のマ
スクパターンに対応した第３図（ｂ）に示すマスクパタ
ーンが作成される。本実施例においては垂直線ａはメタ
ル層ラインＡてあり、水平ｆｍｃはポリシリコンライン
Ｃである。
〈効 果〉
以上本発明によれば、半導体集積回路を作製するだめの
マスクパターンのレイアウト設計において、マスクパタ
ーンを構成する要素を直線成分からなる中純な図形に予
めシンボル化して登録し、シンボル図形によってレイア
ウトの設計作業ヲ行うことにより、大幅なデータ量削減
が可能となり、グラフィック・ディスプレー装置での描
画やペンプロッタ−装置での作図時間の短縮を図り、更
にシンボルの採用により計算機処理の高速度化をもたら
し、設削作業能率を高めることができる。
マスクパターンのレイアウト設計において、マスクパタ
ーンを構成する要素を直線成分からなる中純な図形に予
めシンボル化して登録し、シンボル図形によってレイア
ウトの設計作業ヲ行うことにより、大幅なデータ量削減
が可能となり、グラフィック・ディスプレー装置での描
画やペンプロッタ−装置での作図時間の短縮を図り、更
にシンボルの採用により計算機処理の高速度化をもたら
し、設削作業能率を高めることができる。
【図面の簡単な説明】
第１図は本発明による一実施例を示すマスクパターンと
シンボル図形の関係を示す図、第２図は本発明による一
実施例のセルシンポル図形ヲ示ス図、第３図（ａ） 、
（ｂ）ａ本発明による動作を説明するためめ、１シ：
ンボルを用いたレイアウト及びそれに対１゛パ 、ｄ 応するマスクパターン図である。 代理人 弁理士 福 士 愛 彦（他２名）（α）匡ｗ
Ａ −一どａＣｆ） （ｂ）ＥニブづゝＢ□ｂ（９〕 （ｃ） ニー＝二］ゝＣ□Ｃ（Ｉｔ） （ｄ、Ｉ 同ヘーＤ ＋へｄ（ム） 第１図 （ａ）（ｂ） 第３図
シンボル図形の関係を示す図、第２図は本発明による一
実施例のセルシンポル図形ヲ示ス図、第３図（ａ） 、
（ｂ）ａ本発明による動作を説明するためめ、１シ：
ンボルを用いたレイアウト及びそれに対１゛パ 、ｄ 応するマスクパターン図である。 代理人 弁理士 福 士 愛 彦（他２名）（α）匡ｗ
Ａ −一どａＣｆ） （ｂ）ＥニブづゝＢ□ｂ（９〕 （ｃ） ニー＝二］ゝＣ□Ｃ（Ｉｔ） （ｄ、Ｉ 同ヘーＤ ＋へｄ（ム） 第１図 （ａ）（ｂ） 第３図
Claims (1)
- ＋）ｔ、Ｓ■のレイアウト設計をコンピュータに接続さ
れた表示画面上にレイアウトパターンを現出させ、対話
によって行なう方法において、ＬＳＩマスクに用いられ
る各要素を、直線成分によって形成され且つ単純な図形
に変換して予め登録し、被設計ＬＳＩマスクパターンを
上記登録された図形を用いて表示画面上に現出させ、パ
ターン変更を登録された図形によって行ない、所望レイ
アウトを形成することを特徴とするＬＳＩパターンの設
計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040730A JPS60182744A (ja) | 1984-02-29 | 1984-02-29 | Ｌｓｉパタ−ンの設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59040730A JPS60182744A (ja) | 1984-02-29 | 1984-02-29 | Ｌｓｉパタ−ンの設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182744A true JPS60182744A (ja) | 1985-09-18 |
Family
ID=12588739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59040730A Pending JPS60182744A (ja) | 1984-02-29 | 1984-02-29 | Ｌｓｉパタ−ンの設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354743A (ja) * | 1986-08-25 | 1988-03-09 | Fujitsu Ltd | スタンダ−ドセルのレイアウト方法 |
| JPH04312653A (ja) * | 1991-04-10 | 1992-11-04 | Natl House Ind Co Ltd | 家屋の基礎の構造 |
-
1984
- 1984-02-29 JP JP59040730A patent/JPS60182744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6354743A (ja) * | 1986-08-25 | 1988-03-09 | Fujitsu Ltd | スタンダ−ドセルのレイアウト方法 |
| JPH04312653A (ja) * | 1991-04-10 | 1992-11-04 | Natl House Ind Co Ltd | 家屋の基礎の構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02115979A (ja) | 半導体集積回路装置のマスクパターンのコンパクション処理方法 | |
| US11568118B2 (en) | Electronic device, method for generating package drawing and computer readable storage medium | |
| JPS60182744A (ja) | Ｌｓｉパタ−ンの設計方法 | |
| CN111241777B (zh) | 一种PCB Layout中更新放置封装pad的方法 | |
| JP3188928B2 (ja) | 半導体装置断面構造のシミュレーション方法 | |
| JPH11329924A (ja) | Ｌｓｉ製造システム、レイアウトデータ作成装置、およびレイアウトマスクパターン転写装置 | |
| JP2830550B2 (ja) | 集積回路レイアウト設計装置 | |
| JPH0465428B2 (ja) | ||
| Wilkinson | Computers in eletronics design | |
| JPH0488563A (ja) | 回路図形入力装置及びその方法 | |
| JPH04107783A (ja) | 回路図入力方法 | |
| JP3131047B2 (ja) | 配線試験方法 | |
| JP2830014B2 (ja) | 荷電ビーム描画方法 | |
| JPH0431970A (ja) | マスクパターンレイアウト装置 | |
| JPH0479349A (ja) | 半導体集積回路のレイアウト設計装置 | |
| JPH0981625A (ja) | シンボリックレイアウトシステム | |
| JP2000020569A (ja) | デザインルールチェック方法 | |
| Eckl et al. | A subnanosecond ECL circuit produced with the aid of computer graphics | |
| JP2002279008A (ja) | 配線パターン作成システム、配線パターン作成方法、その方法をコンピュータに実行させるプログラム | |
| JPS63211647A (ja) | マスタスライス半導体装置の表示方法 | |
| JP2003133418A (ja) | 半導体装置 | |
| JPH0717119B2 (ja) | Ｉｃ製図用テンプレ−ト | |
| JP2003162557A (ja) | 配線情報作成装置、配線情報作成方法、その方法をコンピュータに実行させるプログラム | |
| JPH0964497A (ja) | プリント配線板設計ｃａｄシステム及びそのシステムに用いる部品データの作成装置 | |
| JPH05114009A (ja) | ワイヤボンデイング位置座標作成方法 |