JPH0486167A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、固体撮像装置に係わり、特に受光素子から
固定パターン雑音が餘去された映像信号が得られるよう
にした固体撮像装置に関するものである。

〔従来の技術〕

最近、増幅型受光素子を画素として用いた固体撮像装置
が提案されている。増幅型受光素子としては、例えば電
荷変調素子（Ｃｈａｒｇｅ　ＭｏｄｕｌａｔｉｏｎＤｅ
ｖｉｃｅ　：以下ＣＭＤと略称する）と呼ばれるものが
ある。このＣＭＤ受光素子は例えば、１９８６年に開催
されたＩｎｔｅｒｎａｔｉｏｎａｌ　　Ｅｌｅｃｔｒｏ
ｎ　　ＤｅｖｉｃｅＭｅｅｔｉｎｇ　　（Ｉ　Ｅ　Ｄ　
Ｍ　）の予稿集のＰ３５３〜３５６の“Ａ　ＮＥＷ　Ｍ
ＯＳ　ＩＭＡＧＥ　５ＥＮＳＯＲ０ＰＥＲＡＴＩＮＧ　
ＩＮ　Ａ　Ｎ０ＮＤＥＳＴＲＵＣＴｒＶＥ　Ｒ［！ＡＤ
ＯＵＴ　ＭＯＤＩ！”　と題する論文に詳細に説明され
ている。

次にがかるＣＭＤ受光素子を画素として用いた固体撮像
装置の構成例を第１１図に示す、各画素を構成するＣＭ
Ｄ５１−１１．５１−１２．・・・・・５ｌ−ｖｎをマ
トリックス状に配列し、その各ドレインには共通にビデ
オ電圧■。（〉０）を印加する。Ｘ方向に配列された各
行のＣＭＤ群のゲート端子は行ライン５２１、５２−２
．・・・・・５２−　にそれぞれ接続し、Ｙ方向に配列
された各列のＣＭＤ群のソース端子は列ライン５３−１
．５３−２．・・・・・５３−ｎにそれぞれ接続する。

列ライン５３−１．５３−２．・・・・・５３−ｎは、
それぞれ列選択用トランジスタ５４−１．５４−２．・
・・・・５４−ｎ、及び反選択用トランジスタ５５−１
．５５−２．・・・・・５５−ｎを介して、ビデオライ
ン５６及びＧＮＤに接地されたライン５７にそれぞれ共
通に接続する。ビデオライン５６は入力が仮想接地され
た電流−電圧変換型のプリアンプ５８に接続され、プリ
アンプ５８の出力端５９には負極性の映像信号が時系列
で読み出されるようになっている。

また、行ライン５２−１．５２−２．・・・・・５２１
は垂直走査回路６０に接続して、それぞれ信号φＧ＋＋
　　φ０・・・・φＧ、を印加し、列選択用トランジス
タ５４−１５４−２．・・・・・５４−ｎ、及び反選択
用トランジスタ５５−１５５−２．・・・・・５５−ｎ
のゲート端子は水平走査回路６１に接続して、それぞれ
信号φ３４．φ９ｔ＋””・φい及び各々の反転信号を
印加するように構成されている。なお、各ＣＭＤは同一
基板上に形成され、その基板には電圧Ｖｓｕｌｌ（＜０
１１を印加するようになっている。

第１２図は、第１１図に示した構成の固体撮像装置の動
作を説明するための信号波形図である。行ライン５２−
１．５２−２．・・・・・５２１に印加する信号φ。

φ、、・・・・、φ０は、読み出しゲート電圧■。とリ
セット電圧■□、オーバーフロー電圧■。１．蓄積電圧
ＶＩＮＴよりなり、非選択行においては水平帰線期間ｔ
□−中はＶ。１、水平映像有効期間ｔ８中はＶ＋ｎｙと
なり、選択行においては水平映像有効期間１．中は■。

、それに引き続く水平帰線期間ｔａ。

中は■。となる。また、列選択用トランジスタ５４１、
５４．、．２．・・・・・５４−ｎのゲート端子に印加
する信号φ、１．φＳ２．”　”　’φ、７は列ライン
５３−１．５３−２．・・・−５３−ｎを選択するため
の信号で、その低レベルは列選択用トランジスタ５４−
１．５４−２．・・・・・５４−ｎをオフ、反選択用Ｆ
ランジスタ５５−１．５５−２．−＝−５５−ｎをオン
とし、２その高レベルは列選択用トランジスタをオン、
反選択用トランジスタをオフとする電圧値になるように
設定されている。

Ｃ発明が解決しようとする課題〕 しかしながら、上記構成の固体撮像装置においては、各
画素毎のオフセットｔｉのばらつきにより、固定パター
ン雑音（ＦＰＮ）が発生する。この問題点を解決する手
段として、上記雑音成分を素子外部の記憶装置に予め記
憶させておき、光蓄積された映像信号と減電する方法が
提案されているが、システムの構成が複錐となるという
問題点がある。この解決策として特開昭６３−８６４７
１号公報に記載されている光電変換装置がある。し７か
しながら、上記公報開示の光電変換装置は、各画素から
の信号を電圧値として処理する場合のみ適用が可能であ
り、画素信号を電流値として読み出す場合には適用でき
ないという問題点がある。

本発明は、増幅型受光素子を用いた固体撮像装置におけ
る上記問題点を解決するためになされたものであり、各
画素毎のオフセット電流のばらつきによる固定パターン
雑音を除去できるようにした固体撮像装置を提供するこ
とを目的とする。

（課社を解決するための手段及び作用〕上記問題点を解
決するため、本発明は、増幅型受光素子を画素とし該画
素をマトリックス状に配置して、水平及び垂直再走査回
路により映像信号電流を出力するようにした固体撮像装
置において、前記映像信号電流及びリセット直後の暗時
オフセフ）電流を、列方向に配列された各画素の出力端
子を共通に接続した各列ライン毎に、それぞれ同時に記
憶する手段を設け、前記記憶手段に記憶された映像信号
電流及びリセット直後の暗時オフセット電流をそれぞれ
順次出力してその差動を出力させるように構成するもの
である。

このように構成した固体撮像装置においては、記憶手段
に映像信号電流及びリセット直後の暗時オフセット電流
を記憶させ、記憶された上記映像信号電流及びリセット
直後の暗時オフセン）電流をそれぞれ順次出力してその
差動を出力させる。

これにより固定パターン雑音が除去された高品質の映像
信号を得ることができる。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。第１
図は、本発明による固体撮像装置の第１の実施例の回路
構成図である。この実施例では、説明を簡単にするため
、３行３列のマトリックス構成のものを示している。各
画素を構成するＣＭＤｉ−１１，１−１２，・・・・１
−３３をマトリックス状に配列し、その各ドレイン端子
には共通にビデオ電圧ＶＤＤ（＞Ｏ）を印加している。

Ｘ方向に配列された各行のＣＭＤ群のゲート端子は行ラ
イン２−１２−２．２−３にそれぞれ接続され、Ｘ方向
に配列された各列のＣＭＤ群のソース端子は列ライン３
−１゜３−２．３−３にそれぞれ接続されている。

列ライン３−１．３−２．３−３は、それぞれリセット
用、明時用及び暗時用スイッチトランジスタ（Ｐ−ＭＯ
Ｓ）ランジスタ）　４−１．　４−２．　４−３．５−
１．　５−２．５−３及び９−１．９−２．９−３を介
して、ＧＮＤに接地されたリセットライン２７、開時用
電流記憶回路６−１．６−２．６−３の各入力端子７−
１７−２．７−３及び暗時用電流記憶回路１０−１．１
０−２゜ｌｏ−３の各入力端子１１−１．１１−２．１
１−３に接続されている。スイッチトランジスタ４−１
．　４−２　４−３．５−１．５−２．５−３及び９−
１．９−２．９−３のゲート端子は、それぞれ制御信号
線２１．２２及び２３に接続されていて、制御信号φ６
．４ア４．φ。□、φ。７□が印加されるようになって
いる。また引時用を流記憶回路６−１．６−２．６−３
の各制御入力端子には制御信号線２５が、暗時用電流記
憶回路１０−１．１０−２゜ｌｏ−３の各制御入力端子
には制御信号！２４が接続されていて、それぞれ制御信
号φ□８．φ□。が印加されるようになっている。

引時用電流記憶回路６−１．６−２．６−３の各出力端
子８−１．８−２．８−３は、それぞれ引時遺灰用トラ
ンジスタ（Ｎ−ＭＯＳ）ランジスタ）１３−１　１３−
２１３−３及び引時非選択用トランジスタ（Ｎ−ＭＯＳ
トランジスタ）　１４−１．１４−２．１４−３を介し
て、引時用ビデオライン３０及び電圧■、に固定された
非選択用ライン２９にそれぞれ共通に接続されている。

暗時用を流記憶回路１０−１．１０−２．１０−３の各
出力端子１２−１．１２−２．１２−３は、それぞれ暗
時選択用トランジスタ（Ｎ−ＭＯＳ）ランジスタ）１５
−１．１５−２゜１５−３及び暗時非選択用トランジス
タ（Ｎ−ＭＯＳトランジスタ月６−１．１６−２．１６
−３を介して、暗時用ビデオライン２８及び前記非選択
用ライン２９にそれぞれ共通に接続されている。ビデオ
ライン２８及び３０は、入力端が■、に仮想接続された
電流−電圧変換型のプリアンプ３１及び３３に接続され
、そのそれぞれの出力端３２及び３４が差動アンプ３５
に入力接続され、その出力端３６より映像信号が時系列
で読み出されるようになっている。

開時用電流記憶回路６−１．６−２．６−３及び暗時用
電流記憶回路１０−１．１０−２．１０−３は、それぞ
れ制御信号線２５及び２４に印加される制御信号φ□□
。

−■■の電位により、電流記憶・保持動作を行うように
構成されている。

また、行ライン２−１．２−２．２−３は垂直走査回路
１９に接続することにより、それぞれ信号φ６．。

φ櫨意、φＧ３を印加し、選択用トランジスタ１３−１
゜１３−２．１３−３．１５−１．１５−２．１５−３
及び非選択用トランジスタ１４−１．１４−２．１４−
３．１６−１．１６−２．１６−３の各ゲート端子は信
号線１７−１．１７−２．１７−３を介して水平走査回
路２０に接続して、それぞれ走査信号φ、ｌφｓｔ＋　
　φ３．及び各々の反転信号と制御信号１８２６の制御
信号φ。７．とのＡＮＤ出力１８−１．１８−２．１８
−３を印加するように構成されている。　なお、各ＣＭ
Ｄは同一基板上に形成され、その基板には電圧■ｓ□（
〈０）を印加するようになっている。

第２図は、第１図に示した構成の固体撮像装置の動作を
説明するためのタイミングチャートで、「ＷｒＷＮ玉は
水平ブランキング信号である０行ライン２−１．２−２
．２−３に印加する信号φ１．φＧｌ。

φｃ３は、読み出し電圧■。、リセット電圧ｖｌ　Ｂ　
＋オーバーフロー電圧Ｖ。２及び蓄積電圧ＶＩＬＨとで
構成されている。そして、非選択行においては、水平帰
線期間中はｖｌｌ、水平映像期間中は■。１となる。一
方、選択行においては、水平帰線期間中はＶＩＤ→■□
→■。の順で電位が与えられ、水平映像期間中は■。、
となるように設定されている。

次に動作について説明する。水平帰線期間の読み出し期
間に入ると制御信号線２１（φｃＮ？４）及び２３（φ
ＣＩＩ？りが高レベル、２２（φｅｘｔ、）が低し−、
ｌしになり、ＣＭＤのソース端子と明時用［流記憶回路
６１　６−２．６−３の各入力端子７−１．７−２．７
−３が接続される０行ラインには、選択行はＶＩＤ、非
選択行はＶＩＮ丁が印加され、選択された行のＣＭ　Ｉ
）のソース１！流が各引時用Ｔ！Ｘ流記憶回路６−１．
　６−２６３に入力される。そして、制御信号線２５（
φＸＥＩＮ）が〜旦高レベルになってから低レベルにな
ることにより、各開時用［流記憶回路６−１．　６−２
．６−３にソース１！流が記憶される。

次に、制御信号線２１（φＣＮＴｄ）を低しベリレ、　
２２（φ。ＴＩ）を高し−＼ルとし、各列ライン３−１
．　３−２゜３−３をＧＮＤに接続する。そして選択行
の行ラインを■□として選択行の各画素をリセットする
。

その後、選択行の行ラインがＶｌｌｌＮとなり、制御信
号線２１（φ、１４）を高レベル、２３（φＣＷ？りを
低レベルとし、ＣＭＤのソース端子と暗時用電流記憶回
路１０−１．１０−２．１０−３の各入力端子１１−１
．１１−２．１１３を接続する。そして、制御信号線２
４（φ８−２）が−旦高レベルになってから低レベルに
なることにより、各暗特用ｉｔ流記憶回路１０−１．１
０−２．１０−３に暗時オフセット分に相当するソース
電流が記憶される。各列ライン毎に記憶された映像信号
を流及び暗時オフセット電流は、引き続く水平映像期間
中に、水平走査回路２０からの制御信号φ５１．　　φ
、！φ□により、ビデオライン３０及び２８に順次読み
出される。このとき、各行ラインには■。Ｆが印加され
る。また制御信号線２６（φ。１．）は、水平帰線期間
中は低レベル、水平映像期間中は高レベルとなっている
。

そしてビデオライン３０及び２８に読み出された映像信
号電流及び暗時オフセット１！流は、プリアンプ３３及
び３１により電流−電圧変換を受け、差動アンプ３５で
差動出力され、出力端３６から固定パターン雑音が除去
された映像信号が得られる。

次に、上記実施例で用いた各ｉｉ電流記憶回路構成例を
第３図に示す。この回路は、Ｓ、　Ｊ、　［ＩＡＩＪＲ
ＥｉｉＴ等によりＥＬＥＣＴＲＯＮＩＣ５ＬＥＴＴＥＲ
５８ｔｈ　　Ｄｅｃｃｖｂｅｒ１９８８νｏｌ　２４　
Ｎｏ、　２５　ｐ１５６０〜ｐ１５６２にＣＵＲＲＥＮ
ＴＣＯＰＩＥＲＣＥＬＬＳ″と題する論文で発表されて
いるものである。図において、破線内の回路が第１図の
［流記憶回路６−１．６−２．６−３又は１０−１．　
ｔｏ−２１Ｏ−３に、スイッチトランジスタ１００が第
１図のスイッチトランジスタ５−１．５−２．５−３又
は９−１９−２　９−３に、スイッチトランジスタ１０
１は第１図のスイッチトランジスタ１３−１．１３−２
．１３−３又は１５−１．１５−２．１５−３にそれぞ
れ対応する。また、スイッチトランジスタ１０４のゲー
ト入力信号！１０７は、第１図の制ｍ信号線２４又は２
５に対応する。

次に、動作について説明する。まず、スイッチトランジ
スタ１００及び１０４をオン、１０１をオフの状態にし
て、記憶させる電流１　ｒｌｌｆを入力端１０５より流
す。このとき、ＭＯＳ）ランジスタ１０２のゲート端子
には、１　ｒａｆに応した電位が現れ、キャパシタ１０
３を充電する。この状態でスイッチトランジスタ１０４
をオフすれば、ＭＯＳ　トランジスタ１０２のゲート電
位はＩ　ｒａｆを流し込むだけの電位に固定される。し
たがって、その後スイッチトランジスタ１００をオフ、
１０１をオンとすれば、トランジスタ１０１を介して出
力端１０９からＩ　ｒａｆと等しいＴｌａ　Ｉ　ｃｏｐ
ｙを少い込むことができる。

第４図は、電流記憶回路の他の構成例を示す図で、この
回路は第３図に示した電流記憶回路でのチャネル長変調
による誤差を抑圧するものである。

回において、破線内の回路が第１図の電流記憶回路６−
１．６−２．６−３又は１０−１．１０−２．１０−３
に、スイッチトランジスタ２００が第１図のスイッチト
ランジスタ５−１．５−２．５−３又は９−１．　９−
２．９−３に、スイッチトランジスタ２０１は第１図の
スイッチ１ランジスタ１３−１．１３−２．１３３又は
１５−１．１５−２゜１５−３にそれぞれ対応する。ま
た、スイッチトランジスタ２０７のゲート入力信号線２
１０は、第１図の制御信号線２４又は２５に対応する。

トランジスタ２０２は、記憶させる電流１　ｒａｆの変
化によるトランジスタ２０３のドレイン電位の変化を抑
圧する効果をもつものである。また、トランジスタ２０
４及び２０５は、トランジスタ２０３のゲート電位をシ
フトさせるためのもので、これによりトランジスタ２０
２及び２０３を飽和領域で動作させることができる。　
なおゲート入力端２１１及び２１２には、それぞれ適当
なりＣバイアスが与えられている。

第５図は、第４図に示した電流記憶回路での消費電力を
抑えるようにした他の構成例を示す図で、レベルシフト
回路を構成するトランジスタ３０４及び３０５と直列に
スイッチトランジスタ３１５を設けて、必要な時だけレ
ベルシフト回路を動作させるようにしたものである。ゲ
ート入力端３１６をパルス駆動することによりスイッチ
トランジスタ３１５をオン・オフさせ、上記動作を行う
ようになっている。

第６図は、第３図に示した電流記憶回路での出力電流１
　ｃ＋ｐｙの極性を反転するように構成したもので、破
線内の回路が第１図の電流記憶回路６−１゜６−２．６
−３又は１０−１．１０−２．１０−３に、スイッチト
ランジスタ４００が第１図のスイッチトランジスタ５−
１．５−２．５−３又は９−１．９−２．９−３に、ス
イッチトランジスタ４０１は第１図のスイッチトランジ
スタ１３−１．１３−２．１３−３又は１５−１．１５
−２．１５−３にそれぞれ対応する。

動作について説明すると、まず、スイッチトランジスタ
４００及び４０４をオン、４０１をオフの状態にして、
記憶させる電流Ｉ　ｒｅｆを流す、トランジスタ４０２
及び４０３はカレントミラー回路を構成しており、Ｉ　
ｒｅｆ　と等しい電流をトランジスタ４０６を介して電
源から引き込む、この状態でスイッチトランジスタ４０
４をオフすれば、トランジスタ４０６のゲート電位ばＩ
　ｒｅｆを流すだけの電位に固定される。したがって、
その後スイッチトランジスタ４００をオフ、４０１をオ
ンとすれば、トランジスタ４０１を介してＩ　ｒｅｆ　
と等しい電流１　ｃａｐアを出力端４１１より流し出す
ことができる。

第７図及び第８図は、第３図に示した電流記憶回路でト
ランジスタ１０４がスイッチングされることによって起
こるキャパシタ１０３の電位変化（フィールドスルー）
の影響を緩和するように構成したものである。第７図に
おけるトランジスタ５０４と５１０、第８図におけるト
ランジスタ６０４と６１０を逆相のパルスで駆動するこ
とにより、上記の影響を緩和することができる。

第９図は、第１図に示した第１実施例において、ＣＭＤ
のソース電位を外部から任意に設定することを可能に構
成した第２の実施例の回路構成図である。第１実施例の
回路構成と異なる点は、列ライン３−１とスイッチトラ
ンジスタ５−１及び９−１間、同しく列ライン３−２と
スイッチトランジスタ５−２及び９−２間、同じ（列ラ
イン３−３とスイッチトランジスタ５−３及び９−３間
に、それぞれ直列にソース電位固定用トランジスタ３７
−１．３７−２．３７−３を設けた点である。このソー
ス電位固定用トランジスタ３７−１．３７−２．３７−
３の各ゲート端子には、共通の電圧■、が与えられ、■
、の値によりソース電位を設定することができるように
なっている。また、この実施例では、第１図に示した第
１実施例において制御信号線２１をφ。Ｔ４でパルス駆
動していたのを、リセット及びオーバーフロー動作時に
列ライン３−１．３−２．３−３の電位が上昇すること
でスイッチトランジスタ４−１．４−２．４−３がオン
しはじめるような電位■、に固定した構成例を示してい
る。

第１０図は、第３の実施例を示す回路構成図で、この実
施例は、電流記憶回路の一方を第３図の構成、他方を第
６図の構成とすることにより、素子内部で映像信号ｉｔ
流と暗時オフセット電流を減算するように構成したもの
である。第１０図においては、開時用電流記憶回路６−
１．６−２．６−３に第３回の構成の回路を用い、一方
、暗時用電流記憶回路１０−１．１０−２　１０−３に
第６図の構成の回路を用い、ビデオライン３０には暗時
オフセットを流分が除去された映像信号ｉｔ流が出力さ
れるようになっている。

なお上記各実施例では、画素としてＣＭＤを用いたもの
を示したが、本発明は、静電誘導トランジスタ　（Ｓｔ
ａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔｒａｎｓｉｓｔｏｒ
　：　Ｓ　Ｉ　Ｔと略称されている）を画素として用い
た固体撮像装置にも適用することが可能である。

Ｃ発明の効果〕 以上実施例に基づいて説明したように、本発明によれば
、映像信号電流及びリセット直後の暗時オフセット電流
を、各列ライン毎にそれぞれ同時に記憶する手段を設け
、記憶手段に記憶された映像信号電流及び暗時オフセッ
ト電流を順次出力して、その差動を出力させるように構
成したので、固定パターン雑音が除去された高品質の映
像信号を得ることができる。

【図面の簡単な説明】

第１図は、本発明に係わる固体撮像装置の第１実施例を
示す回路構成図、第２図は、その動作を説明するための
信号波形図、第３図は、第１図における電流記憶回路の
構成例を示す図、第４図乃至第８図は、同じく電流記憶
回路の、それぞれ他の構成例を示す図、第９図は、本発
明の第２実施例を示す回路構成図、第１０図は、同じく
第３実施例を示す回路構成図、第１１図は、ＣＭＤを用
いた従来の固体撮像装置の一例を示す回路構成図、第１
２図は、その動作を説明するための信号波形図である。 図において、ｌ−１１，１−１２，・・・・１−３３は
画素を構成するＣＭＤ、２−１．２−２．２−３は行ラ
イン、３−１．３．−２．３−３は列ライン、４−１．
　４−２．　４−３はリセント用スインチトランジスタ
、５−１．　５−２５−３は開時用スイッチトランジス
タ、６−１゜６−２６−３は開時用電流記憶回路、７−
１．　７−２．７−３は開時用を流記憶回路の入力端子
、８−１．　８−２．　８３は開時用を流記憶回路の出
力端子、９−１゜９−２９−３は暗時用スイッチトラン
ジスタ、１０４．１０−２１０−３は暗時用電流記憶回
路、１１−１．１１−２．　ＩＬ３は暗時用電流記憶回
路の入力端子、１２−１．１２−２．１２３は暗時用電
流記憶回路の出力端子、１３−１．１３−２゜１３３は
引時選択用スイッチトランジスタ、１４−１１４−２．
１４−３は引時非選択用スイ７チトランジスタ、１５−
１．１５−２．１５−３は暗時選択用スイッチトランジ
スタ、１６−１．１６−２．１６〜３は暗時非選択用ス
イ・７チトランジスタ、１９は垂直走査回路、２０は水
平走査回路、２１．２２．２３．２４．２５．２６は制
御信号線、２７はリセットライン、２８は暗時用ビデオ
ライン、２９は非選択用ライン、３０は開時用ビデオラ
イン、３１３３は電流−電圧変換型プリアンプ、３５は
差動アンプ、３７−１．３７−２．３７−３はソース電
位固定用トランジスタを示す。 も３ 第１２図

Claims (1)

1. 【特許請求の範囲】 １、増幅型受光素子を画素とし該画素をマトリックス状
   に配置して、水平及び垂直各走査回路により映像信号電
   流を出力するようにした固体撮像装置において、前記映
   像信号電流及びリセット直後の暗時オフセット電流を、
   列方向に配列された各画素の出力端子を共通に接続した
   各列ライン毎に、それぞれ同時に記憶する手段を設け、
   前記記憶手段に記憶された映像信号電流及びリセット直
   後の暗時オフセット電流をそれぞれ順次出力してその差
   動を出力させるように構成したことを特徴とする固体撮
   像装置。 ２、上記増幅型受光素子は、電荷変調素子であることを
   特徴とする請求項１記載の固体撮像装置。