JPH0479439A - 電子機器の接続装置 - Google Patents

電子機器の接続装置

Info

Publication number
JPH0479439A
JPH0479439A JP2191151A JP19115190A JPH0479439A JP H0479439 A JPH0479439 A JP H0479439A JP 2191151 A JP2191151 A JP 2191151A JP 19115190 A JP19115190 A JP 19115190A JP H0479439 A JPH0479439 A JP H0479439A
Authority
JP
Japan
Prior art keywords
terminal
signal
packet signal
packet
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2191151A
Other languages
English (en)
Other versions
JP2867649B2 (ja
Inventor
Naoki Nagano
直樹 永野
Harumi Kawamura
晴美 川村
Hisato Shima
久登 嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP19115190A priority Critical patent/JP2867649B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to DE69130878T priority patent/DE69130878T2/de
Priority to EP91111867A priority patent/EP0467305B1/en
Priority to DE69126685T priority patent/DE69126685T2/de
Priority to EP96104528A priority patent/EP0722224B1/en
Priority to EP96104527A priority patent/EP0725490B1/en
Priority to DE69130875T priority patent/DE69130875T2/de
Priority to CA002047312A priority patent/CA2047312C/en
Priority to KR1019910012201A priority patent/KR100233486B1/ko
Publication of JPH0479439A publication Critical patent/JPH0479439A/ja
Priority to US08/023,171 priority patent/US5805073A/en
Priority to US08/379,358 priority patent/US5539390A/en
Priority to US08/598,130 priority patent/US5712834A/en
Application granted granted Critical
Publication of JP2867649B2 publication Critical patent/JP2867649B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Selective Calling Equipment (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、AV機器等の電子機器を複数台総括的に制御
する際に好適な電子機器の接続装置に関する。
(発明の1既要j 本発明は、AV機器等の電子機器を複数台総括的に制御
する際に好適な電子機器の接続装置に関し、各々の電子
機器に対して一体、または別体に設けられた接続装置が
各々シリアルに接続(デイジ−チェーン接続)され、コ
ンピュータ等の制御装置から出力される各種信号が、そ
れら接続装置を介して順次シリアルに伝送される構成に
より、R3−232C規格の端子が1つしかない制御装
置であっても、複数の電子機器が総括的に制御されると
ともに、電子機器の数が増減した場合にもシステム化(
総括的制御)の即時対応を可能にしたものである。
[従来の技術] R3−232C規格によるデータ伝送方式で、パソコン
等のコンピュータからAV機器が動作制御される技術が
知られている。
この場合、R3−2320規格では、コンピュータとA
V機器とが1対1に対応された状態で各種データ伝送の
送受信が行なわれる。
〔発明が解決しようとする課題〕
そのため、複数のAVi器を一台のコンピュータ(制御
装置)で制御するシステムの場合、コンピュータ側にA
V機器各々に対応するR3−232C規格の端子を備え
るか、各々のAVi器とのデータ伝送を切り換る切換ス
イッチを別途用意する必要がある。
従って、AV機器の数が増減する度に端子数や切換スイ
ッチの切換能力(個数)を変更しなければならない等、
システムとしての汎用性が悪いという問題が有る。
一方、いわゆるローカルネットワークで用いられるパス
ラインを利用することも考えられるが、例えば、異なる
2以上のデータが同時に伝送された場合の検出(障害)
、およびそれらデータの伝送処理等が複雑となり、AV
機器に内蔵されるインターフェースが大規模化、高価格
化するという問題がある。
本発明の目的は、R3−232C規格の端子が1つであ
っても、複数の電子機器がシステム化(統括)されて1
台の制御装置で制御することができる電子機器の接続装
置を提供することにある。
〔課題を解決するだめの手段〕
上記目的を達成するために、本発明に係る電子機器の接
続装置は、 パケット信号および所定の制御信号が互いに送受信可能
とされて複数個シリアル接続され、所望の制御装置(4
0)により、該パケット信号の送受信が総括的に制御さ
れる電子機器の接続装置(1)であって、 前段に接続される他の接続装置(1)との間で、上記パ
ケット信号および所定の制御信号が各々入力または出力
される第1の端子(3)と、後段に接続される他の接続
装置(1)との間で、上記パケット信号および所定の制
御信号が各々入力または出力される第2の端子(5)と
、 上記第1の端子(3)から入力される上記パケット信号
を上記第2の端子(5)から出力させる信号ライン(L
)と、 上記信号ライン(L)から分岐されたライン(1)上に
伝送される上記パケット信号号、または上記第2の端子
(5)を介し上記後段の接続装置(1)から入力される
上記パケット信号のうち、いづれか一方のパケット信号
を上記第1の端子(3)から出力させる切換動作が可能
とされたスイッチ部(11)と、前段に接続される他の
接続装置(1)に入力される上記所定の制御信号が生成
される制御信号生成手段と、 上記所定の制御信号が入力されたときには、上記第2の
端子(5)を介して入力されるパケット信号が上記第1
の端子(3)から出力される一方、入力されないときに
は、上記ライン(ff)上に伝送されるパケット信号号
が上記第1の端子(3)から出力される切換動作制御が
上記スイッチ部(11)に対して行なわれる制御手段(
9)と、 を有することを特徴とする。
〔作用] 本発明に係る電子機器の接続装置では、バケツ1・信号
および所定の制御信号が互いに送受信可能とされ、複数
個シリアル接続された状態で、パケット信号の送受信が
所望の制御装置により総括的に!1指卸される。
また、制御信号生成手段により生成された所定の制御信
号の有無により、後段に他の接続装置が接続されている
か否かが判定され、接続されていない場合には、最終段
の接続装置まで伝送されたパケッI・信号を、スイッチ
部の切換動作により、そのバケッI・信号を初めに出力
した制御装置、または接続装置に帰環させることが可能
となる。
〔実施例〕
以下、本発明に係る電子機器の接続装置の好適な実施例
を、図面に基いて説明する。
第1図において、本発明が適用された装置(1)は、パ
ソコン等のコンピュータ(所望のIl+lI l 装!
 )(40)との間でケーブル(10)を介して、また
は他の装W(1)との間でケーブル(30)を介して信
号の送受信が行なわれる第1の端子(3)と、後段に接
続される他の装置(1)との間でケーブル(30)と第
1の端子(3)を介して信号の送受信が行なわれる第2
の端子(5)とを有している。
この場合、装置(1)は、例えばV ’PR(50)、
カメラ一体型ビデオ(60)、他の電子機器(70)と
ケーブル(20)で接続される構成(制御信号は端子(
7)から出力される)、またはV T R(80)に内
蔵される構成等が挙げられる。
装置(1)は、このようにシリアルに順次接続され、V
 T R(50)等は各々に設けられた装置(1)を介
して、パソコン(40)により総括的に制御される。
そごで、電子機器(70)とV T R(80)とがパ
ソコン(40)で制御される場合について説明する。
第2図から理解されるように、第1の端子(3)と第2
の端子(5)どには、各々データ信号入出力用のボー1
− (3,i) 、 (3b) 、 (5a) 、 (
5b) と、制御信号入出力用のボート(3(:)〜(
3g) 、 (5c)〜(5g)とが並設されている。
そして、パソコン(40)から出力されたデータ信号は
ボート(3b)に入力され、CP U (9A)等を主
体とするマイクロコンビエータ(9)のボート(STN
) (9b)に入力され、バッファ(9B)に格納され
る。
この場合、データ信号は、パケット信号とされており、
そのパケット信号は第3図から理解されるように、先頭
から順に発信先アドレス、受信先アドレス(各装置(1
)に固有)、コマンド(制御内容)、各種データ、およ
びターミネータを一組として構成されている。
バッファ(9A)に格納されたパケッI・信号に対して
は、後述する処理がCP U (9/l)で行なわれ、
ボー ) (SOUT) (9a)から出力される。
ここで、ボート(9a)とボート(3a)との間には、
ボート(3a)の出力信号がボート(9a)またはボー
ト(5b)から入力される切換動作を行なうスイッチ部
(11)が設けられている。
そして、スイッチ部(11)は、装置(1)の後段に他
の装置(1)が接続されている場合はボート(3a) 
、 (5b)間を短絡させ、接続されていない場合には
ボート(3a) 、 (9a)間を短絡させる。
ずなわぢ、後段の装置(1)のボート(3f)にはハイ
レベル(例えば5V)の電圧が印加されており(制御信
号生成手段)、その電圧がボー1−(3f)(5d)を
介してマイクロコンピュータ(9)のボー1へ(9g)
に入力され、CP U (9A)ではボーti9g)で
の入力がハイレベルであることを条件として、ボーI・
(9f)からスイッチ切換用の制御信号を出力させるの
で、その制御信号によってボート(3a) 、 (5b
)間が短絡されるように(状態1)スイッチ部(11)
がスイッチング動作される(制御手段)。
−力、後段に装置(1)が接続されていない場合、ボー
ト(5d) 、 (9g)での電圧はロウレベルとなっ
ているので、スイッチ部(11)はボート(3a)と(
9a)を短絡さ・Uる(状態2)。
この場合、ボート(9a)から出力されるパケット信号
は、信号ライン(L)を介してボート(5a)から出力
されるとともに、信号ライン(I5)から分岐されたラ
イン(りを介して、ボー113a)からも出力される。
なおボート(98)の電圧がハイレベルであるときは、
スイッチ部(13)により、ボー1−(5cl)、ボー
ト(9d)間が短絡される一方、ロウレベルであるとき
は、ボート(3d) 、 (9d)間が短絡される。/
従って、最終段に配設された装置(1)のボート(3d
)から入力された制御信号は、ボー) (9d)、ボー
ト(9c)、ボー) (3c)を介して前段の装置(1
)のボート(5d)に入力される。
さらに、その制御信号は、前段の装置(1)において、
ボート(5d)、ボート(9d)、ボート(9C)およ
びボート(3c)を介して、パソコン(40)に帰環さ
れる。
このようにしてパソコン(40)に帰環される制御信号
は、各々の装置(1)がパソコン(40)からのデータ
を受信できる状態にあるか等の判定に使用される。
なお、ボート(3e)からは割込処理のための制御信号
が入力され、マイクロコンピュータ(9)のボー) (
TNT) (9e) に取り込まれる。
また、後段の装N(1)に対しては、ポー113e)か
ら分岐された制御信号がポー1−(5f)、ボート(3
e)を介してボート(9e)に取り込まれる。
以上のように構成された装置(1)では、パソコン(4
0)からのパケット信号はボート(3b)から入力され
てバッファ(9B)に格納され、所定の処理が行なわれ
た後、ボート(9a)、ボート(5a)、ケーブル(3
0)を介して後段の装置(1)のボート(3h)に入力
される。
後段の装置(1)では、ボート(9a)から出力された
パケット信号はボート(3a)、ケーブル(30)を介
して前段の装置(1)のボート(5b)に入力され、ボ
ート(3a)を介してパソコン(40)に帰環される。
すなわち、パケット信号がパソコン(40)から出力さ
れると、各々のマイクロコンピュータ(9)のバッファ
(9B)に−旦格納され、必要が有れば所定の処理がC
P IJ (9A)で行なわれて後段の装置(1)に伝
送され、最終段まで伝送されたパケット信号は再びパソ
コン(40)に帰環される。
従って、パソコン(40)で所定操作するだけで、全て
の装置(1)にパケット信号が伝送され、装置(1)は
必要に応じてそのパケット信号に即して電子機器(70
)、V T R(80)を動作制御する。
そこで、バッファ(9B)に格納されたバケット信号に
従ってCP U (9A)で行なわれる処理手順等を、
第4図のフローチャー1・に従って説明する。
まず、ポー1−(5d)の電圧がハイルベルであれば(
ステップ(100) YES) 、スイッチ部(11)
が状態1(ボート(3a) 、 (5b)短絡)とされ
(ステップ(120) ) 、ロウレベルであれば(ス
テップ(100)NO) 、状態2(ボート(3a) 
、 (9a)短絡)とされる(ステップ(140) )
そして、パケット信号がボート(9b)から入力される
と(ステップ(160) YES) 、そのパケット信
号はバッファ(9B)に格納される(ステップ(180
) )。
そこで、受信先アドレスが自分のもの(その装置(1)
に固有のもの)であれば(ステップ(200)YES)
、そのパケット信号のコマンドが実行され(ステップ(
220) ) 、例えば電子機器(70)がVTRであ
れば録画を開始させる等の動作制御が行なわれる。
一方、受信先アドレスが自分のものではない場合(ステ
ップ(200) No) 、パソコン(40)からの指
令よりも優先させて、自分から他の装置(1)に対して
何らかの指令を与える必要があるか否かが判定され、必
要があるときは(ステップ(240) YES)、まず
、その指令(発信コマンド)がボート(9a)から出力
されてからパソコン(40)からのパケット信号が出力
される(ステップ(280) 、ステップ(260) 
)。
以上説明したように本実施例では、パソコン(40)か
ら入力されたパケット信号が、各々の装置(1)に順次
取り込まれ、各々の装置(1)には電子機器(70)、
V T R(80)を動作制御させるためのマイクロコ
ンピュータ(9)が設けられている。
従って、パソコン(40)にR3−232C規格の端子
が1つしかない場合であっても、シリアルに接続された
装置(1)を介して、複数の電子機器が総括的にシステ
ムとして制御される。
また、電子機器が増設された場合においても、単に装置
(1)が接続されるだけで、その増設された電子機器を
も含めて全てシステム化されるため、システムとしての
汎用性が優れている。
さらに、パケット信号は一旦ハッファ(9B)に格納さ
れ、後段の装置(1)に伝送すべきパケット信号の優先
順位が判定される構成なので、データ伝送時に生ずる障
害の検出・回避が簡単な構成で行なえるとともに、装置
(1)の製造コス)も廉価にすることが可能である。
なお、パケット信号の発信元(所望の制御装置)として
は、装置(1)自体とすることも可能であり、パケット
信号号の構成によっては、全ての装置(1)(あるいは
その装置(1)により制御される電子機器)が発信元と
なれ、いわゆるマルチマスタ一方式バスをハードウェア
により構成することが可能となる。
(発明の効果〕 以上の説明で理解されるように、本発明に係る電子機器
の接続装置では、パケット信号および所定の制御信号が
互いに送受信可能とされ、複数個シリアル接続された状
態で、バケット信号号の送受信が所望の制御装置により
総括的に制御される。
また、制御信号生成手段により生成された所定の制御信
号の有無により、後段に他の接続装置が接続されている
か否かが判定され、接続されていない場合には、最終段
の接続装置まで伝送されたパケット信号号を、スイッチ
部の切換動作により、そのバケット信号号を初めに出力
した制御装置、または接続装置に帰環させることが可能
となる。
従って、制御装置にR5−232C規格の端子がlっし
かない場合であっても、制御装置から出力された信号は
順次接続装置に取り込まれるので、これにより各々の電
子機器は接続装置を介して制御装置により総括的に制御
される。
また、電子機器が増設された場合には、接続装置をさら
に増設するだけで良く、システム化の即時対応が可能で
ある。
【図面の簡単な説明】
第11は、本発明に係る電子機器の接続装置の好適な実
施例の全体概略図、第2図は、上記装置の主要な電気的
構成図、第3図は、パケット信号号の構成図、第4図は
」―記装置のCP [1で行なわれる処理手順を示すフ
ローチャート図である。 (1)は装置、(3)は第1の端子、(5)は第2の端
子、(9)はマイクロコンピュータ、(9/l)はCP
U、(9B)はバッファ、(40)はパソコンである。

Claims (1)

  1. 【特許請求の範囲】 パケット信号および所定の制御信号が互いに送受信可能
    とされて複数個シリアル接続され、所望の制御装置によ
    り、該パケット信号の送受信が総括的に制御される電子
    機器の接続装置であって、前段に接続される他の接続装
    置との間で、上記パケット信号および所定の制御信号が
    各々入力または出力される第1の端子と、 後段に接続される他の接続装置との間で、上記パケット
    信号および所定の制御信号が各々入力または出力される
    第2の端子と、 上記第1の端子から入力される上記パケット信号を上記
    第2の端子から出力させる信号ラインと、上記信号ライ
    ンから分岐されたライン上に伝送される上記パケット信
    号、または上記第2の端子を介し上記後段の接続装置か
    ら入力される上記パケット信号のうち、いづれか一方の
    パケット信号を上記第1の端子から出力させる切換動作
    が可能とされたスイッチ部と、 前段に接続される他の接続装置に入力される上記所定の
    制御信号が生成される制御信号生成手段と、 上記所定の制御信号が入力されたときには、上記第2の
    端子を介して入力されるパケット信号が上記第1の端子
    から出力される一方、入力されないときには、上記ライ
    ン上に伝送されるパケット信号が上記第1の端子から出
    力される切換動作制御が上記スイッチ部に対して行なわ
    れる制御手段と、 を有することを特徴とする電子機器の接続装置。
JP19115190A 1990-07-19 1990-07-19 電子機器の接続装置 Expired - Lifetime JP2867649B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP19115190A JP2867649B2 (ja) 1990-07-19 1990-07-19 電子機器の接続装置
EP91111867A EP0467305B1 (en) 1990-07-19 1991-07-16 Apparatus for connecting electronic appliances
DE69126685T DE69126685T2 (de) 1990-07-19 1991-07-16 Gerät zur Verbindung elektronischer Geräte
EP96104528A EP0722224B1 (en) 1990-07-19 1991-07-16 Method for setting addresses for electronic appliances
EP96104527A EP0725490B1 (en) 1990-07-19 1991-07-16 Control apparatus for recording and reproducing apparatus
DE69130875T DE69130875T2 (de) 1990-07-19 1991-07-16 Verfahren zur Aufstellung von Adressen für elektronische Geräte
DE69130878T DE69130878T2 (de) 1990-07-19 1991-07-16 Steueranordnung für ein Aufzeichnungs- und Wiedergabegerät
CA002047312A CA2047312C (en) 1990-07-19 1991-07-17 Method and system for setting addresses and controlling series-connected appliances
KR1019910012201A KR100233486B1 (ko) 1990-07-19 1991-07-18 전자 기기 접속장치
US08/023,171 US5805073A (en) 1990-07-19 1993-02-25 Apparatus for connecting electric appliances
US08/379,358 US5539390A (en) 1990-07-19 1995-01-27 Method for setting addresses for series-connectd apparatuses
US08/598,130 US5712834A (en) 1990-07-19 1996-02-07 Control apparatus for data reproduction and recording devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19115190A JP2867649B2 (ja) 1990-07-19 1990-07-19 電子機器の接続装置

Publications (2)

Publication Number Publication Date
JPH0479439A true JPH0479439A (ja) 1992-03-12
JP2867649B2 JP2867649B2 (ja) 1999-03-08

Family

ID=16269750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19115190A Expired - Lifetime JP2867649B2 (ja) 1990-07-19 1990-07-19 電子機器の接続装置

Country Status (1)

Country Link
JP (1) JP2867649B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130716A (ja) * 1995-10-27 1997-05-16 Sony Corp 機能別にモジュール化されたavシステム
KR100372171B1 (ko) * 2000-06-28 2003-02-11 최정호 오디오 비디오 기기의 외부입력 절환장치
US6714172B2 (en) 1997-07-14 2004-03-30 Canon Kabushiki Kaisha Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5059086B2 (ja) * 2009-11-30 2012-10-24 キヤノン株式会社 電子機器および電子機器の接続方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130716A (ja) * 1995-10-27 1997-05-16 Sony Corp 機能別にモジュール化されたavシステム
US6714172B2 (en) 1997-07-14 2004-03-30 Canon Kabushiki Kaisha Display control system and its control method, switching device, connection device, peripheral device, peripheral device system, and their control method, and computer readable memory
KR100372171B1 (ko) * 2000-06-28 2003-02-11 최정호 오디오 비디오 기기의 외부입력 절환장치

Also Published As

Publication number Publication date
JP2867649B2 (ja) 1999-03-08

Similar Documents

Publication Publication Date Title
US11343065B2 (en) Serial bidirectional communication circuit and method thereof
JPH0479439A (ja) 電子機器の接続装置
US7546518B2 (en) Received data compensating device
JPH10170606A (ja) 半導体装置
JPH0484351A (ja) アドレス設定方法
JPH07129289A (ja) バス線長認識装置
US5511225A (en) Programmable controller for controlling output of control system by having configuration circuit cooperating with monitor logic to selectively transmit return output frame
JP3282396B2 (ja) 信号伝送方法
JP3726769B2 (ja) シリアルデータ処理装置
JP2000138732A (ja) 回線インタフェース制御装置および方法
JPH0662010A (ja) 通信インタフェースアダプタ装置
JPH0795666A (ja) 車両の監視制御データ転送装置
KR950005148B1 (ko) 패킷처리장치의 이중화 패킷버스 선택회로
JPH0475521B2 (ja)
JP2658853B2 (ja) 通信制御装置
JP2955895B2 (ja) ビデオ信号切換器
JPH06188916A (ja) 分離型試験機能付きパケット交換機
JPH06282519A (ja) 構成変更方式
JPH03145094A (ja) 負荷制御システム
JPH0764607A (ja) プラント制御伝送装置
JPH11150460A (ja) セレクト方法及びセレクタ
JPH0642679B2 (ja) 連続形バイパス制御装置
JPH0514400A (ja) 効率的回線設定方式
JPH04352050A (ja) リプライ信号出力ボード
JP2001102457A (ja) 複数コントローラ内蔵のlsi及び同lsiを備えたlsi組み合わせシステム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091225

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101225

Year of fee payment: 12