JPH0479361A - 半導体基板の製造方法および半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体基板および半導体集積回路装置の製造
方法に関し、特にバイポーラトランジスタを含む集積回
路のための半導体基板およびバイポーラトランジスタを
含む半導体集積回路装置の製造方法に関するものである
。

従来の技術 近年、半導体集積回路の高速化やアナログ・デジタル共
存機能が望まれる中で、バイポーラトランジスタとＣＭ
Ｏ８（相補型ＭＯ３）トランジスタを同一基板内に集積
化したＢｉ−ＣＭＯ３集積回路が注目されている。以下
半導体基板とバイポーラトランジスタを含む半導体集積
回路装置の一例としてＢｉ−ＣＭＯ３集積回路装置のた
めの半導体基板とＢｉ−ＣＭＯ８集積回路装置について
従来の技術を説明する。

第４図は従来例のＢｉ−ＣＭＯ３集積回路装置のための
半導体基板の断面構造図である。以下この構造を実現す
るための製造方法について述べる。まず、ｐ型車結晶シ
リコン基板１にｎ型埋め込み領域２，３およびｎ型埋め
込み領域４，５を選択的に形成する。なお、ｎ型埋め込
み領域２はバイポーラトランジスタの埋め込みコレクタ
領域である。次に、比抵抗が１〜５Ω・ａｍのｎ型シリ
コンエピタキシャル層６を形成する。バイポーラトラン
ジスタの高周波特性を高めるためにはｎ型シリコンエピ
タキシャル層６の厚さを薄く設定する必要がある。ｎ型
埋め込み領域２の上方向の拡散を抑制するためにはバイ
ポーラトランジスタの分離領域となるｐ型拡散層の拡散
時間を短縮せねばならず、予備分離層となるｎ型埋め込
み領域４が必要となる。

また、従来のＢｉ−ＣＭＯ３集積回路装置は第５図に示
すような構造をしている。以下、第５図に示した断面図
を参照して従来のＢｉ−ＣＭＯ８集積回路装置の製造方
法について説明する。

まず、ｐ型車結晶シリコン基板１１にｎ型埋め込み領域
１２．１３及びｎ型埋め込み領域１４゜１５を選択的に
形成した後比抵抗が１〜５Ω・ｃｍのｎ型シリコンエピ
タキシャル層１６を形成し、ｎ型埋め込み領域１２．１
３の上にはこれらにつながるｎウェル領域１７．１８を
、また、ｎ型埋め込み領域１４の上にはこれにつながる
ｐ型分離領域１９を、またｎ型埋め込み領域１５の上に
はｎウェル領域２０を形成する。さらに選択酸化法によ
り、厚いシリコン酸化膜２１を成長させて素子を分離し
、その後、薄いシリコン酸化膜２２を形成し、さらにこ
の上に多結晶シリコンなどの導電膜を選択的に形成して
ゲート電極２３とする。

次にｎ型不純物の拡散によりｎｐｎ　トランジスタのコ
レクタウオール層２４を形成し、さらにｎ型不純物を選
択的にイオン注入してベース領域２５とする。さらにｎ
型不純物を選択的にイオン注入してｎチャネルＭＯＳト
ランジスタの低濃度でｎ型のソース領域２６及びドレイ
ン領域２７とし、ゲート電極２３の側壁にサイドウオー
ル用のシリコン酸化膜２８を形成した後、ｎ型不純物を
選択的にイオン注入してｎチャネルＭＯ８）ランシスタ
の高濃度でｎ型のソース領域２９及びドレイン領域３０
とする。さらに、ｎ型不純物を選択的にイオン注入して
ｐチャネルＭＯ８）ランシスタの高濃度でｐ型のソース
領域３１及びドレイン領域３２とする。次に、ｎ型の不
純物を含んだ多結晶シリコンをベース領域２５の上に選
択的に形成してエミッタ電極３３とするとともにエミッ
タ電極３３からのｎ型不純物の拡散によりエミッタ領域
３４を形成する。

第５図から明らかなように、この製造方法では薄いｎ型
シリコンエピタキシャル層１６を用いて高周波特性に優
れたｎｐｎ　トランジスタを実現するためにｐ型分離領
域６の下に予備分離層となるｎ型埋め込み領域１４を設
け、上下分離構造としている。また、ｎチャネルＭＯ３
トランジスタのｐウェル領域２０の下にはｎ型埋め込み
領域１５を形成するために、ｎチャネルＭＯＳトランジ
スタのチャネル領域下のｐ型不純物のプロファイルは、
通常のＣＭＯ８集積回路のようにウェル下部に向かって
徐々に減少する不純物プロファイルとは異なり、ｎ型シ
リコンエピタキシャル層１６とｐ型車結晶シリコン基板
１１との界面近傍で不純物濃度のピークを持っている。

発明が解決しようとする課題 このような従来の半導体基板およびバイポーラトランジ
スタを含む半導体集積回路装置の製造方法では、ｎ型シ
リコンエピタキシャル層１６を薄くして高性能なｎｐｎ
　トランジスタを形成するためにはｎ型埋め込み領域１
２の上方向の拡散を抑制するために熱処理を短縮せねば
ならず、バイポーラトランジスタを分離するためにはｐ
型分離領域１９の下部にｎ型埋め込み領域１４を形成す
る必要があった。そのため工程が長くなりコスト高とな
るという欠点を有していた。

またｎ型埋め込み領域１４の不純物濃度が高いとｎ型埋
め込み領域１２との接合容量が大きくなるためｎｐｎ　
トランジスタのコレクタ基板間容量が大きくなり、高周
波特性を損なうという欠点も有していた。

さらに、ｎ型埋め込み領域１５のｐ型不純物の上方向の
拡散によりｎチャネルＭＯＳトランジスタのドレイン領
域２７近傍のｐ型不純物濃度が高くなるため、基板バイ
アス効果の増大やドレイン近傍の電界が高（なってホッ
トエレクトロンの発生が問題となっていた。すなわちホ
ットエレクトロンがゲート酸化膜へ注入されｎチャネル
ＭＯＳトランジスタのしきい値電圧７丁の変動や相互コ
ンダクタンスｇ、の劣化などトランジスタ特性が損なわ
れるという信頼性上の欠点を有していた。

また、ｎチャネルＭＯ３）ランジスタのドレイン領域２
７近傍のｐ型不純物濃度が高（なることによりドレイン
基板間容量が増加し、ｎチャネルＭＯ８）ランジスタの
周波数特性が低下するという欠点も有していた。

本発明はこのような上記従来の課題を解決するもので、
薄いｎ型シリコンエピタキシャル層の使用を可能にしつ
つｎ型埋め込み領域１４を廃止することにより、工程を
短縮し、ｎｐｎ　トランジスタの高周波特性を向上し、
ｎチャネルＭＯ８トランジスタのホットエレクトロンに
よる特性劣化を抑制し、周波数特性を向上した半導体集
積回路装置を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明の半導体基板および半
導体集積回路装置の製造方法は、不純物濃度が均一であ
る一導電型の半導体基体に逆導電型の埋め込み領域を選
択的に形成する工程と、導電型の不純物を含むガスを用
いて前記埋め込み領域が形成された半導体基体の一主面
上に一導電型の第一の半導体層を形成する工程と、逆導
電型の不純物を含むガスを用いて前記第一の半導体層の
一主面上に逆導電型の第二の半導体層を連続的に形成す
る工程とを備えている。

また、一導電型の半導体基体に逆導電型の埋め込み領域
を選択的に形成する工程と、一導電型の不純物を含むガ
スを用いて前記埋め込み領域が形成された半導体基体の
一主面上に一導電型の第一の半導体層を形成する工程と
、逆導電型の不純物を含むガスを用いて前記第一の半導
体層の一主面上に逆導電型の第二の半導体層を連続的に
形成する工程と、前記第二の半導体層に前記第一の半導
体層まで到達する一導電型の第一の領域を形成する工程
と、前記逆導電型の埋め込み領域の上にバイポーラトラ
ンジスタを形成する工程とを備えている。

さらに、一導電型の半導体基体に逆導電型の埋め込み領
域を選択的に形成する工程と、一導電型の不純物を含む
ガスを用いて前記埋め込み領域が形成された半導体基体
の一主面上に一導電型の第一の半導体層を形成する工程
と、逆導電型の不純物を含むガスを用いて前記第一の半
導体層の一主面上に逆導電型の第二の半導体層を連続的
に形成する工程と、前記埋め込み領域外上部の前記第二
の半導体層に一導電型の第一の領域を形成する工程と、
前記埋め込み領域の上の前記第二の半導体層に逆導電型
の第二の領域を形成する工程と、前記逆導電型の第一の
領域にバイポーラトランジスタと一導電型のチャネルＮ
１０Ｓトランジスタを形成する工程と、前記一導電型の
第二の領域に逆導電型のチャネルＭＯ３）ランジスタを
形成する工程とを備えている。

作用 この構成により、一導電型の第一の半導体層と一導電型
の第一の領域によりバイポーラトランジスタを分離する
ため、一導電型の第二の半導体層を薄（し、一導電型の
埋め込み領域を廃止することができる。

実施例 第１図は本発明にがかる一実施例の半導体基板の製造方
法を示した図であり、まず第１図（ａ）のようにひ素ま
たはアンチモンなどのｎ型埋め込み領域４１．４２が形
成されたｐ型車結晶シリコン基板４３の上に第１図（ｂ
）のように減圧エピタキシャル成長装置を用い、シボラ
ンなどをドーパントガスとして比抵抗１〜１０Ω・Ｃｍ
で厚さがＯ，Ｅ）〜１μｍのｎ型シリコンエピタキシャ
ル層４４を形成する。なお、ｎ型埋め込み領域４１はバ
イポーラトランジスタの埋め込みコレクタ領域である。

次に第１図（Ｃ）のようにドーパントガスをアルシンま
たはホスフィンに切り替えて比抵抗１〜１０Ω・ｃｍで
厚さが○、５〜２μｍのｎ型シリコンエピタキシャル層
４５を形成する。この製造方法において、ｎ型シリコン
エピタキシャル層４１とｎ型シリコンエピタキシャル層
４５の形成は同一の装置でガスの切り替えを行なうだけ
で連続的に処理できるので従来例のｎ型エピタキシャル
層４５のみの形成と比較して工程が長くならずかつｎ型
シリコンエピタキシャル層４４は予備分離層の役目をす
るので従来例のｎ型埋め込み領域は形成する必要がなく
、実質的にバイポーラトランジスタを含む集積回路の製
造工程が簡略化される。また第４図の従来例におけるｎ
型埋め込み領域とｎ型埋め込み領域の不純物濃度の高い
拡散層どうしの接合がなくなるので、コレクタ基板間容
量が減少しｎｐｎ　）ランシスタの高層波特性が向上で
きる。

また、本発明によればｎチャネルＭＯ３）ランジスタを
ｎ型シリコンエピタキシャル層４４とそれにつながるｐ
ウェル領域の中に形成できるため、従来例のｎ型埋め込
み領域の影響によるｎチャネルＭＯＳトランジスタのド
レイン近傍のｐウェル領域のｐ型不純物濃度が高くなる
ことがないので、ドレイン近傍の電界が単一ｐウェルと
同程度になり、ホットエレクトロンの発生を低減できる
。この結果ｎチャネルＭＯ８トランジスタのしきい値電
圧ＶＴの変動や相互コンダクタンスｇＩＩｌの劣化など
特性が損なわれることがなく、信頼性に優れたｎチャネ
ルＭＯＳトランジスタを形成することができる。また、
ｎチャネルＭＯＳトランジスタのドレイン基板間容量を
低減できるので周波数特性を向上することができる。

第２図は本発明にがかる一実施例の半導体集積回路装置
の製造方法を示した図であり、まず第２図（ａ）のよう
にひ素またはアンチモンなどのｎ型不純物を選択的にド
ープしてｎ型埋め込み領域４６が形成されたｐ型単結晶
シリコン基板４７の上に、比抵抗１〜１０Ω・ｃｍで厚
さが０．５〜１μｍのｎ型シリコンエピタキシャル層４
８を形成した後、比抵抗１〜１０Ω・ｃｎｔで厚さが０
．５〜２μｍのｎ型シリコンエピタキシャル層４９を形
成する。なおｎ型シリコンエピタキシャル層４８とｎ型
シリコンエピタキシャル層４９の形成には減圧エピタキ
シャル装置を用い、ドーパントガスをジボランからアル
シンまたはホスフィンに切り替えることにより連続的に
形成する。次に第２図（ｂ）のようにｎ型シリコンエピ
タキシャル層４９の中に、ｎ型埋め込み領域４６の領域
外の上にはｎ型シリコンエピタキシャル層４８につなが
るｐ型分離領域５０を形成する。なお、ｐ型分離領域５
０はｐ型車結晶シリコン基板４６と７ながる必要はない
。さらに第２図（Ｃ）のようにｎ型不純物の拡散により
ｎｐｎ　トランジスタのコレクタウオール層５１を形成
し、さらにｐ型の不純物を選択的にイオン注入してベー
ス領域５２とする。さらにｎ型の不純物を選択的にイオ
ン注入してエミッタ領域５３を形成する。

この製造方法において、ｎ型シリコンエピタキシャル層
４８とｎ型シリコンエピタキシャル層４９の形成は同一
の装置でガスの切り替えを行なうだけで連続的に処理で
きるので従来例のｎ型エピタキシャル層４９のみの形成
と比較して工程が長くならずかつｎ型シリコンエピタキ
シャル層４８は予備分離層の役目をするので従来例のｎ
型埋め込み領域は形成する必要がなく、実質的に工程が
簡略化され、さらにｐ型分離領域５０の高温長時間の拡
散時間を省略でき、ｎｐｎ　トランジスタの活性領域と
なるｎ型シリコンエピタキシャル層４９の厚さを薄く設
定できるので、ｎｐｎ　トランジスタの高周波特性を向
上できる。また、従来例におけるｎ型埋め込み領域とｎ
型埋め込み領域の高不純物濃度の拡散層どうしの接合が
なくなるので、ｎｐｎ　）ランジスタのコレクタ基板間
容量が減少しｎｐｎ　トランジスタの高周波特性を向上
できる。

第３図は本発明にがかる一実施例の半導体集積回路装置
の製造方法を示した図である。

まず第３図（ａ）のようなひ素またはアンチモンなどの
ｎ型不純物を選択的にドープしてｎ型埋め込み領域６，
０．６１が形成されたｐ型車結晶シリコン基板６２の上
に、比抵抗１〜１０Ω・ｃｍて厚さが０．５〜１μｍの
ｎ型シリコンエピタキシャル層６３を形成した後比抵抗
１〜１０Ω・ｃｍ’″Ｃ厚さが０．５〜２μｍのｎ型シ
リコンエピタキシャ）Ｌ層６４を形成する。なおｎ型シ
リコンエピタキシャル層６３とｎ型シリコンエピタキシ
ャル層６４の形成には減圧エピタキシャル装置を用い、
ドーパントガスをジボランからアルシンまたはホスフィ
ンに切り替えることにより連続的に形成する。

次に第３図（ｂ）のようにｎ型シリコンエピタキシャル
層６４の中にｎ型埋め込み領域６０．６１の上にはこれ
につながるｎウェル領域６５．６６を、ｎ型埋め込み領
域６０．６１の領域外の上にはｎ型シリコンエピタキシ
ャル層６３につながるｐ型分離領域６７とｎウェル領域
６８を形成する。なお、ｐ型分離領域６７とｎウェル領
域６８はｐ型車結晶シリコン基板６２とつながる必要は
ない。

さらに第３図（Ｃ）のように選択酸化法により厚さ約５
００ｎｍの厚いシリコン酸化膜６９を成長させ、素子分
離領域とする。その後、厚さ約２５ｎｍの薄いシリコン
酸化膜７０を形成し、さらにこの上に多結晶シリコンな
どの導電膜を選択的に形成してゲート電極７１とする。

次にｎ型不純物の拡散によりｎｐｎ　）ランジスタのコ
レクタウオール層７２を形成し、さらにｐ型の不純物を
選択的にイオン注入してベース領域７３とする。

さらに第３図（ｄ）のようにｎ型の不純物を選択的にイ
オン注入してｎチャネルＭＯ８トランジスタの低濃度で
ｎ型のソース領域７４及びドレイン領域７５を形成し、
ゲート電極７１の側壁にサイドウオール用のシリコン酸
化膜７６を形成した後、ｎ型の不純物を選択的にイオン
注入してｎチャネルＭＯＳトランジスタの高濃度でｎ型
のソース領域７７及びドレイン領域７８とすることによ
り、ｎチャネルＭＯＳトランジスタのＬＤＤ構造を形成
する。さらに、ｐ型の不純物を選択的にイオン注入して
ｎチャネルＭＯＳトランジスタの高濃度でｐ型のソース
領域７９及びドレイン領域８０とする。次に、ひ素など
のｎ型不純物を含んだ多結晶シリコンをベース領域７３
の上に選択的に形成してエミッタ電極８１とし、熱処理
を施すことによりエミッタ電極８１からｎ型不純物を拡
散してエミッタ領域８２を形成する。

以上のようにして形成された半導体集積回路装置は、ｎ
型エピタキシャル層６３とｐ型分離領域６７とでバイポ
ーラトランジスタを分離するため、従来例のｎ型埋め込
み領域の形成を省略でき工程を簡略化できる。また第３
図の従来例におけるｎ型埋め込み領域とｎ型埋め込み領
域の不純物濃度の高い拡散層どうしの接合がな（なるの
で、コレクタ基板間容量が減少しｎｐｎ　トランジスタ
の高周波特性を向上できる。また、本発明によればｎチ
ャネルＭＯ８）ランシスタをｎウェル領域６８とｎ型シ
リコンエピタキシャル層６３の中に形成するためｎ型埋
め込み領域の影響によるｎチャネルＭＯＳトランジスタ
のドレイン近傍のｐウェル領域６８のｐ型不純物濃度が
高くなることがないので、ドレイン近傍の電界が単一ｐ
ウェルと同程度になり、ホットエレクトロンの発生を低
減できる。この結果ｎチャネルＭＯＳトランジスタのし
きい値電圧ｖＴの変動や相互コンダクタンスｇ、の劣化
など特性が損なわれることがなく、信頼性に優れたｎチ
ャネルＭＯ３トランジスタを形成することができる。ま
た、ｎチャネルＭＯＳトランジスタのドレイン基板間容
量を低減できるので周波数特性を向上することができる
。

発明の効果 本発明の半導体基板および半導体集積回路装置の製造方
法によれば、ｎ型埋め込み領域の代わりにｎ型シリコン
エピタキシャル層を形成することにより、工程を簡略化
すると同時に、高周波特性の優れたｎｐｎトランジスタ
と信頼性および周波数特性に優れたｎチャネルＭＯＳト
ランジスタを実現できる。

また、工程を簡略化すると同時に、高周波特性の優れた
ｎｐｎトランジスタと信頼性および周波数特性に優れた
ｎチャネル〜１０Ｓトランジスタを実現できる。

【図面の簡単な説明】

第１図〜第３図は本発明による実施例を示す素子断面図
、第４図、第５図は従来の半導体基板と半導体集積回路
装置の構造を示す断面図である。 ４１．４２・・・・・・ｎ型埋め込み領域、４３・・・
・・・ｐ型車結晶シリコン基板、４４・・・・・・ｎ型
シリコンエピタキシャル層、４５・・・・・・ｎ型シリ
コンエピタキシャル層。 代理人の氏名　弁理士　粟野重、孝　ほか１名３斤 ＼　　　（ ６ｏ　　　　に５

Claims (3)

【特許請求の範囲】
1. （１）一導電型の半導体基体に前記半導体基体と逆導電
   型の埋め込み領域を選択的に形成する工程と、前記半導
   体基体と同じ導電型の不純物を含むガスで前記半導体基
   体の一主面上に前記半導体基体と同じ導電型の第一の半
   導体層を形成する工程と、前記第一の半導体層と逆導電
   型の不純物を含むガスで前記第一の半導体層上に前記第
   一の半導体層と導電型の第二の半導体層を連続的に形成
   する工程を備えたことを特徴とする半導体基板の製造方
   法。
2. （２）一導電型の半導体基体に前記半導体基体と逆導電
   型の埋め込み領域を選択的に形成する工程と、前記半導
   体基体と同じ導電型の不純物を含むガスで前記半導体基
   体の一主面上に前記半導体基体と同じ導電型の第一の半
   導体層を形成する工程と、前記第一の半導体層と逆導電
   型の不純物を含むガスで前記第一の半導体層上に前記第
   一の半導体層と逆導電型の第二の半導体層を連続的に形
   成する工程と、前記第二の半導体層に前記第一の半導体
   層まで到達する一導電型の第一の領域を形成する工程と
   、前記逆埋め込み領域にバイポーラトランジスタを形成
   する工程とを備えたことを特徴とする半導体集積回路装
   置の製造方法。
3. （３）一導電型の半導体基体に前記半導体基体と逆導電
   型の埋め込み領域を選択的に形成する工程と、前記半導
   体基体と同じ導電型の不純物を含むガスで前記半導体基
   体の一主面上に前記半導体基体と同じ導電型の第一の半
   導体層を形成する工程と、前記第一の半導体層と逆導電
   型の不純物を含むガスで前記第一の半導体層上に前記第
   一の半導体層と逆導電型の第二の半導体層を連続的に形
   成する工程と、前記埋め込み領域外上部の前記第二の半
   導体層に前記第二の半導体層と逆導電型の第一の領域を
   形成する工程と、前記埋め込み領域上の前記第二の半導
   体層に前記第一の領域と逆導電型の第二の領域を形成す
   る工程と、前記第一の領域にバイポーラトランジスタと
   チャネルＭＯＳトランジスタを形成する工程と、前記第
   二の領域にチャネルＭＯＳトランジスタを形成する工程
   とを備えたことを特徴とする半導体集積回路装置の製造
   方法。