JPH04789A - Pattern disposition and connecting structure for printed circuit board - Google Patents

Pattern disposition and connecting structure for printed circuit board

Info

Publication number
JPH04789A
JPH04789A JP10231290A JP10231290A JPH04789A JP H04789 A JPH04789 A JP H04789A JP 10231290 A JP10231290 A JP 10231290A JP 10231290 A JP10231290 A JP 10231290A JP H04789 A JPH04789 A JP H04789A
Authority
JP
Japan
Prior art keywords
pattern
pin
patterns
pins
checker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10231290A
Other languages
Japanese (ja)
Inventor
Shigeki Ono
大野 繁樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10231290A priority Critical patent/JPH04789A/en
Publication of JPH04789A publication Critical patent/JPH04789A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE:To easily form a contact pin of a checker and to improve to eliminate noise, erroneous operation by so connecting the partial pattern to the other pattern as to provide a function of absorbing excessive solder at the time of mounting a component and a function as electrodes at the time of checking. CONSTITUTION:When a discarding pattern 6 is connected to a pin A5 and a discarding pattern 7 is connected to a pin B4 to bring a checker pin to be contacted with the pins A5, B4 into contact with the patterns 6, 7, intervals between the pins A6, B3 and the pins can be increased. Since the patterns 6, 7 can be increased in area to certain degree, the accuracy of mounting the pins in contact therewith may be rough, and easiness of manufacturing the checker is increased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線板のパターン配置と接続構造に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to pattern arrangement and connection structure of printed wiring boards.

〔従来の技術〕[Conventional technology]

従来から、プリント配線板においては、部品実装の際の
半田ブリッジを発生しにくくするために、捨てパターン
と称するパターンを設け、実装する部品を半田付けする
際に余分な半田を前記捨てパターンに吸収させる方法か
知られている。
Conventionally, in printed wiring boards, in order to prevent solder bridges from occurring when mounting components, a pattern called a sacrificial pattern is provided, and when the components to be mounted are soldered, excess solder is absorbed into the sacrificial pattern. How to do it is known.

第3図は、従来の捨てパターンを含むプリント配線板の
パターン配置の一例を示している。
FIG. 3 shows an example of a pattern arrangement of a printed wiring board including a conventional discarded pattern.

第3図において、破線の部分の1は第1のI C(A)
の実装位置を示し、また破線の部分の2は第2のI C
(B)の実装位置を示しており、そして、前記第1のr
 c (A)は、8つのピンAl、 A2. A3. 
A4. A5. A6. A7. A8のフラットパッ
ケージのものを想定し、前記第2のI C(B)は8つ
のビン81. B2.83.84.85. B6.87
 68のフラットパッケージのものを想定している。
In Figure 3, 1 in the dashed line is the first IC(A).
2 in the dashed line indicates the mounting position of the second IC.
(B) shows the mounting position of the first r
c (A) shows eight pins Al, A2. A3.
A4. A5. A6. A7. Assuming an A8 flat package, the second IC (B) has eight bins 81. B2.83.84.85. B6.87
68 flat package is assumed.

また、この例では、ピンA7とB3、A6とB4が、そ
れぞれ繋がっており、ビンA5と82は、実装面の裏側
でスルーホール3と4を介して繋がるパターン形成とな
っている。
Further, in this example, pins A7 and B3 and A6 and B4 are connected, respectively, and the bins A5 and 82 are patterned to be connected via through holes 3 and 4 on the back side of the mounting surface.

そして、5,6,7.8は捨てパターンであり、この例
では、上から下へ半田鏝を移動し、該捨てパターン5〜
8で、余分な半田を吸収させるため、ピンA1〜A8お
よびピンB1〜B8には、半田ブリッジは発生しにくい
ものとなっている。また前記ピンA5〜A7、ピンB2
〜B4以外のピンは、無接続か、あるいは他の部品と繋
がる。
5, 6, 7.8 are discard patterns, and in this example, the soldering iron is moved from top to bottom, and the discard patterns 5 to 7.8 are discarded.
8, in order to absorb excess solder, solder bridges are less likely to occur on pins A1 to A8 and pins B1 to B8. In addition, the pins A5 to A7, pin B2
~ Pins other than B4 are either unconnected or connected to other parts.

ところで、プリント配線板は、基板作成後に、その不良
を調へるために、チエッカと称する検査工具を用いて、
電気的な導通チェックを行なうが、その際、接触ピンま
たはチェックビンと呼ばれる針状の1iE&を、検査す
るプリント基板の各パターンに電気的に接触する必要が
生ずる。
By the way, printed wiring boards are inspected using an inspection tool called a checker to check for defects after the board is fabricated.
When checking electrical continuity, it is necessary to electrically contact each pattern of the printed circuit board to be tested with a needle-shaped 1iE& called a contact pin or check bottle.

第3図の例では、パターンの繋がりをチェックするため
には、ヒ゛ンへ5〜A7および82〜B4にチェックピ
ンを接触させなければならないが、通常のフラットパッ
ケージでは、そのピン間隔は1.27mm、また中には
0.55mmのものもあり、半田される部分以外は、レ
ジストにより絶縁されているので、非常に狭い場所に、
第1のIC(A)ニツイテ3本、第2のIC(8)につ
いて3木の、計6木のチェックビンを接触させなければ
ならないようになる。
In the example shown in Figure 3, in order to check the connection of the patterns, the check pins must be brought into contact with pins 5 to A7 and 82 to B4, but in a normal flat package, the pin spacing is 1.27 mm. , Some of them are 0.55mm, and the parts other than the soldered part are insulated with resist, so they can be used in very narrow spaces.
It is now necessary to contact a total of six checkbins, three for the first IC (A) and three for the second IC (8).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、第3図に示した捨てパターン5〜8につ
いては、前述のように、他のパターンとは電気的に絶縁
されており、すなわち、該パターン5〜8は他のどの部
分とも繋がっておらず、電位的には不確定であり、電極
としての用をなさないものであった。
However, as mentioned above, the discarded patterns 5 to 8 shown in FIG. 3 are electrically insulated from the other patterns, that is, the patterns 5 to 8 are not connected to any other part. First, the potential was uncertain, and it was useless as an electrode.

ところで、プリント配線板を検査するチエッカにおいて
は、当然のことながら、接触させるプリント配線板のパ
ターンが大きい程、接触ビンの位置精度は粗くてよく、
また接触させたいパターンが狭い個所に複数個存在する
場合には、チェックピンと接触させる場所を他の所に分
散させる等の工夫が必要であるなどの問題点があった。
By the way, in a checker that inspects printed wiring boards, it goes without saying that the larger the pattern of the printed wiring board to be contacted, the rougher the positional accuracy of the contact bin is.
Further, when there are multiple patterns to be contacted in a narrow area, there is a problem in that it is necessary to take measures such as distributing the locations to be contacted with the check pins to other locations.

本発明は、上記のような問題点を解決しようとするもの
である。すなわち、本発明は、捨てパターンが余分な半
田を吸収し易くする役目をするばかりでなく、電極とし
ての役目をもするようにして、チエッカの接触ビンの作
成を容易ならしめることができ、併せて該パターンの電
位を確定させることができて、雑音や誤動作等の弊害を
も改善することができるプリント配線板のパターン配置
と接続構造を提供することを目的とするものである。
The present invention aims to solve the above problems. That is, according to the present invention, the waste pattern not only serves to easily absorb excess solder, but also serves as an electrode, thereby making it easier to create a contact bottle for a checker. It is an object of the present invention to provide a pattern arrangement and a connection structure for a printed wiring board, which can determine the potential of the pattern and improve problems such as noise and malfunction.

(課題を解決するための手段) 上記の目的を達成するために、本発明は、複数個密集し
て配置されたプリント配線板のランドの傍に配置された
パターンにおいて、該パターンの一部のものが、部品実
装に際し、チェック時の電極としての機能を有するよう
にし、併せて余分な半田を吸収する機能をも持たせるた
めに、他のパターンと接続されているものとした。
(Means for Solving the Problems) In order to achieve the above object, the present invention provides that, in a pattern placed beside a land of a plurality of densely arranged printed wiring boards, a part of the pattern is The pattern is connected to other patterns in order to function as an electrode for checking during component mounting and also to absorb excess solder.

〔作   用〕[For production]

本発明によれば、パターンの一部のものが、他のパター
ンと接続されているので、従来は、余分な半田を吸収す
るためだけの目的に用い、電気的に電位の定まらない一
部のパターンが、他のパターンと接続されていることに
なるため、前記一部のパターンが、従来の捨てパターン
と同様に、余分な半田を吸収し易くなり、かつ、該パタ
ーンが電極ともなるので、チエッカの接触ビンの作成を
容易なものとし、また該パターンの電位が確定されるこ
とにより、雑音や誤動作等の弊害も改善される。
According to the present invention, some parts of the pattern are connected to other patterns, so conventionally it was used only for the purpose of absorbing excess solder, and some parts of the pattern whose potential is not determined electrically. Since the pattern is connected to other patterns, the part of the pattern will easily absorb excess solder like the conventional discarded pattern, and the pattern will also serve as an electrode. By making the contact bin of the checker easier to create and determining the potential of the pattern, adverse effects such as noise and malfunction are also improved.

〔実 施 例〕〔Example〕

第1図は本発明の第1実施例を示している。 FIG. 1 shows a first embodiment of the invention.

そして、この第1実施例においては、実装位置1.2、
スルーホール3,4、I C(A)I C(B) 、ピ
ンA1〜^8、ピン81〜B8などは前述の第3図と同
様である。しかし、一部のパターン、つまり、捨てパタ
ーン6.7については、該パターン6とピンA5、該パ
ターン7とピンB4を繋いでいる点で第3図の場合と異
なっている。
In this first embodiment, mounting positions 1.2,
The through holes 3, 4, IC(A) IC(B), pins A1 to 8, pins 81 to B8, etc. are the same as those in FIG. 3 described above. However, some of the patterns, that is, the discarded patterns 6.7, are different from the case shown in FIG. 3 in that the pattern 6 and the pin A5 are connected, and the pattern 7 and the pin B4 are connected.

すなわち、第1図のように、捨てパターン6とピンA5
とを繋ぎ、捨てパターン7とピン64とを繋ぐことによ
り、ピン^5とピンB4に接触させるべぎチエッカピン
を、それぞれ該パターン6と7に接触させれば、ピンA
6と83に接触させるチェカビンとの間隔を大きくする
ことができ、したがって、該チエッカの作成が容易にな
る。
In other words, as shown in FIG.
By connecting the discard pattern 7 and the pin 64, the checker pins brought into contact with the pins 5 and B4 are brought into contact with the patterns 6 and 7, respectively, and the pin A
It is possible to increase the distance between the checker bin 6 and the checker bin 83, which makes it easier to create the checker.

また第1図のように、捨てパターン6.7は、ある程度
広い面積とすることが可能なので、それらに接触させる
チエッカビンの取り付は位置の精度は粗いものでもよく
、さらに、チエッカの製作の容易さも増大することにな
る。
Furthermore, as shown in Fig. 1, the discard patterns 6 and 7 can have a somewhat wide area, so the checker bins that come into contact with them can be attached with rough positional accuracy, and furthermore, the checker can be manufactured easily. It will also increase.

なお、ピンA5と捨てパターン6を繋ぐ位置、ピンB4
と捨てパターン7を繋ぐ位置は、半田槽を考慮して、そ
れぞれのパターンの中央としたが、手半田の場合は、最
後に半田鏝を離す位置に合わせるのがよく、中央で離す
場合は中央で、右の場合は右で、左の場合は左で繋ぐの
がよい。また接続のためのパターン幅は、あまり太いと
、電極と半田吸収のためを兼ねる捨てパターン6.7で
吸収した半田が、それぞれピンA5とピンB4に戻る結
果となるので、ある程度細いほうがよいが、逆に細過ぎ
ると、接続の信頼性の問題が生じるので、適度に細いほ
うがよい。
In addition, the position where pin A5 and the discarded pattern 6 are connected, pin B4
Considering the solder tank, the position to connect the and discard pattern 7 was set at the center of each pattern, but in the case of manual soldering, it is best to connect the soldering iron to the position where the soldering iron is released at the end. So, if it's on the right, it's better to connect it on the right, and if it's on the left, it's better to connect on the left. Also, if the pattern width for connection is too thick, the solder absorbed by the electrode and the discarded pattern 6.7, which also serves as solder absorption, will return to pin A5 and pin B4, respectively, so it is better to make it somewhat thinner. On the other hand, if it is too thin, problems with connection reliability will occur, so it is better to make it moderately thin.

第2図は本発明の′jiS2実施例を示しており、この
第2実施例ては、ピンA5とピンA6およびピンB3と
ピンB4以外のチェックピン間隔を考慮したものであり
、それぞれピンA4と捨てパターン5、ピンB5と捨て
パターン8を、新たに繋き、余分な電極パターン9.1
0.11.12を設け、第2図に示すように、それぞれ
、ピン^2と電極パターン12、ピンA7と電極パター
ン11、ピンB2と電極パターン10、ピンB7と電極
パターン9を繋いである。
FIG. 2 shows a 'jiS2 embodiment of the present invention, in which check pin intervals other than pins A5 and A6 and pins B3 and B4 are taken into consideration, and pins A4 and B4 are Connect the discarded pattern 5, the pin B5 and the discarded pattern 8, and connect the extra electrode pattern 9.1.
0.11.12 are provided, and as shown in FIG. 2, pin ^2 and electrode pattern 12, pin A7 and electrode pattern 11, pin B2 and electrode pattern 10, and pin B7 and electrode pattern 9 are connected, respectively. .

第2図に示すようにすることにより、ピンA1〜A8お
よびピン81〜B8に密集して接触させなければならな
かったチエッカビンは、第1のI C(A) について
は、ピンA1〜A8について順に、ピンA1、電極パタ
ーン12、ピンA3、捨てパターン5、捨てパターン6
、ピンA6、電極パターン11、ピンA8に接触させれ
ばよく、また第2のIC(B)については、ピン81〜
B8について順に、ピンB1、電極パターン10、ピン
B3、捨てパターン7、捨てパターン8、ピンB6、電
極パターン9、捨てパターン8に接触させればよいので
、チェックピンの間隔を広げることができ、基板チエッ
カの作成を容易ならしめることができる。また各パター
ン5〜12を第3図のように配置することにより、半田
付けの際、上から下に半田鏝を移動するときは、捨てパ
ターン5〜8で余分な半田を吸収させることができ、ま
た下から上に半田鏝を移動するときは、電極パターン9
〜12が捨てパターンの役目をして、余分な半田を吸収
することができる。半田鏝の移動方向が決まっている場
合は、各電極パターン9〜12につし)では、ヒ“ンへ
l〜A8およびヒ゛ンB1〜B8の各パターン列から離
した位置に配置し、チェック電極としての役目だけを持
たせることも可能である。
By doing as shown in FIG. 2, the checker bins that had to contact pins A1 to A8 and pins 81 to B8 in close contact with each other are as follows: In order, pin A1, electrode pattern 12, pin A3, discard pattern 5, discard pattern 6
, pin A6, electrode pattern 11, and pin A8, and for the second IC (B), pins 81 to
B8 can be brought into contact with pin B1, electrode pattern 10, pin B3, discard pattern 7, discard pattern 8, pin B6, electrode pattern 9, discard pattern 8 in this order, so the interval between the check pins can be increased. It is possible to easily create a board checker. Furthermore, by arranging patterns 5 to 12 as shown in Figure 3, when moving the soldering iron from top to bottom during soldering, the discard patterns 5 to 8 can absorb excess solder. , when moving the soldering iron from the bottom to the top, move the electrode pattern 9
~12 serves as a waste pattern and can absorb excess solder. If the moving direction of the soldering iron is determined, each electrode pattern 9 to 12) is placed at a position away from each pattern row of pins L to A8 and pins B1 to B8, and the check electrode is It is also possible to have only the role of

新たに設けたチェックのための電極の結線は、その結線
パターンの配置によフては、半田ブリッジ軽減の効果を
、さらに増大させることができ、とくに、半田槽による
半田付けの場合は、その効果が大きい。
Depending on the arrangement of the newly established check electrode, the effect of reducing solder bridges can be further increased, especially when soldering is done using a solder bath. Great effect.

すなわち、第3図で説明したように、従来の捨てパター
ンは、余分な半田を吸収するためたけのものであり、電
気的には無息味なパターンであるが、たとえば、第3図
において、上から下の方向に半田槽を通して半田槽から
引き揚げる場合、ピンA4. 八5. B4. B5に
溜った半田は、捨てパターン5〜8が孤立しているので
、該パターン5〜8で吸収されにくい。また半田槽によ
る半田付けの最後に余分な半田を取る目的で行なわれる
舐め工程でも、その効果は完全ではない。
That is, as explained in Fig. 3, the conventional discard pattern is only for absorbing excess solder and is electrically breathless. When pulling the solder out of the solder tank by passing it downward from the pin A4. 85. B4. The solder accumulated in B5 is difficult to be absorbed by the discarded patterns 5 to 8 because the patterns 5 to 8 are isolated. Furthermore, even in the licking process performed for the purpose of removing excess solder at the end of soldering using a solder bath, the effect is not perfect.

しかし、第2図のように、捨てパターン5〜8をピンA
4. A5. B4. B5と接続することにより、ピ
ンA4. A5.84. B5に溜った半田は接続され
たパターンを介して容易にそれぞれの該パターン5〜8
で吸収することができるという効果もある。なお、この
効果は、手作業または自動半田槽による半田付けに限ら
ず、温風や赤外線、レーザビームを用いるリフロー半田
槽にも有効である。
However, as shown in Figure 2, the discard patterns 5 to 8 are connected to pin A.
4. A5. B4. By connecting with pin A4.B5. A5.84. The solder accumulated in B5 easily passes through the connected patterns to each of the patterns 5 to 8.
It also has the effect of being able to be absorbed. Note that this effect is effective not only for soldering manually or using an automatic soldering bath, but also for reflow soldering baths that use hot air, infrared rays, or laser beams.

第1図および第2図では、各パターン5〜12の形状を
正方形にしたものを例にあげたが、長方形1円形、半円
形等の形にしてもよい。また8つのビンのフラットパッ
ケージICの例をあげたが、それ以外の実装部品でも、
本発明の実施は可能であり、さらに、単層5両面層、多
層等あるいはガラスエポキシや紙フエノール等のプリン
ト配線板等、種類や材質に拘束されることなく、本発明
の実施は可能である。
In FIGS. 1 and 2, each pattern 5 to 12 is square in shape, but it may be rectangular, circular, semicircular, or the like. Also, although I gave an example of a flat package IC with eight bins, other mounted parts can also be used.
The present invention can be carried out, and the present invention can be carried out without being restricted by the type or material, such as single layer, 5 double-sided layers, multilayer, etc., or printed wiring boards made of glass epoxy, paper phenol, etc. .

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、パターンの一部
のものが、他のパターンと接続されているので、従来は
、余分な半田を吸収するためだけの目的に用い、電気的
に電位の定まらない一部のパターンが、他のパターンと
接続されていることになるため、前記一部のパターンが
捨てパターンとなって余分な半田を吸収するばかりでな
く、IE&ともなるので、チエッカの製作を容易ならし
めるという効果があり、また該パターンの電位が確定さ
れることにより、雑音や誤動作等の弊害も改善されると
いう効果がある。さらに、接続のためのパターンの幅や
位置を適当に選ぶことにより、他のパターンと絶縁され
た従来の捨てパターンに比較して、半田流れをよくする
ことができるため、半田ブリッジの発生を軽減するこ−
ともできる。
As explained above, according to the present invention, some of the patterns are connected to other patterns. Some of the patterns for which the pattern is not determined are connected to other patterns, so some of the patterns not only become discarded patterns and absorb excess solder, but also become IE&, so checker This has the effect of making manufacturing easier, and since the potential of the pattern is determined, it also has the effect of improving adverse effects such as noise and malfunction. Furthermore, by appropriately selecting the width and position of the connection pattern, it is possible to improve solder flow compared to conventional disposable patterns that are insulated from other patterns, reducing the occurrence of solder bridges. Let's do it
Can also be done.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1実施例を示した説明図、第2図は
同しく第2実施例を示した説明図、第3図は従来の技術
の一例を示した説明図である。 1.2・・・実装位置   3.4・・・スルーホール
5.6,7.8・・・捨てパターン
FIG. 1 is an explanatory diagram showing a first embodiment of the present invention, FIG. 2 is an explanatory diagram showing the second embodiment, and FIG. 3 is an explanatory diagram showing an example of a conventional technique. 1.2...Mounting position 3.4...Through hole 5.6, 7.8...Discard pattern

Claims (1)

【特許請求の範囲】[Claims] 1 複数個密集して配置されたプリント配線板のランド
の傍に配置されたパターンにおいて、該パターンの一部
のものが、部品実装時の余分な半田を吸収する機能と、
チェック時の電極としての機能とを有するように、他の
パターンと接続されていることを特徴とするプリント配
線板のパターン配置と接続構造。
1. In a pattern placed near a plurality of densely arranged lands of a printed wiring board, some of the patterns have a function of absorbing excess solder during component mounting;
A pattern arrangement and connection structure of a printed wiring board, characterized in that the pattern is connected to another pattern so as to function as an electrode during checking.
JP10231290A 1990-04-18 1990-04-18 Pattern disposition and connecting structure for printed circuit board Pending JPH04789A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10231290A JPH04789A (en) 1990-04-18 1990-04-18 Pattern disposition and connecting structure for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10231290A JPH04789A (en) 1990-04-18 1990-04-18 Pattern disposition and connecting structure for printed circuit board

Publications (1)

Publication Number Publication Date
JPH04789A true JPH04789A (en) 1992-01-06

Family

ID=14324080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10231290A Pending JPH04789A (en) 1990-04-18 1990-04-18 Pattern disposition and connecting structure for printed circuit board

Country Status (1)

Country Link
JP (1) JPH04789A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732464A (en) * 1996-08-21 1998-03-31 Seagate Technology, Inc. Method of facilitating installation or use of an electromechanical information-storage device drive assembly
KR20030037811A (en) * 2001-11-06 2003-05-16 주식회사 이너텍 Design method of printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732464A (en) * 1996-08-21 1998-03-31 Seagate Technology, Inc. Method of facilitating installation or use of an electromechanical information-storage device drive assembly
KR20030037811A (en) * 2001-11-06 2003-05-16 주식회사 이너텍 Design method of printed circuit board

Similar Documents

Publication Publication Date Title
JP2575109B2 (en) Printed wiring board
US7504589B2 (en) Method and apparatus for manufacturing and probing printed circuit board test access point structures
JPH04789A (en) Pattern disposition and connecting structure for printed circuit board
JPH11261179A (en) Test printed circuit board
US20060087337A1 (en) Method and apparatus for layout independent test point placement on a printed circuit board
JPH08242045A (en) Printed wiring board
JP3651539B2 (en) Evaluation method for manufacturing process of multilayer wiring board
JPH02125490A (en) Printed circuit board
JP2654600B2 (en) Recognition mark for mounting position of test terminal / parts type
JPH11112152A (en) Multilayered printed board for mounting flip chip
JPS5849654Y2 (en) Printed wiring board with double-sided pattern
JPH04788A (en) Pattern shape of printed circuit board
JP2754695B2 (en) Inspection method of multilayer printed circuit board
JPS6151849A (en) Flat package type integrated circuit element
JP2612858B2 (en) Multi-layer circuit board with inspection structure for interlayer misalignment
JPH04105390A (en) Substrate mechanism
JP3447496B2 (en) Wiring board for semiconductor mounting
JPS6245194A (en) Printed wiring board
JPH02278787A (en) Pattern structure of printed wiring board
JPH02262390A (en) Printed-wiring board
JPH05335706A (en) Printed circuit substrate with part position recognizing mark
JPH02183590A (en) Printed circuit board and inspecting method therefor
JPH0653622A (en) Printed wiring board
JPS63241980A (en) Circuit wiring board
JPH05136540A (en) Mounting board