JPH08242045A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JPH08242045A
JPH08242045A JP4288795A JP4288795A JPH08242045A JP H08242045 A JPH08242045 A JP H08242045A JP 4288795 A JP4288795 A JP 4288795A JP 4288795 A JP4288795 A JP 4288795A JP H08242045 A JPH08242045 A JP H08242045A
Authority
JP
Japan
Prior art keywords
land
lands
copper foil
positioning
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4288795A
Other languages
Japanese (ja)
Inventor
Tomohiro Shika
智廣 鹿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4288795A priority Critical patent/JPH08242045A/en
Publication of JPH08242045A publication Critical patent/JPH08242045A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: To provide a printed wiring board which can improve the accuracy in inspection of continuity and function of a board, keeping the accuracy in positioning of parts during mounting of parts. CONSTITUTION: It becomes possible to mount an integrated circuit chip 2 in proper position and perform the continuity inspection of the pin and the function inspection of an integrated circuit chip 2 by connecting a land 17 for positioning during mounting of the integrated circuit chip 2 in the region of high mounting density and wiring density of the printed board body 1 to the wiring pattern 11 where a checker land for inspection of a board is not connected, by means of copper foil pattern 32, and using it as the land for inspection of a board.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、狭ピッチの回路部品
と、その回路部品に付属する位置決めランドと、チェッ
カーランドを備えたプリント配線板に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board provided with a circuit component having a narrow pitch, a positioning land attached to the circuit component, and a checker land.

【0002】[0002]

【従来の技術】近年、携帯電話等の携帯機器は小型化、
軽量化が進み、それに伴い、携帯機器内部のプリント配
線板にも小型化、小面積化が要求されるようになってき
た。また、プリント配線板の小面積化を実現するために
プリント配線板上に実装される集積回路チップも狭ピッ
チのもの(0.5mmピッチ、0.3mmピッチ)が使
用されている。同様に、プリント配線板上の配線パター
ン幅、配線パターン間隔も0.1mmが使用されるよう
になってきている。
2. Description of the Related Art In recent years, mobile devices such as mobile phones have been downsized,
With the progress of weight reduction, the printed wiring boards inside mobile devices are also required to be downsized and have a smaller area. In addition, integrated circuit chips mounted on the printed wiring board in order to realize a small area of the printed wiring board have a narrow pitch (0.5 mm pitch, 0.3 mm pitch). Similarly, the wiring pattern width and the wiring pattern interval on the printed wiring board have come to be 0.1 mm.

【0003】以下、図面を参照しながら従来のプリント
配線板について説明を行う。図4は従来のプリント配線
板の部分平面図であり、1はプリント基板本体、2は集
積回路チップ、3はコネクタ、4、5、6はスルーホー
ルランド、7〜13は配線パターン、14、15、16
はチェッカーランド、17、18は位置決め用ランド、
19〜27は集積回路チップ2のピン接続用の銅箔ラン
ド、28〜31はコネクタ3のピン接続用の銅箔ランド
である。また、図4で斜線部分は全て銅箔パターンの部
分レジストに覆われており、斜交ハッチング部分は全て
銅箔ランドでありレジストに覆われておらず、銅箔が露
出している。
A conventional printed wiring board will be described below with reference to the drawings. FIG. 4 is a partial plan view of a conventional printed wiring board. 1 is a printed circuit board body, 2 is an integrated circuit chip, 3 is connectors, 4, 5, 6 are through-hole lands, 7 to 13 are wiring patterns, 14, 15, 16
Is a checker land, 17 and 18 are positioning lands,
19 to 27 are copper foil lands for pin connection of the integrated circuit chip 2, and 28 to 31 are copper foil lands for pin connection of the connector 3. Further, in FIG. 4, all the shaded portions are covered with the partial resist of the copper foil pattern, and the hatched portions are all copper foil lands and are not covered with the resist, and the copper foil is exposed.

【0004】プリント配線板は基本的にプリント基板本
体1とプリント基板本体1上に実装される回路部品(集
積回路チップ2、コネクタ3等)で構成されている。回
路部品(集積回路チップ2、コネクタ3等)はプリント
基板本体1上の銅箔ランド19〜27、28〜31等に
半田実装されそれぞれの銅箔ランドは配線パターン7〜
11、13で結線され、回路部品(集積回路チップ2、
コネクタ3等)のピンが電気的に接続される。また、ス
ルーホールランド4は配線パターン12で銅箔ランド2
5に接続されている。
The printed wiring board is basically composed of a printed circuit board body 1 and circuit components (integrated circuit chip 2, connector 3, etc.) mounted on the printed circuit board body 1. The circuit components (integrated circuit chip 2, connector 3, etc.) are solder-mounted on the copper foil lands 19-27, 28-31, etc. on the printed circuit board body 1, and each copper foil land is connected to the wiring pattern 7-.
Connected by 11 and 13, circuit parts (integrated circuit chip 2,
The pins of the connector 3) are electrically connected. In addition, the through hole land 4 is the wiring pattern 12 and is the copper foil land 2.
Connected to 5.

【0005】図4のプリント配線板では、プリント基板
本体1のパターン設計の制約により、最小配線パターン
幅は0.15mm、最小配線パターン間隔は0.15m
mであり、配線パターン7〜13はパターン幅0.15
mm、配線パターン7、8、9のパターン間隔の最も狭
い部分はパターン間隔0.15mmである。また、チェ
ッカーランド14、15、16は直径0.17mmの丸
ランド、スルーホールランド4,5は直径0.6mmの
丸ランド、スルーホールランド6は直径0.8mmの丸
ランド、位置決め用ランド17、18は1mm角の角ラ
ンドである。さらに、チェッカーランド14、15、1
6、スルーホールランド4、5、6、銅箔ランド19〜
31のランド間隔距離は同一部品のランド間距離(例え
ば、銅箔ランド19、20のランド間距離:0.2m
m)を除いて、0.4mm以上、チェッカーランド1
4、15、16、スルーホールランド4、5、6、銅箔
ランド19〜31と未接続の配線パターン7〜13との
パターン、ランド間距離は、0.2mm以上が要求さ
れ、図4ではこの制約を満たすようにチェッカーランド
14、15、16、スルーホールランド4、5、6、銅
箔ランド19〜31、配線パターン7〜13が配置され
ている。ここで、配線パターン11については、上記制
約によりチェッカーランドを配置することができない。
In the printed wiring board of FIG. 4, the minimum wiring pattern width is 0.15 mm and the minimum wiring pattern interval is 0.15 m due to the restrictions on the pattern design of the printed circuit board body 1.
m, and the wiring patterns 7 to 13 have a pattern width of 0.15.
mm, the narrowest pattern interval of the wiring patterns 7, 8 and 9 has a pattern interval of 0.15 mm. The checker lands 14, 15, 16 are round lands having a diameter of 0.17 mm, the through hole lands 4, 5 are round lands having a diameter of 0.6 mm, the through hole lands 6 are round lands having a diameter of 0.8 mm, and the positioning land 17 is used. , 18 are 1 mm square corner lands. In addition, checker land 14, 15, 1
6, through-hole land 4, 5, 6, copper foil land 19 ~
The land interval distance of 31 is the distance between lands of the same component (for example, the distance between lands of copper foil lands 19 and 20: 0.2 m).
0.4 mm or more, except for m), checkerland 1
4, 15, 16, through-hole lands 4, 5, 6, copper foil lands 19-31 and unconnected wiring patterns 7-13, and the distance between lands is required to be 0.2 mm or more. The checker lands 14, 15, 16, through hole lands 4, 5, 6, copper foil lands 19-31, and wiring patterns 7-13 are arranged so as to satisfy this constraint. Here, with respect to the wiring pattern 11, checker lands cannot be arranged due to the above restrictions.

【0006】以上のように構成された従来のプリント配
線板について、以下その構造、実装検査を説明する。プ
リント配線板の製造工程には大きく分けて2つの項目が
ある。1つはプリント基板本体1上への回路部品の実装
であり、2つめは、回路部品実装後の検査工程である。
The structure and mounting inspection of the conventional printed wiring board having the above structure will be described below. There are roughly two items in the manufacturing process of a printed wiring board. One is the mounting of the circuit component on the printed circuit board body 1, and the second is the inspection process after the circuit component mounting.

【0007】1つめの回路部品の実装においては部品実
装機(チップマウンタ)を用いた自動実装が行われる。
部品実装機は、まず実装する回路部品(集積回路チップ
2、コネクタ3等)を一つ一つ個別に吸着ノズルで吸着
し、その吸着した回路部品を銅箔ランド19〜27、2
8〜31等にクリーム半田を塗布したプリント基板本体
1上に配置し、吸着ノズルを離す動作をおこなう。この
回路部品の実装時にはプリント基板本体1上の銅箔ラン
ド19〜27、28〜31等に対して正確な位置合わせ
を行い、回路部品を配置することが必要である。特に集
積回路チップ2の様な狭ピッチ(0.5mmピッチ)の
回路部品は正確な位置合わせが行われないと、銅箔ラン
ド19〜27等で半田ブリッジが多数発生する。この
為、集積回路チップ2を正確に実装するための位置決め
用ランド17、18が使用される。通常この位置決め用
ランド17、18は1mm角の正方形の銅箔ランドであ
り、レジストに覆われていない。部品実装機は、集積回
路チップ2を配置する際に位置決め用ランド17、18
付近に収束光を照射しその照射光の反射率の最も大きい
位置を検出し部品実装の基準点とし、集積回路チップ2
を配置する。集積回路チップ2の様に多数のピンを四方
に持つ回路部品についてはその部品のX軸方向、Y軸方
向について正確な位置合わせを行う必要がある。その
為、図4の様に集積回路チップ2に対して対角な位置に
二箇所、位置決め用ランド17、18が配置されてい
る。
In mounting the first circuit component, automatic mounting using a component mounter (chip mounter) is performed.
The component mounter first sucks the circuit components to be mounted (integrated circuit chip 2, connector 3, etc.) individually by suction nozzles, and the sucked circuit components are copper foil lands 19 to 27, 2.
8 to 31 are arranged on the printed circuit board body 1 on which cream solder is applied, and an operation of separating the suction nozzle is performed. When mounting this circuit component, it is necessary to accurately align the copper foil lands 19 to 27, 28 to 31 and the like on the printed circuit board body 1 to arrange the circuit component. In particular, in a circuit component having a narrow pitch (0.5 mm pitch) such as the integrated circuit chip 2, unless the alignment is accurately performed, many solder bridges are generated in the copper foil lands 19 to 27 and the like. Therefore, the positioning lands 17 and 18 for accurately mounting the integrated circuit chip 2 are used. Usually, the positioning lands 17 and 18 are 1 mm square copper foil lands and are not covered with resist. The component mounter uses positioning lands 17, 18 when arranging the integrated circuit chip 2.
The converged light is irradiated in the vicinity, and the position having the highest reflectance of the irradiated light is detected and used as the reference point for mounting the component, and the integrated circuit chip 2
To place. For a circuit component having a large number of pins on four sides like the integrated circuit chip 2, it is necessary to perform accurate alignment in the X-axis direction and the Y-axis direction of the component. Therefore, as shown in FIG. 4, two positioning lands 17 and 18 are arranged at diagonal positions with respect to the integrated circuit chip 2.

【0008】2つめの回路部品実装後の検査工程では、
配線の導通、回路の動作を検査するための検査機(チェ
ッカー)が使用される。検査方法としては、プリント配
線板上のチェッカーランド14、15、16等に検査機
の検査プローブピンを接触させ、各部品のピン間の導通
及び回路部品の動作を検査する方法を用いる。検査にお
いては検査プローブピンとチェッカーランド14、1
5、16との確実な接触が必要である。この為、チェッ
カーランドは直径0.7mm以上の丸ランドが使用され
る。また、チェッカーランド14、15、16は図4の
集積回路チップ2のピンとコネクタ3のピンを電気的に
接続している配線パターン8、10、13に接続されて
いる。ここで、配線パターン11にはチェッカーランド
が接続されていないため検査機を用いて配線の導通、回
路の動作を検査する事ができない。
In the inspection process after mounting the second circuit component,
An inspection machine (checker) for inspecting the continuity of wiring and the operation of a circuit is used. As an inspection method, a method is used in which the inspection probe pins of the inspection machine are brought into contact with the checker lands 14, 15, 16 and the like on the printed wiring board to inspect the continuity between the pins of each component and the operation of the circuit component. In the inspection, the inspection probe pin and the checker land 14, 1
Positive contact with 5, 16 is required. Therefore, a round land having a diameter of 0.7 mm or more is used as the checker land. The checker lands 14, 15, 16 are connected to the wiring patterns 8, 10, 13 which electrically connect the pins of the integrated circuit chip 2 and the pins of the connector 3 of FIG. Here, since the checker land is not connected to the wiring pattern 11, it is impossible to inspect the continuity of the wiring and the operation of the circuit by using an inspection machine.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記し
た従来のプリント配線板では、小面積化の為に実装部品
密度、配線パターン密度が増加することによりチェッカ
ーランドを配置できない配線パターンが存在する。つま
り集積回路チップの周辺は配線密度が高い上に、集積回
路チップの実装を行うための占有面積(1mm×1m
m)の広い位置決め用ランドが存在するために、チェッ
カーランドを配置することができない配線パターンが発
生し、この配線パターンに接続された回路部品の導通、
動作を検査することができないという問題点と、あるい
は、逆にチェッカーランドを配置するために位置決め用
ランドを配置せずに部品実装を行う事により、部品実装
時に半田ブリッジ等の不良項目が発生するという問題点
を有していた。
However, in the above-mentioned conventional printed wiring board, there are wiring patterns in which checker lands cannot be arranged due to an increase in mounting component density and wiring pattern density in order to reduce the area. In other words, the wiring density around the integrated circuit chip is high, and the occupied area for mounting the integrated circuit chip (1 mm x 1 m
Since there is a wide positioning land (m), a wiring pattern in which the checker land cannot be arranged is generated, and the circuit components connected to this wiring pattern are electrically connected,
The problem that the operation cannot be inspected, or conversely, by mounting the component without placing the positioning land for placing the checker land, a defective item such as a solder bridge occurs when mounting the component. Had the problem.

【0010】本発明は上記課題を解決するために、集積
回路チップの周辺の配線密度が高く、集積回路チップの
実装を行うための位置決め用ランドが存在する領域にあ
る、チェッカーランドを接続することが不可能な配線パ
ターンに接続された回路部品の導通、動作を検査する事
を可能にするプリント配線板を提供することを目的とす
る。
In order to solve the above problems, the present invention connects a checker land in a region where a wiring density around the integrated circuit chip is high and a positioning land for mounting the integrated circuit chip is present. An object of the present invention is to provide a printed wiring board capable of inspecting the continuity and operation of a circuit component connected to a wiring pattern that is impossible.

【0011】[0011]

【課題を解決するための手段】本発明は上記目的を達成
するために、集積回路チップの位置決め用ランドと、チ
ェッカーランドを配置できない配線パターンとを銅箔パ
ターンで接続したものである。
In order to achieve the above object, the present invention is to connect a positioning land of an integrated circuit chip and a wiring pattern in which a checker land cannot be arranged with a copper foil pattern.

【0012】[0012]

【作用】本発明は上記した構成により、位置決め用ラン
ドをチェッカーランドとして使用することができる。
According to the present invention, the positioning land can be used as a checker land due to the above-mentioned structure.

【0013】[0013]

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0014】図1は本発明の第一実施例のプリント配線
板の部分平面図であり、1はプリント基板本体、2は集
積回路チップ、3はコネクタ、4、5、6はスルーホー
ルランド、7〜13は配線パターン、14、15、16
はチェッカーランド、17、18は位置決め用ランド、
19〜27は集積回路チップ2のピン接続用の銅箔ラン
ド、28〜31はコネクタ3のピン接続用の銅箔ラン
ド、32は配線パターン11と位置決め用ランド17を
接続する銅箔パターンである。また、図1で斜線部分は
全てレジストに覆われた銅箔の部分で、斜交ハッチグ部
分は全てレジストに覆われた銅箔であり、銅箔が露出し
ている。
FIG. 1 is a partial plan view of a printed wiring board according to a first embodiment of the present invention, in which 1 is a printed circuit board body, 2 is an integrated circuit chip, 3 is connectors, 4, 5 and 6 are through-hole lands, 7 to 13 are wiring patterns, 14, 15, 16
Is a checker land, 17 and 18 are positioning lands,
19 to 27 are copper foil lands for pin connection of the integrated circuit chip 2, 28 to 31 are copper foil lands for pin connection of the connector 3, and 32 is a copper foil pattern for connecting the wiring pattern 11 and the positioning land 17. . Further, in FIG. 1, shaded portions are copper foil portions entirely covered with the resist, and hatched portions are copper foil portions entirely covered with the resist, and the copper foil is exposed.

【0015】プリント配線板は基本的にプリント基板本
体1とプリント基板本体1上に実装される回路部品(集
積回路チップ2、コネクタ3等)で構成されている。回
路部品(集積回路チップ2、コネクタ3等)はプリント
基板本体1上の銅箔ランド19〜27、28〜31等に
半田実装されそれぞれの銅箔ランドは配線パターン7〜
11、13で結線され、回路部品(集積回路チップ2、
コネクタ3等)のピンが電気的に接続される。また、ス
ルーホールランド4は配線パターン12で銅箔ランド2
5に電気的に接続されている。
The printed wiring board is basically composed of a printed circuit board body 1 and circuit components (integrated circuit chip 2, connector 3, etc.) mounted on the printed circuit board body 1. The circuit components (integrated circuit chip 2, connector 3, etc.) are solder-mounted on the copper foil lands 19-27, 28-31, etc. on the printed circuit board body 1, and each copper foil land is connected to the wiring pattern 7-.
Connected by 11 and 13, circuit parts (integrated circuit chip 2,
The pins of the connector 3) are electrically connected. In addition, the through hole land 4 is the wiring pattern 12 and is the copper foil land 2.
5 is electrically connected.

【0016】このプリント配線板では、プリント基板本
体1のパターン設計の制約により、最小配線パターン幅
は0.15mm、最小配線パターン間隔は0.15mm
であり、配線パターン7〜13はパターン幅0.15m
m、配線パターン7、8、9のパターン間隔の最も狭い
部分はパターン間隔0.15mmである。また、チェッ
カーランド14、15、16は直径0.7mmの丸ラン
ド、スルーホールランド4、5は直径0.6mmの丸ラ
ンド、スルーホールランド6は直径0.8mmの丸ラン
ド、位置決め用ランド17、18は1mm角の角ランド
である。さらに、チェッカーランド14、15、16、
スルーホールランド4、5、6、銅箔ランド19〜31
のランド間距離は同一部品のランド間距離(例えば、銅
箔ランド19、20のランド間距離:0.2mm)を除
いて、0.4mm以上、チェッカーランド14、15、
16、スルーホールランド4、5、6、銅箔ランド19
〜31と未接続の配線パターン7〜13、銅箔パターン
32とのパターン、ランド間距離は、0.2mm以上が
要求され、図1ではこの制約を満たすようにチェッカー
ランド14、15、16、スルーホールランド4、5、
6、銅箔ランド19〜31、配線パターン7〜13、銅
箔パターン32が配置されている。
In this printed wiring board, the minimum wiring pattern width is 0.15 mm and the minimum wiring pattern interval is 0.15 mm due to the restriction of the pattern design of the printed circuit board body 1.
And the wiring patterns 7 to 13 have a pattern width of 0.15 m.
m, the portion of the wiring patterns 7, 8 and 9 with the smallest pattern interval has a pattern interval of 0.15 mm. The checker lands 14, 15, 16 are round lands having a diameter of 0.7 mm, the through hole lands 4, 5 are round lands having a diameter of 0.6 mm, the through hole lands 6 are round lands having a diameter of 0.8 mm, and the positioning land 17 is used. , 18 are 1 mm square corner lands. In addition, checker land 14, 15, 16,
Through hole lands 4, 5, 6, copper foil lands 19 to 31
The land-to-land distance is 0.4 mm or more, the checker lands 14 and 15, excluding the land-to-land distance of the same component (for example, the land distance between the copper foil lands 19 and 20: 0.2 mm).
16, through hole land 4, 5, 6, copper foil land 19
.About.31 and the unconnected wiring patterns 7 to 13, the copper foil pattern 32, and the distance between lands are required to be 0.2 mm or more. In FIG. 1, the checker lands 14, 15, 16 are provided so as to satisfy this constraint. Through hole land 4, 5,
6, copper foil lands 19 to 31, wiring patterns 7 to 13, and copper foil patterns 32 are arranged.

【0017】以上のように構成されたプリント配線板に
ついて、以下のその製造、実装、検査を説明する。プリ
ント配線板の製造工程には大きく分けて2つの項目があ
る。1つはプリント基板本体1上への回路部品の実装で
あり、2つめは、回路部品実装後の検査工程である。
The manufacturing, mounting, and inspection of the printed wiring board configured as described above will be described below. There are roughly two items in the manufacturing process of a printed wiring board. One is the mounting of the circuit component on the printed circuit board body 1, and the second is the inspection process after the circuit component mounting.

【0018】1つめの回路部品の実装においては部品実
装機(チップマウンタ)を用いた自動実装が行われる。
部品実装機は、まず実装する回路部品(集積回路チップ
2、コネクタ3等)を一つ一つ個別に吸着ノズルで吸着
し、その吸着した回路部品を銅箔ランド19〜27、2
8〜31等にクリーム半田を塗布したプリント基板本体
1上に配置し、吸着ノズルを離す動作をおこなう。この
回路部品の実装時にはプリント基板本体1上の銅箔ラン
ド19〜27、28〜31等に対して正確な位置合わせ
を行い、回路部品を配置することが必要である。特に集
積回路チップ2の様な狭ピッチ(0.5mmピッチ)の
回路部品は正確な位置合わせが行われないと、銅箔ラン
ド19〜27等で半田ブリッジが多数発生する。この
為、集積回路チップ2を正確に実装するための位置決め
用ランド17、18が使用される。通常この位置決め用
ランド17、18は1mm角の正方形の銅箔ランドであ
り、レジストに覆われていない。部品実装機は、集積回
路チップ2を配置する際に位置決め用ランド17、18
付近に収束光を照射しその照射光の反射率の最も大きい
位置を検出し部品実装の基準点とし、集積回路チップ2
を配置する。集積回路チップ2の様に多数のピンを四方
に持つ回路部品についてはその部品のX軸方向、Y軸方
向について正確な位置合わせを行う必要がある。その
為、図1の様に集積回路チップ2に対して対角な位置に
二箇所、位置決め用ランド17、18が配置されてい
る。位置決め用ランド17には銅箔パターン32が接続
されているが、銅箔パターン32はレジストで覆われて
いるため、部品実装機からの照射光の反射は銅箔の部分
よりも少ない。この為、照射光の反射率の最も大きい位
置の検出に与える影響は少ない。従って、部品実装機は
集積回路チップ2をプリント基板本体1上の適正な位置
に配置する。
When mounting the first circuit component, automatic mounting using a component mounter (chip mounter) is performed.
The component mounter first sucks the circuit components to be mounted (integrated circuit chip 2, connector 3, etc.) individually by suction nozzles, and the sucked circuit components are copper foil lands 19 to 27, 2.
8 to 31 are arranged on the printed circuit board body 1 on which cream solder is applied, and an operation of separating the suction nozzle is performed. When mounting this circuit component, it is necessary to accurately align the copper foil lands 19 to 27, 28 to 31 and the like on the printed circuit board body 1 to arrange the circuit component. In particular, in a circuit component having a narrow pitch (0.5 mm pitch) such as the integrated circuit chip 2, unless the alignment is accurately performed, many solder bridges are generated in the copper foil lands 19 to 27 and the like. Therefore, the positioning lands 17 and 18 for accurately mounting the integrated circuit chip 2 are used. Usually, the positioning lands 17 and 18 are 1 mm square copper foil lands and are not covered with resist. The component mounter uses positioning lands 17, 18 when arranging the integrated circuit chip 2.
The converged light is irradiated in the vicinity, and the position having the highest reflectance of the irradiated light is detected and used as the reference point for mounting the component, and the integrated circuit chip 2
To place. For a circuit component having a large number of pins on four sides like the integrated circuit chip 2, it is necessary to perform accurate alignment in the X-axis direction and the Y-axis direction of the component. Therefore, as shown in FIG. 1, two positioning lands 17 and 18 are arranged at diagonal positions with respect to the integrated circuit chip 2. Although the copper foil pattern 32 is connected to the positioning land 17, since the copper foil pattern 32 is covered with the resist, the irradiation light from the component mounter is less reflected than the copper foil portion. Therefore, it has little influence on the detection of the position having the highest reflectance of the irradiation light. Therefore, the component mounter places the integrated circuit chip 2 at an appropriate position on the printed circuit board body 1.

【0019】2つめの回路部品実装後の検査工程では、
配線の導通、回路の動作を検出するための検査機(チェ
ッカー)が使用される。検査方向としては、プリント配
線板上のチェッカーランド14、15、16等に検査機
の検査プローブピンを接触させ、各部品のピン間の導通
及び回路部品の動作を検査する方法を用いる。検査にお
いては検査プローブピンとチェッカーランド14、1
5、16との確実な接触が必要である。この為、チェッ
カーランドは直径0.7mm以上の丸ランドが使用され
る。また、チェッカーランド14、15、16は図1の
集積回路チップ2のピンとコネクタ3のピンを電気的に
接続している配線パターン8、10、13に接続されて
いる。ここで、配線パターン11には位置決め用ランド
17が銅箔パターン32によって接続されているため、
検査機を用いて銅箔ランド19に接続された集積回路チ
ップ2のピンと、銅箔ランド30に接続されたコネクタ
3の配線の導通、集積回路チップ2と、コネクタ3等で
構成される回路部分の動作を検査する。
In the inspection process after mounting the second circuit component,
An inspection machine (checker) for detecting the continuity of wiring and the operation of a circuit is used. As the inspection direction, a method is used in which the inspection probe pins of the inspection machine are brought into contact with the checker lands 14, 15, 16 and the like on the printed wiring board to inspect the continuity between the pins of each component and the operation of the circuit component. In the inspection, the inspection probe pin and the checker land 14, 1
Positive contact with 5, 16 is required. Therefore, a round land having a diameter of 0.7 mm or more is used as the checker land. The checker lands 14, 15, 16 are connected to wiring patterns 8, 10, 13 for electrically connecting the pins of the integrated circuit chip 2 and the pins of the connector 3 of FIG. Since the positioning land 17 is connected to the wiring pattern 11 by the copper foil pattern 32,
Electrical continuity between the pins of the integrated circuit chip 2 connected to the copper foil lands 19 and the wiring of the connector 3 connected to the copper foil lands 30 using an inspection machine, and the circuit portion composed of the integrated circuit chip 2 and the connector 3 and the like. Inspect the behavior of.

【0020】図2は本発明の第二実施例のプリント配線
板の部分平面図、図3は同部分斜視図である。図2にお
いて、1はプリント基板本体、2は集積回路チップ、3
はコネクタ、4、5、6はスルーホールランド、7〜1
3は配線パターン、14、15、16はチェッカーラン
ド、17、18は位置決め用ランド、19〜27は集積
回路チップ2のピン接続用の銅箔ランド、28〜31は
コネクタ3のピン接続用の銅箔ランド、33は密閉型層
間接続ビアホール表層ランド、34は密閉型層間接続ビ
アホール表層ランド33と銅箔ランド19を接続する銅
箔パターンである。また、図2で斜線部分は全てレジス
トに覆われた銅箔の部分で、斜交ハッチング部分は全て
レジストに覆われた銅箔であり、銅箔が露出している。
FIG. 2 is a partial plan view of a printed wiring board according to a second embodiment of the present invention, and FIG. 3 is a partial perspective view of the same. In FIG. 2, 1 is a printed circuit board body, 2 is an integrated circuit chip, 3
Are connectors 4, 5, 6 are through hole lands, 7-1
3 is a wiring pattern, 14, 15 and 16 are checker lands, 17 and 18 are positioning lands, 19 to 27 are copper foil lands for pin connection of the integrated circuit chip 2, 28 to 31 are pin connection of the connector 3. Copper foil lands, 33 is a hermetically sealed interlayer connection via hole surface layer land, and 34 is a copper foil pattern that connects the hermetically sealed interlayer connection via hole surface layer land 33 and the copper foil land 19. In FIG. 2, the shaded area is the copper foil area covered with the resist, and the hatched area is the copper foil area covered with the resist, and the copper foil is exposed.

【0021】図3において、17は位置決め用ランド、
19は集積回路チップ2のピン接続用の銅箔ランド、1
1は配線パターン、33は密閉型層間接続ビアホール表
層ランド、34は密閉型層間接続ビアホール表層ランド
33と銅箔ランド19を接続する銅箔パターン、35は
密閉型層間接続ビアホール本体、36は密閉型層間接続
ビアホール内層ランド、37は位置決め用ランド17内
にある密閉型層間接続ビアホール表層ランド、38は密
閉型層間接続ビアホール本体、39は密閉型層間接続ビ
アホール内層ランド、40は密閉型層間接続ビアホール
内層ランド36と密閉型層間接続ビアホール内層ランド
39を接続する内層銅箔パターン、41はプリンタ基板
本体1の表層、42はプリント基板本体1の内層、43
はプリント基板本体1の裏層である。
In FIG. 3, 17 is a positioning land,
19 is a copper foil land for connecting pins of the integrated circuit chip 2, 1
1 is a wiring pattern, 33 is a hermetically sealed interlayer connection via hole surface layer land, 34 is a copper foil pattern connecting the hermetically sealed interlayer connection via hole surface layer land 33 and the copper foil land 19, 35 is a hermetically sealed interlayer connection via hole body, and 36 is a hermetically sealed type Interlayer connection via hole inner layer land, 37 is a sealed interlayer connection via hole surface layer land in the positioning land 17, 38 is a sealed interlayer connection via hole body, 39 is a sealed interlayer connection via hole inner layer land, 40 is a sealed interlayer connection via hole inner layer An inner layer copper foil pattern connecting the land 36 and the closed-type interlayer connection via hole inner layer land 39, 41 is a surface layer of the printer board body 1, 42 is an inner layer of the printed board body 1, 43
Is a back layer of the printed circuit board body 1.

【0022】プリント配線板は基本的にプリント基板本
体1とプリント基板本体1上に実装される回路部品(集
積回路チップ2、コネクタ3等)で構成されている。回
路部品(集積回路チップ2、コネクタ3等)はプリント
基板本体1上の銅箔ランド19〜27、28〜31等に
半田実装されそれぞれの銅箔ランドは配線パターン7〜
11、13で結線され、回路部品(集積回路チップ2、
コネクタ3等)のピンが電気的に接続される。また、ス
ルーホールランド4は配線パターン12で銅箔ランド2
5に電気的に接続されている。さらに、位置決め用ラン
ド17は図3に示されるように、位置決め用ランド17
内にある密閉型層間接続ビアホール表層ランド37と密
閉型層間接続ビアホール本体38、密閉型層間接続ビア
ホール内層ランド39によってプリント基板本体の内層
42に導かれ、内層銅箔パターン40で密閉型層間接続
ビアホール内層ランド39と密閉型層間接続ビアホール
内層ランド36が電気的に接続され、密閉型層間接続ビ
アホール内層ランド36と密閉型層間接続ビアホール本
体35と密閉型層間接続ビアホール表層ランド33によ
って、プリント基板本体の表層41に導かれ、密閉型層
間接続ビアホール表層ランド33から銅箔パターン34
によって銅箔ランド19に接続される。
The printed wiring board is basically composed of a printed circuit board body 1 and circuit components (integrated circuit chip 2, connector 3, etc.) mounted on the printed circuit board body 1. The circuit components (integrated circuit chip 2, connector 3, etc.) are solder-mounted on the copper foil lands 19-27, 28-31, etc. on the printed circuit board body 1, and each copper foil land is connected to the wiring pattern 7-.
Connected by 11 and 13, circuit parts (integrated circuit chip 2,
The pins of the connector 3) are electrically connected. In addition, the through hole land 4 is the wiring pattern 12 and is the copper foil land 2.
5 is electrically connected. Furthermore, as shown in FIG.
The closed type interlayer connection via hole surface layer land 37, the closed type interlayer connection via hole body 38, and the closed type interlayer connection via hole inner layer land 39 lead to the inner layer 42 of the printed circuit board body, and the inner layer copper foil pattern 40 is used to form the closed type interlayer connection via hole. The inner layer land 39 and the hermetically sealed interlayer connection via hole inner layer land 36 are electrically connected to each other, and the hermetically sealed interlayer connection via hole inner layer land 36, the hermetically sealed interlayer connection via hole main body 35, and the hermetically sealed interlayer connection via hole surface layer land 33 allow the printed circuit board main body Guided to the surface layer 41, the closed type interlayer connection via hole surface layer land 33 to the copper foil pattern 34.
Is connected to the copper foil land 19.

【0023】図2のプリント配線板では、プリント基板
本体1のパターン設計の制約により、最小配線パターン
幅は0.15mm、最小配線パターン間隔は0.15m
mであり、配線パターン7〜13はパターン幅0.15
mm、配線パターン7、8、9のパターン間隔の最も狭
い部分はパターン間隔0.15mmである。また、チェ
ッカーランド14、15、16は直径0.7mmの丸ラ
ンド、スルーホールランド4、5は直径0.6mmの丸
ランド、スルーホールランド6は直径0.8mmの丸ラ
ンド、密閉型層間接続ビアホール表層ランド33は直径
0.6mmの丸ランド、位置決め用ランド17、18は
1mm角の角ランドである。さらに、チェッカーランド
14、15、16、スルーホールランド4、5、6、密
閉型層間接続ビアホール表層ランド33、銅箔ランド1
9〜31のランド間距離は同一部品のランド間距離(例
えば、銅箔ランド19、20のランド間距離:0.2m
m)を除いて、0.4mm以上、チェッカーランド1
4、15、16、スルーホールランド4、5、6、銅箔
ランド19〜31と未接続の配線パターン7〜13、銅
箔パターン34とのパターン、ランド間距離は、0.2
mm以上が要求され、図2ではこの制約を満たすように
チェッカーランド14、15、16、スルーホールラン
ド4、5、6、銅箔ランド19〜31、配線パターン7
〜13、銅箔パターン34、密閉型層間接続ビアホール
表層ランド33が配置されている。
In the printed wiring board of FIG. 2, the minimum wiring pattern width is 0.15 mm and the minimum wiring pattern interval is 0.15 m due to the restrictions on the pattern design of the printed circuit board body 1.
m, and the wiring patterns 7 to 13 have a pattern width of 0.15.
mm, the narrowest pattern interval of the wiring patterns 7, 8 and 9 has a pattern interval of 0.15 mm. Further, the checker lands 14, 15, 16 are round lands having a diameter of 0.7 mm, the through hole lands 4, 5 are round lands having a diameter of 0.6 mm, the through hole lands 6 are round lands having a diameter of 0.8 mm, and a sealed interlayer connection is provided. The via hole surface layer land 33 is a round land having a diameter of 0.6 mm, and the positioning lands 17 and 18 are 1 mm square lands. Furthermore, the checker lands 14, 15, and 16, the through hole lands 4, 5, and 6, the sealed type interlayer connection via hole surface layer land 33, and the copper foil land 1
The distance between lands 9 to 31 is the distance between lands of the same component (for example, the distance between lands of copper foil lands 19 and 20: 0.2 m).
0.4 mm or more, except for m), checkerland 1
4, 15, 16, through-hole lands 4, 5, 6, patterns of copper foil lands 19-31 and unconnected wiring patterns 7-13, copper foil pattern 34, distance between lands is 0.2.
2 mm or more is required, and in FIG. 2, checker lands 14, 15, 16, through hole lands 4, 5, 6, copper foil lands 19 to 31, wiring pattern 7 are provided so as to satisfy this constraint.
To 13, a copper foil pattern 34, and a sealed interlayer connection via hole surface layer land 33 are arranged.

【0024】以上のように構成されたプリント配線板に
ついて、以下のその構造、実装、検査を説明する。プリ
ント配線板の製造工程には大きく分けて2つの項目があ
る。1つはプリント基板本体1上への回路部品の実装で
あり、2つめは、回路部品実装後の検査工程である。1
つめの回路部品の実装においては部品実装機(チップマ
ウンタ)を用いた自動実装が行われる。部品実装機は、
まず実装する回路部品(集積回路チップ2、コネクタ3
等)を一つ一つ個別に吸着ノズルで吸着し、その吸着し
た回路部品を銅箔ランド19〜27、28〜31等にク
リーム半田を塗布したプリント基板本体1上に配置し、
吸着ノズルを離す動作をおこなう。この回路部品の実装
時にはプリント基板本体1上の銅箔ランド19〜27、
28〜31等に対して正確な位置合わせを行い、回路部
品を配置することが必要である。特に集積回路チップ2
の様な狭ピッチ(0.5mmピッチ)の回路部品は正確
な位置合わせが行われないと、銅箔ランド19〜27等
で半田ブリッジが多数発生する。この為、集積回路チッ
プ2を正確に実装するための位置決め用ランド17、1
8が使用される。通常この位置決め用ランド17、18
は1mm角の正方形の銅箔ランドであり、レジストに覆
われていない。部品実装機は、集積回路チップ2を配置
する際に位置決め用ランド17、18付近に収束光を照
射しその照射光の反射率の最も大きい位置を検出し部品
実装の基準点とし、集積回路チップ2を配置する。集積
回路チップ2の様に多数のピンを四方に持つ回路部品に
ついてはその部品のX軸方向、Y軸方向について正確な
位置合わせを行う必要がある。その為、図3の様に集積
回路チップ2に対して対角な位置に二箇所、位置決め用
ランド17、18が配置されている。位置決め用ランド
17には密閉型層間接続ビアホール表層ランド37が重
ねて存在するが密閉型のため位置決め用ランド17の形
状は密閉型層間接続ビアホール表層ランド37が重ねて
存在しない場合と同一である。この為、照射光の反射率
の最も大きい位置の検出を良好に行うことができる。従
って、部品実装機は集積回路チップ2をプリント基板本
体1上の適正な位置に配置する。
The structure, mounting, and inspection of the printed wiring board having the above structure will be described below. There are roughly two items in the manufacturing process of a printed wiring board. One is the mounting of the circuit component on the printed circuit board body 1, and the second is the inspection process after the circuit component mounting. 1
When mounting the third circuit component, automatic mounting using a component mounter (chip mounter) is performed. The component mounter
First, the circuit components to be mounted (integrated circuit chip 2, connector 3
And the like) are individually adsorbed by the adsorption nozzle, and the adsorbed circuit components are arranged on the printed circuit board body 1 in which cream solder is applied to the copper foil lands 19 to 27, 28 to 31, etc.,
The suction nozzle is released. When mounting this circuit component, copper foil lands 19 to 27 on the printed circuit board main body 1,
It is necessary to accurately align 28-31 and the like and arrange circuit components. Especially integrated circuit chip 2
If a circuit component having such a narrow pitch (0.5 mm pitch) as described above is not accurately aligned, many solder bridges are generated in the copper foil lands 19 to 27 and the like. Therefore, the positioning lands 17 and 1 for accurately mounting the integrated circuit chip 2 are provided.
8 is used. Normally, this positioning land 17, 18
Is a 1 mm square copper foil land and is not covered with resist. The component mounter irradiates the positioning lands 17 and 18 with convergent light when arranging the integrated circuit chip 2 and detects the position where the reflectance of the radiated light is the highest to be a reference point for mounting the component. Place 2. For a circuit component having a large number of pins on four sides like the integrated circuit chip 2, it is necessary to perform accurate alignment in the X-axis direction and the Y-axis direction of the component. Therefore, as shown in FIG. 3, the positioning lands 17 and 18 are arranged at two diagonal positions with respect to the integrated circuit chip 2. The closed land interlayer connection via hole surface layer land 37 is overlaid on the positioning land 17, but the shape of the positioning land 17 is the same as that when the closed interlayer connection via hole surface land 37 is not overlaid because of the closed type. Therefore, it is possible to favorably detect the position having the highest reflectance of the irradiation light. Therefore, the component mounter places the integrated circuit chip 2 at an appropriate position on the printed circuit board body 1.

【0025】2つめの回路部品実装後の検査工程では、
配線の導通、回路の動作を検査するための検査機(チェ
ッカー)が使用される。配線方法としては、プリント配
線板上のチェッカーランド14、15、16等に検査機
の検査プローブピンを接触させ、各部品のピン間の導通
及び回路部品の動作を検査する方法を用いる。検査にお
いては検査プローブピンとチェッカーランド14、1
5、16との確実な接触が必要である。この為、チェッ
カーランドは直径0.7mm以上の丸ランドが使用され
る。また、チェッカーランド14、15、16は図3の
集積回路チップ2のピンとコネクタ3のピンを電気的に
接続している配線パターン8、10、13に接続されて
いる。ここで、配線パターン11には位置決め用ランド
17が図3に示される接続経路によって接続されている
ため、検査機を用いて銅箔ランド19に接続された集積
回路チップ2のピンと、銅箔ランド30に接続されたコ
ネクタ3の配線の導通、集積回路チップ2と、コネクタ
3等で構成される回路部分の動作を検査する。
In the inspection process after mounting the second circuit component,
An inspection machine (checker) for inspecting the continuity of wiring and the operation of a circuit is used. As a wiring method, a method is used in which checker lands 14, 15, 16 on the printed wiring board are brought into contact with inspection probe pins of an inspection machine to inspect continuity between pins of each component and operation of circuit components. In the inspection, the inspection probe pin and the checker land 14, 1
Positive contact with 5, 16 is required. Therefore, a round land having a diameter of 0.7 mm or more is used as the checker land. The checker lands 14, 15, 16 are connected to wiring patterns 8, 10, 13 for electrically connecting the pins of the integrated circuit chip 2 and the pins of the connector 3 of FIG. Since the positioning lands 17 are connected to the wiring pattern 11 by the connection paths shown in FIG. 3, the pins of the integrated circuit chip 2 connected to the copper foil lands 19 using an inspection machine and the copper foil lands are used. The continuity of the wiring of the connector 3 connected to the connector 30, the operation of the integrated circuit chip 2, and the operation of the circuit portion constituted by the connector 3 and the like are inspected.

【0026】[0026]

【発明の効果】以上のように本発明によれば、部品実装
時に部品の位置決め用ランドを用いた部品実装位置検出
を正確に行うことができ、集積回路チップの周辺の配線
密度が高く、集積回路チップの実装を行うための位置決
め用ランドが存在する領域にある、チェッカーランドを
接続することが不可能な配線パターンに接続された回路
部品の導通、動作を検査することをこの配線パターンに
位置決め用ランドを接続することにより可能にしたプリ
ント配線板を実現できる。
As described above, according to the present invention, it is possible to accurately detect the component mounting position by using the component positioning land when mounting the component, the wiring density around the integrated circuit chip is high, and the integrated circuit is integrated. Positioning this wiring pattern to inspect the continuity and operation of the circuit components connected to the wiring pattern where the checker land cannot be connected in the area where the positioning land for mounting the circuit chip exists. The printed wiring board made possible by connecting the land for use can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一実施例のプリント配線板の部分平
面図
FIG. 1 is a partial plan view of a printed wiring board according to a first embodiment of the present invention.

【図2】本発明の第二実施例のプリント配線板の部分平
面図
FIG. 2 is a partial plan view of a printed wiring board according to a second embodiment of the present invention.

【図3】本発明の第二実施例のプリント配線板の部分斜
視図
FIG. 3 is a partial perspective view of a printed wiring board according to a second embodiment of the present invention.

【図4】従来のプリント配線板の部分平面図FIG. 4 is a partial plan view of a conventional printed wiring board.

【符号の説明】[Explanation of symbols]

1 プリント基板本体 2 集積回路チップ 3 コネクタ 4〜6 スルーホールランド 7〜13 配線パターン 14〜16 チェッカーランド 17、18 位置決め用ランド 19〜31 銅箔ランド 32 銅箔パターン 33 密閉型層間接続ビアホール表層ランド 34 銅箔パターン 35 密閉型層間接続ビアホール本体 36 密閉型層間接続ビアホール内層ランド 37 密閉型層間接続ビアホール表層ランド 38 密閉型層間接続ビアホール本体 39 密閉型層間接続ビアホール内層ランド 40 内層銅箔パターン 41 プリント基板本体の表層 42 プリント基板本体の内層 43 プリント基板本体の裏層 1 Printed Circuit Board Main Body 2 Integrated Circuit Chip 3 Connector 4-6 Through Hole Land 7-13 Wiring Pattern 14-16 Checker Land 17, 18 Positioning Land 19-31 Copper Foil Land 32 Copper Foil Pattern 33 Sealed Interlayer Connection Via Hole Surface Layer Land 34 copper foil pattern 35 hermetically sealed interlayer connection via hole body 36 hermetically sealed interlayer connection via hole inner layer land 37 hermetically sealed interlayer connection via hole surface layer land 38 hermetically sealed interlayer connection via hole body 39 hermetically sealed interlayer connection via hole inner layer land 40 inner layer copper foil pattern 41 printed circuit board Surface layer of main body 42 Inner layer of printed circuit board body 43 Back layer of printed circuit board body

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】単数または複数の回路部品と、この回路部
品の実装用の位置決め用ランドと、前記回路部品の電気
的接続のための第1の配線パターンと、前記位置決め用
ランドと前記第1の配線パターンを電気的に接続する第
1の銅箔パターンとを備え、前記位置決め用ランドを用
いて前記第1の配線パターンに電気的に接続された前記
回路部品の導通検査、機能検査を行うことを特徴とする
プリント配線板。
1. A single or a plurality of circuit parts, a positioning land for mounting the circuit parts, a first wiring pattern for electrically connecting the circuit parts, the positioning land and the first circuit pattern. And a first copper foil pattern for electrically connecting the wiring pattern with the wiring pattern, the circuit component electrically connected to the first wiring pattern using the positioning land is subjected to a continuity test and a function test. A printed wiring board characterized by the above.
【請求項2】前記第1の銅箔パターンのかわりに前記位
置決め用ランドの銅箔を第1のランドとし、第2のラン
ドを前記位置決め用ランドの存在する基板層と異なる層
に有する第1の密閉型層間接続ビアホールと、前記第1
の密閉型層間接続ビアホールの第2のランドと電気的に
接続された前記位置決め用ランドの存在する基板層と異
なる基板層の第2の配線パターンと、前記第2の配線パ
ターンと第1のランドが接続され、第2のランドを前記
位置決め用ランドの存在する基板層に有する第2の密閉
型層間接続ビアホールあるいは貫通スルーホールと、前
記第2の密閉型層間接続ビアホールあるいは貫通スルー
ホールの第2のランドと前記第1の配線パターンを電気
的に接続する第2の銅箔パターンを用いて第1の配線パ
ターンと前記位置決め用ランドを電気的に接続すること
を特徴とする請求項1記載のプリント配線板。
2. A copper foil of said positioning land is used as a first land instead of said first copper foil pattern, and a second land is provided in a layer different from the substrate layer in which said positioning land is present. The sealed interlayer connection via hole, and the first
A second wiring pattern of a substrate layer different from the substrate layer in which the positioning land electrically connected to the second land of the sealed interlayer connection via hole, the second wiring pattern, and the first land And a second hermetically sealed interlayer connection via hole or through through hole having a second land on the substrate layer in which the positioning land is present, and a second hermetically sealed interlayer connection via hole or through through hole. 2. The first wiring pattern and the positioning land are electrically connected by using a second copper foil pattern that electrically connects the land and the first wiring pattern. Printed wiring board.
JP4288795A 1995-03-02 1995-03-02 Printed wiring board Pending JPH08242045A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4288795A JPH08242045A (en) 1995-03-02 1995-03-02 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4288795A JPH08242045A (en) 1995-03-02 1995-03-02 Printed wiring board

Publications (1)

Publication Number Publication Date
JPH08242045A true JPH08242045A (en) 1996-09-17

Family

ID=12648553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4288795A Pending JPH08242045A (en) 1995-03-02 1995-03-02 Printed wiring board

Country Status (1)

Country Link
JP (1) JPH08242045A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095895A (en) * 2005-09-28 2007-04-12 Optrex Corp Part mounting circuit board
US8254064B2 (en) 2010-06-30 2012-08-28 Kabushiki Kaisha Toshiba Head gimbal assembly and disk drive with the same
CN106295518A (en) * 2016-07-28 2017-01-04 南昌欧菲生物识别技术有限公司 Fingerprint module and mobile terminal
CN107426916A (en) * 2017-09-19 2017-12-01 北京嘉楠捷思信息技术有限公司 Pcb structure and design method
JP2019005199A (en) * 2017-06-23 2019-01-17 株式会社三共 Game machine
JP2019005198A (en) * 2017-06-23 2019-01-17 株式会社三共 Game machine
JP2019107194A (en) * 2017-12-18 2019-07-04 株式会社三共 Game machine

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095895A (en) * 2005-09-28 2007-04-12 Optrex Corp Part mounting circuit board
US8254064B2 (en) 2010-06-30 2012-08-28 Kabushiki Kaisha Toshiba Head gimbal assembly and disk drive with the same
CN106295518A (en) * 2016-07-28 2017-01-04 南昌欧菲生物识别技术有限公司 Fingerprint module and mobile terminal
JP2019005199A (en) * 2017-06-23 2019-01-17 株式会社三共 Game machine
JP2019005198A (en) * 2017-06-23 2019-01-17 株式会社三共 Game machine
CN107426916A (en) * 2017-09-19 2017-12-01 北京嘉楠捷思信息技术有限公司 Pcb structure and design method
US10834816B2 (en) 2017-09-19 2020-11-10 Canaan Creative Co., Ltd. Printed circuit board structure, and wiring method therefor
JP2019107194A (en) * 2017-12-18 2019-07-04 株式会社三共 Game machine

Similar Documents

Publication Publication Date Title
KR100843202B1 (en) Semiconductor package having test pad on both side of substrate and method for testing thereof
US7868469B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
US7098407B2 (en) Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
JP5371932B2 (en) Module board
JP3459765B2 (en) Mounting inspection system
US5929646A (en) Interposer and module test card assembly
US20060097370A1 (en) Stepped integrated circuit packaging and mounting
JPH0650990A (en) Probe card
JPH08242045A (en) Printed wiring board
US7535239B1 (en) Probe card configured for interchangeable heads
US7504589B2 (en) Method and apparatus for manufacturing and probing printed circuit board test access point structures
JP2006505919A (en) Modular integrated circuit chip carrier
KR20010110979A (en) Apparatus and method of inspecting semiconductor integrated circuit
JPH11112152A (en) Multilayered printed board for mounting flip chip
KR100216992B1 (en) A test board having a plurality of power supply wiring patterns
JP4022698B2 (en) Inspection circuit board
WO2021149836A1 (en) Semiconductor apparatus, and inspection device for same
KR101829327B1 (en) Connecting device between test board and semiconductor chip
JPH04789A (en) Pattern disposition and connecting structure for printed circuit board
JP3447496B2 (en) Wiring board for semiconductor mounting
JP2002246741A (en) Printed circuit board
JP2003115648A (en) Printed circuit board and method for forming test land of printed circuit board
JP2012039091A (en) Substrate coining electrical inspection device
JPS6245194A (en) Printed wiring board
JPH0653622A (en) Printed wiring board

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050517