JP2002246741A - Printed circuit board - Google Patents

Printed circuit board

Info

Publication number
JP2002246741A
JP2002246741A JP2001043675A JP2001043675A JP2002246741A JP 2002246741 A JP2002246741 A JP 2002246741A JP 2001043675 A JP2001043675 A JP 2001043675A JP 2001043675 A JP2001043675 A JP 2001043675A JP 2002246741 A JP2002246741 A JP 2002246741A
Authority
JP
Japan
Prior art keywords
inspection
circuit board
printed circuit
lands
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001043675A
Other languages
Japanese (ja)
Inventor
Yoshio Fujiwara
義雄 藤原
Yoshiro Tagami
善郎 田上
Mamoru Morikawa
守 守川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001043675A priority Critical patent/JP2002246741A/en
Publication of JP2002246741A publication Critical patent/JP2002246741A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board that can electrically and simply detect a non-soldered portion between a component having leads that is packaged onto the printed circuit board and a conductive pattern land of the printed circuit board, can improve reliability in inspection, and can reduce man-hours. SOLUTION: Points 4 for inspection comprising plural lands 2 and 3 for inspection are provided on a conductive pattern surface 5 on the printed circuit board 1, and the plural lands 2 and 3 for inspection are formed at specified intervals A. The specified interval A is set to distance, where the lands 2 and 3 for inspection can be connected by solder, when the conducive pattern surface 5 of the printed circuit board 1 is subjected to dip soldering.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子機器に用いら
れるプリント基板に関し、特にプリント基板導体パター
ン面のディップ半田の未半田部分を検出する技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board used for electronic equipment, and more particularly to a technique for detecting an unsoldered portion of dip solder on a printed circuit board conductor pattern surface.

【0002】[0002]

【従来の技術】従来、一般に、プリント基板の所定位置
にリード付部品を実装する場合は、プリント基板に設け
られた穿孔(スルーホールを含む)にリードを挿入し
て、このリードが部品実装面とは反対側である導体パタ
ーン面より突出している部分と、導体パターン面であっ
て穿孔の周囲に設けられている導体パターンランドとを
ディップ半田によって接続することでなされている。
2. Description of the Related Art Conventionally, in general, when mounting a component with a lead at a predetermined position on a printed circuit board, the lead is inserted into a hole (including a through hole) provided on the printed circuit board, and the lead is mounted on the component mounting surface. This is achieved by connecting a portion protruding from the conductor pattern surface on the opposite side to the conductor pattern land provided around the perforation on the conductor pattern surface by dip soldering.

【0003】そして、実装されるリード付部品とプリン
ト基板の導体パターンランドとが半田付けによって良好
に接続されているかの検査が必要となるが、この検査と
しては、目視によって未半田部分を検出する検査が行わ
れ、さらにインサーキットテスタによってプリント基板
回路の導通、非導通および不良部品の有無等の検査が行
われている。
[0003] Then, it is necessary to inspect whether or not the components with leads to be mounted and the conductor pattern lands of the printed circuit board are connected well by soldering. In this inspection, an unsoldered portion is visually detected. Inspections are performed, and further inspections are performed on the printed circuit board circuits for continuity, non-conduction, presence / absence of defective parts, and the like by an in-circuit tester.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
目視による未半田部分を検出する検査は、信頼性の点で
劣り、また多くの工数が必要となっている。
However, the conventional inspection for visually detecting an unsoldered portion is inferior in reliability and requires many man-hours.

【0005】また、近年、電子機器の小型化および薄型
化にともなって、電子機器の本体および操作部に使用さ
れるプリント基板の形状は、略々細長い長方形タイプと
なる傾向にあり、プリント基板の長手方向に反りが発生
しやすく(特に半田工程ラインにおいて)、このため特
にプリント基板の端部で未半田部分が発生しやすいとい
う問題点がある。
In recent years, as electronic devices have become smaller and thinner, the shape of a printed circuit board used for the main body and operation section of the electronic device has tended to be substantially elongated and rectangular. Warping tends to occur in the longitudinal direction (especially in the soldering process line), and therefore, there is a problem that an unsoldered portion tends to occur particularly at the end of the printed circuit board.

【0006】本発明は、このような状況を鑑みてなされ
たもので、実装されるリード付部品とプリント基板の導
体パターンランドとの未半田部分の検出を電気的にかつ
簡易に行うことができ、検査の信頼性向上と工数削減が
できるプリント基板を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and it is possible to electrically and easily detect an unsoldered portion between a mounted leaded component and a conductor pattern land on a printed circuit board. Another object of the present invention is to provide a printed circuit board that can improve the reliability of inspection and reduce the number of steps.

【0007】[0007]

【課題を解決するための手段】前述の課題を解決するた
め、本発明に係るプリント基板は、次のような手段を採
用する。
In order to solve the above-mentioned problems, a printed circuit board according to the present invention employs the following means.

【0008】本発明の第1の要旨は、プリント基板の導
体パターン面に複数の検査用ランドからなる検査用ポイ
ントが設けられ、複数の検査用ランドはそれぞれ所定間
隔をもって形成され、この所定間隔は、プリント基板の
導体パターン面をディップ半田する際にそれぞれの検査
用ランド間が半田によって接続可能な距離であることを
特徴とするプリント基板に関する。
According to a first aspect of the present invention, an inspection point including a plurality of inspection lands is provided on a conductor pattern surface of a printed circuit board, and the plurality of inspection lands are formed at predetermined intervals, and the predetermined intervals are equal to each other. Also, the present invention relates to a printed circuit board, characterized in that when the conductor pattern surface of the printed circuit board is subjected to dip soldering, the distance between respective inspection lands is a distance connectable by soldering.

【0009】本発明の第1の要旨によれば、プリント基
板の導体パターン面がディップ半田される際に、正常に
ディップ半田される場合には、検査用ポイントの複数の
検査用ランド間は半田で接続され、それぞれの検査用ラ
ンド間は電気的に導通する状態となり、また、正常にデ
ィップ半田されない場合には、検査用ポイントの複数の
検査用ランド間は半田で接続されず、それぞれの検査用
ランド間は電気的に導通しない状態となる。これによ
り、検査ポイントでの未半田が電気的に検出可能とな
る。
According to a first aspect of the present invention, when a conductor pattern surface of a printed circuit board is dip-soldered, if the dip-soldering is performed normally, a plurality of inspection lands at inspection points are soldered. In the case where the test lands are electrically connected to each other, and if the dip soldering is not performed normally, the multiple test lands at the test points are not connected by solder, and The land is not electrically connected. Thus, unsolder at the inspection point can be electrically detected.

【0010】本発明の第2の要旨は、検査用ポイント
は、プリント基板の端部に設けられていることを特徴と
する第1の要旨のプリント基板に関する。
A second aspect of the present invention relates to a printed circuit board according to the first aspect, wherein the inspection point is provided at an end of the printed circuit board.

【0011】本発明の第2の要旨によれば、プリント基
板の導体パターン面がディップ半田される際に、プリン
ト基板の端部(特にプリント基板の角隅部)において検
査用ポイントの複数の検査用ランド間が半田によって電
気的に導通する或いは導通しない状態となる。これによ
り、プリント基板の端部での未半田が電気的に検出可能
となる。
According to a second aspect of the present invention, when a conductor pattern surface of a printed circuit board is subjected to dip soldering, a plurality of inspection points are inspected at an end of the printed circuit board (particularly, at a corner of the printed circuit board). The lands are electrically connected or not connected by the solder. Thus, unsolder at the end of the printed circuit board can be electrically detected.

【0012】本発明の第3の要旨は、複数の検査用ラン
ドは、プリント基板の導体パターン面をディップ半田す
る際の半田付け進行方向に対向して設けられていること
を特徴とする第1または2の要旨のプリント基板に関す
る。
A third gist of the present invention is characterized in that the plurality of inspection lands are provided so as to be opposed to each other in the soldering direction in dip soldering the conductor pattern surface of the printed circuit board. Alternatively, the present invention relates to a printed board according to the second aspect.

【0013】本発明の第3の要旨によれば、プリント基
板の導体パターン面がディップ半田される際に、半田付
け進行方向(プリント基板の長手方向)に対向して設け
られた検査用ポイントの複数の検査用ランド間が半田に
よって電気的に導通する或いは導通しない状態となる。
これにより、ディップ半田の半田付け進行方向に対する
検査用ポイントでの未半田が電気的に検出可能となる。
According to the third aspect of the present invention, when the conductor pattern surface of the printed circuit board is subjected to dip soldering, the inspection points of the inspection points provided opposite to the soldering direction (longitudinal direction of the printed circuit board). The plurality of inspection lands are electrically connected or not electrically connected by the solder.
This makes it possible to electrically detect the unsoldered state at the inspection point in the soldering direction of the dip solder.

【0014】本発明の第4の要旨は、複数の検査用ラン
ドの所定間隔は、プリント基板の導体パターン面をディ
ップ半田する際に、プリント基板の反り状態が小さいと
きは、それぞれの検査用ランド間が半田によって接続さ
れ、プリント基板の反り状態が大きいときは、それぞれ
の検査用ランド間が半田によって接続されない距離であ
ることを特徴とする第1〜3のいずれかの要旨のプリン
ト基板に関する。
A fourth gist of the present invention is that a predetermined interval between the plurality of inspection lands is set such that when the conductor pattern surface of the printed circuit board is subjected to dip soldering, when the warpage of the printed circuit board is small, each of the inspection lands is provided. The present invention relates to a printed circuit board according to any one of the first to third aspects, wherein when the printed wiring boards are connected to each other by solder and the warped state of the printed wiring boards is large, the distance between the inspection lands is not connected by soldering.

【0015】本発明の第4の要旨によれば、プリント基
板の導体パターン面をディップ半田する際に、プリント
基板の反り状態が小さいときは、検査用ポイントの複数
の検査用ランド間が半田によって接続され電気的に導通
し、プリント基板の反り状態が大きいときは、検査用ポ
イントの複数の検査用ランド間が半田によって接続され
ず電気的に導通しない状態となる。これにより、プリン
ト基板の反り状態の大小によって検査用ポイントでの未
半田が電気的に検出可能となる。
According to a fourth aspect of the present invention, when dip soldering a conductor pattern surface of a printed circuit board, when the warped state of the printed circuit board is small, the plurality of test lands at the test points are soldered. When the printed circuit board is connected and electrically conducted and the warped state of the printed circuit board is large, the plurality of inspection lands at the inspection points are not connected by solder and are not electrically conducted. This makes it possible to electrically detect the unsoldered state at the inspection point based on the degree of warpage of the printed circuit board.

【0016】本発明の第5の要旨は、複数の検査用ラン
ドは、それぞれ第1検査用ランド、第2検査用ランドお
よび第1検査用ランドと第2検査用ランドとを接続する
導体パターンとからなり、第1検査用ランドはそれぞれ
所定間隔をもって形成され、第2検査用ランドは導体パ
ターンによって第1検査用ランド領域外に形成されてい
ることを特徴とする第1〜4のいずれかの要旨のプリン
ト基板に関する。
According to a fifth aspect of the present invention, the plurality of inspection lands include a first inspection land, a second inspection land, and a conductor pattern connecting the first inspection land and the second inspection land. Wherein the first inspection lands are formed at predetermined intervals, and the second inspection lands are formed outside the first inspection land regions by conductor patterns. Related to a printed circuit board.

【0017】本発明の第5の要旨によれば、第1検査用
ランド領域外に第1検査用ランドから導体パターンで接
続された第2検査用ランドが形成されているため、それ
ぞれの第1検査用ランド間の導通する或いは導通しない
状態を第2検査用ランドで検出可能となる。
According to the fifth aspect of the present invention, since the second inspection lands connected by the conductor pattern from the first inspection lands are formed outside the first inspection land regions, the respective first lands are formed. The conduction or non-conduction between the inspection lands can be detected by the second inspection lands.

【0018】[0018]

【発明の実施の形態】以下、本発明に係るプリント基板
の実施の形態を図面に基づいて説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a printed circuit board according to an embodiment of the present invention.

【0019】図1および図2は、本発明に係るプリント
基板の実施の形態(1)を示すものである。
FIGS. 1 and 2 show an embodiment (1) of a printed circuit board according to the present invention.

【0020】プリント基板1は、板状であって略々長方
形に形成され、素材としては電気絶縁性基板と導電性材
料から構成される銅張積層板等が用いられる。裏面側は
部品実装面(図示しない)であって、例えばリード付部
品がプリント基板1に設けられた穿孔(スルーホールを
含む)にリードを挿入して実装される。表面側は導体パ
ターン面5であって、例えば銅張積層板の銅箔をエッチ
ングすることにより導体パターン(電気回路)が形成さ
れている。導体パターン面5の穿孔の周囲にはディップ
半田用の導体パターンランド6が形成されている。導体
パターン面5の端部(プリント基板1の角隅部)にはデ
ィップ半田の未半田を検出するための検査用ポイント4
が複数設けられている。なお、この検査用ポイント4
は、導体パターンと同様に、例えば銅張積層板の銅箔を
エッチングすることにより形成されている。
The printed circuit board 1 has a plate shape and is formed in a substantially rectangular shape. As a material, a copper-clad laminate made of an electrically insulating substrate and a conductive material is used. The back side is a component mounting surface (not shown). For example, components with leads are mounted by inserting leads into perforations (including through holes) provided in the printed circuit board 1. The front surface side is the conductor pattern surface 5, and a conductor pattern (electric circuit) is formed by, for example, etching a copper foil of a copper-clad laminate. A conductor pattern land 6 for dip soldering is formed around the perforations on the conductor pattern surface 5. An inspection point 4 for detecting unsoldered dip solder is provided at an end of the conductive pattern surface 5 (a corner of the printed board 1).
Are provided. In addition, this inspection point 4
Is formed, for example, by etching a copper foil of a copper-clad laminate like a conductor pattern.

【0021】検査用ポイント4は、複数の検査用ランド
2、3から構成され、所定間隔Aをもって形成されてい
る。なお、複数の検査用ランド2、3はディップ半田の
半田付け進行方向B(プリント基板1の長手方向)に対
向して配置されている。検査用ランド2,3の形状とし
ては、例えば、半田付け進行方向Bの前方側の検査用ラ
ンド2が円形であって、半田付け進行方向Bの後方側の
検査用ランド3が半田付け進行方向Bに対して長辺が対
向する長方形に形成されている。
The inspection point 4 includes a plurality of inspection lands 2 and 3 and is formed at a predetermined interval A. The plurality of inspection lands 2 and 3 are arranged so as to face the soldering direction B of the dip solder (the longitudinal direction of the printed circuit board 1). As the shape of the inspection lands 2 and 3, for example, the inspection land 2 on the front side in the soldering traveling direction B is circular, and the inspection land 3 on the rear side in the soldering traveling direction B is in the soldering traveling direction. It is formed in a rectangle whose long side faces B.

【0022】次に、所定間隔Aについて説明する。表1
は、プリント基板1に反りがない状態において、プリン
ト基板1の導体パターン面5をディップ半田する際の検
査用ランド2、3の間隔A(距離)とその間隔Aにおけ
る半田状態を表しているものである。表中、○は検査用
ランド2、3間が半田で接続されることを示し、△は検
査用ランド2、3間が半田で接続されない場合があるこ
とを示し、×は検査用ランド2、3間が半田で接続され
ないことを示している。
Next, the predetermined interval A will be described. Table 1
Represents the distance A (distance) between the inspection lands 2 and 3 when the conductor pattern surface 5 of the printed circuit board 1 is dip-soldered in a state where the printed circuit board 1 is not warped, and the solder state at the distance A. It is. In the table, ○ indicates that the inspection lands 2 and 3 are connected by solder, Δ indicates that the inspection lands 2 and 3 may not be connected by solder, and x indicates that the inspection lands 2 and 3 are not connected. This indicates that the three are not connected by solder.

【0023】[0023]

【表1】 [Table 1]

【0024】表1の場合においては、検査用ランド2、
3の間隔Aは0.35mm以下が採用される。この理由
は、表1に示すように、検査用ランド2、3の間隔Aを
変化させて検査用ランド2、3の間隔Aの半田状態を調
査した場合に、検査用ランド2、3の間隔Aが0.35
mm以下では検査用ランド2、3間が半田で接続されて
電気的に導通する状態となり、検査用ランド2、3の間
隔Aが0.4mm以上では検査用ランド2、3間が半田
で接続されず電気的に導通しない状態となるためであ
る。
In the case of Table 1, the inspection lands 2
The interval A of 3 is 0.35 mm or less. The reason for this is that, as shown in Table 1, when the soldering state of the space A between the inspection lands 2 and 3 was investigated by changing the space A between the inspection lands 2 and 3, A is 0.35
When the distance A between the test lands 2 and 3 is 0.4 mm or more, the test lands 2 and 3 are connected by solder. This is because they are not electrically conducted.

【0025】表2は、プリント基板1に反りがある状態
において、プリント基板1の反りが大のときと小のとき
とで、プリント基板1の導体パターン面5をディップ半
田する際の検査用ランド2、3の間隔A(距離)とその
間隔Aにおける半田状態を表しているものである。表
中、○は検査用ランド2、3間が半田で接続されること
を示し、△は検査用ランド2、3間が半田で接続されな
い場合があることを示している。
Table 2 shows inspection lands when the conductor pattern surface 5 of the printed circuit board 1 is subjected to dip soldering when the printed circuit board 1 is warped when the warp of the printed circuit board 1 is large or small. It shows a few intervals A (distance) and the solder state in the interval A. In the table, ○ indicates that the inspection lands 2 and 3 are connected by solder, and △ indicates that the inspection lands 2 and 3 may not be connected by solder.

【0026】[0026]

【表2】 [Table 2]

【0027】表2の場合において、検査用ランド2、3
間の間隔Aが0.35mm以上のときには、プリント基
板1の反りが大のとき、検査用ランド2、3間が半田で
接続されず電気的に導通しない状態となり、検査用ラン
ド2、3間の間隔Aが0.35mm以下のときには、プ
リント基板1の反りが小のとき、プリント基板1の反り
状態に関係なく検査用ランド間2、3の間隔Aが半田で
接続され電気的に導通する状態となる。
In the case of Table 2, the inspection lands 2, 3
When the distance A between the lands 2 and 3 is not less than 0.35 mm and the warpage of the printed circuit board 1 is large, the lands 2 and 3 for inspection are not connected by solder and are not electrically connected. Is less than 0.35 mm, and when the warpage of the printed circuit board 1 is small, the space A between the inspection lands 2 and 3 is connected by solder and electrically connected regardless of the warped state of the printed circuit board 1. State.

【0028】次に、このように構成されたプリント基板
1の未半田部分の検出について説明する。プリント基板
回路の導通、非導通および不良部品の有無等の検査はイ
ンサーキットテスタ(インサーキット検査工程)で行わ
れる。そこで、このインサーキットテスタを使用して検
査用ポイント4の未半田を検出する。具体的には、検査
用ポイント4の検査用ランド2、3にインサーキットテ
スタのテストピン(コンタクトプローブ)を接触させて
検査用ランド2、3間の導通および非導通を検査する。
検査用ランド2、3が導通状態にあれば、検査用ランド
2、3間は半田で接続されており検査結果は合格とな
り、検査用ランド2、3間が非導通の状態であれば、検
査用ランド2、3間は半田で接続されておらず未半田が
検出され検査結果は不合格となる。なお、検査不合格の
プリント基板1は詳細確認および修正工程へと移行され
ることとなる。
Next, detection of an unsoldered portion of the printed circuit board 1 configured as described above will be described. Inspection of the continuity, non-conduction and presence / absence of a defective component of the printed circuit board is performed by an in-circuit tester (in-circuit inspection process). Therefore, unsoldering at the inspection point 4 is detected using this in-circuit tester. Specifically, a test pin (contact probe) of an in-circuit tester is brought into contact with the test lands 2 and 3 at the test point 4 to check the continuity and non-conduction between the test lands 2 and 3.
If the test lands 2 and 3 are in a conductive state, the test lands 2 and 3 are connected by solder and the test result is passed. If the test lands 2 and 3 are in a non-conductive state, the test is performed. The solder lands 2 and 3 are not connected by solder and unsolder is detected, and the inspection result is rejected. In addition, the printed circuit board 1 which has failed the inspection is shifted to the detailed confirmation and correction process.

【0029】以上、この実施の形態(1)によると、プ
リント基板1の導体パターン面6に複数の検査用ランド
2、3からなる検査用ポイント4が設けられ、検査用ラ
ンド2、3は所定間隔Aをもって形成されているため、
プリント基板1の導体パターン面5をディップ半田する
際に、検査用ランド2、3間が半田で接続されていれば
インサーキットテスタによって導通と検知されて検査用
ポイント4が未半田でないことが検出でき、検査用ラン
ド2、3間が半田で接続されていなければインサーキッ
トテスタによって非導通と検知されて検査用ポイント4
が未半田であることが検出できる。これによって、プリ
ント基板1の導体パターン面6をディップ半田した後に
未半田部分があることを電気的にかつ簡易に検出するこ
とが可能となる。
As described above, according to this embodiment (1), the inspection points 4 composed of a plurality of inspection lands 2 and 3 are provided on the conductor pattern surface 6 of the printed board 1, and the inspection lands 2 and 3 Because it is formed with an interval A,
When the conductor lands 2 and 3 are connected by soldering when the conductor pattern surface 5 of the printed circuit board 1 is dip-soldered, conduction is detected by the in-circuit tester, and it is detected that the inspection point 4 is not unsoldered. If the test lands 2 and 3 are not connected by solder, the non-conductivity is detected by the in-circuit tester.
Can be detected as not soldered. This makes it possible to easily and electrically detect that there is an unsoldered portion after dip soldering the conductor pattern surface 6 of the printed circuit board 1.

【0030】また、検査用ポイント4をプリント基板1
の端部に設けることにより、特にプリント基板1の端部
で発生しやすい未半田部分を検出することができる。
The inspection point 4 is connected to the printed circuit board 1.
, It is possible to detect an unsoldered portion which is likely to be generated particularly at the end of the printed circuit board 1.

【0031】また、複数の検査用ランド2、3を、プリ
ント基板1の導体パターン面5をディップ半田する際の
半田付け進行方向Bに対向して設けることにより、半田
付け進行方向Bに対する未半田部分を検出することがで
きる。
Further, by providing the plurality of inspection lands 2 and 3 in the soldering traveling direction B when the conductor pattern surface 5 of the printed circuit board 1 is subjected to the dip soldering, the unsoldering with respect to the soldering traveling direction B Parts can be detected.

【0032】さらに、複数の検査用ランド2、3の所定
間隔Aを、プリント基板1の導体パターン面5をディッ
プ半田する際に、プリント基板1の反りが小さいときに
は検査用ランド2、3間が半田によって接続され、プリ
ント基板1の反りが大きいときには検査用ランド2、3
間が半田によって接続されない距離とすることによっ
て、プリント基板1の反りが大きいときの未半田部分を
検出することができる。
Further, when the conductor pattern surface 5 of the printed circuit board 1 is subjected to dip soldering when the warpage of the printed circuit board 1 is small, the distance between the test lands 2 and 3 is set to a predetermined distance A between the plurality of test lands 2 and 3. When the printed circuit board 1 is connected by solder and the warpage of the printed circuit board 1 is large,
By setting the distance not to be connected by solder, it is possible to detect an unsoldered part when the warpage of the printed circuit board 1 is large.

【0033】次に、本発明の実施の形態(2)について
説明する。図3および図4は本発明に係るプリント基板
の実施の形態(2)を示すものである。なお、実施の形
態(1)と同様の説明は、同一符号を付すことで詳細を
省略する。
Next, an embodiment (2) of the present invention will be described. 3 and 4 show a printed circuit board according to an embodiment (2) of the present invention. In the description similar to that of the embodiment (1), the same reference numerals are given and the details are omitted.

【0034】この実施の形態(2)のプリント基板10
は、実施の形態(1)の検査用ポイントの検査用ランド
の形状を変更したものである。プリント基板10の検査
用ランドは、複数の検査用ランド20、30とからな
り、それぞれの検査用ランド20、30は、第1検査用
ランド21、31、第2検査用ランド22、32および
第1検査用ランド21、31と第2検査用ランド22、
32とを接続する導体パターンとから構成されている。
また、それぞれの第1検査用ランド21、22は所定間
隔(例えば0.3mm)をもって形成され、第2検査用
ランド22、32は導体パターンによって第1検査用ラ
ンド21、31が隣接する第1検査用ランド領域外に形
成されている。例えば、検査用ランド20は、プリント
基板10の導体パターン面5をディップ半田する際の半
田付け進行方向Bに対向して形成され、検査用ランド3
0は、半田付け進行方向Bと平行または異なる方向に向
けて形成されている。
The printed circuit board 10 of the embodiment (2)
Is a modification of the shape of the inspection land at the inspection point in the embodiment (1). The inspection lands of the printed circuit board 10 are composed of a plurality of inspection lands 20, 30, and the respective inspection lands 20, 30 are first inspection lands 21, 31, second inspection lands 22, 32, and second inspection lands 22, 32. The first inspection lands 21, 31 and the second inspection lands 22,
32 and a conductor pattern that connects them to each other.
Each of the first inspection lands 21 and 22 is formed at a predetermined interval (for example, 0.3 mm), and the second inspection lands 22 and 32 are formed of the first inspection lands 21 and 31 adjacent to each other by a conductor pattern. It is formed outside the inspection land area. For example, the inspection land 20 is formed to face the soldering traveling direction B when the conductor pattern surface 5 of the printed circuit board 10 is subjected to dip soldering, and the inspection land 3 is formed.
0 is formed in a direction parallel to or different from the soldering proceeding direction B.

【0035】この実施の形態(2)では、プリント基板
10の導体パターン面5をディップ半田する際にそれぞ
れの第1検査用ランド21、31間が半田によって接続
可能であって、第1検査用ランド21、31が半田で接
続されていればインサーキットテスタによって導通と検
知されて検査用ポイントが未半田でないことが検出で
き、第1検査用ランド21、31が半田で接続されてい
なければインサーキットテスタによって非導通と検知さ
れて検査用ポイントが未半田であることが検出される。
In this embodiment (2), when the conductor pattern surface 5 of the printed circuit board 10 is subjected to dip soldering, the first inspection lands 21 and 31 can be connected to each other by soldering. If the lands 21 and 31 are connected by solder, conduction is detected by the in-circuit tester, and it can be detected that the inspection point is not unsoldered. If the first inspection lands 21 and 31 are not connected by solder, the Non-conduction is detected by the circuit tester, and it is detected that the inspection point is not soldered.

【0036】ここで、第2検査用ランド22、32が導
体パターンによって隣接する第1検査用ランド領域外に
形成されているため、第1検査用ランド21、31の導
通検査には、インサーキットテスタのテストピンをスペ
ース的に余裕のある第2検査用ランドに接触させること
ができる。
Here, since the second inspection lands 22 and 32 are formed outside the adjacent first inspection land regions by the conductor patterns, the continuity inspection of the first inspection lands 21 and 31 requires in-circuit The test pins of the tester can be brought into contact with the second inspection lands having a sufficient space.

【0037】[0037]

【発明の効果】以上のように、本発明の第1の要旨によ
れば、プリント基板の導体パターン面に複数の検査用ラ
ンドからなる検査用ポイントが設けられ、複数の検査用
ランドは所定間隔をもって形成されているため、プリン
ト基板の導体パターン面をディップ半田する際に、複数
の検査用ランドが半田で接続されていれば電気的に導通
と検知されて検査用ポイントが未半田でないことが検出
でき、複数の検査用ランドが半田で接続されていなけれ
ば電気的に非導通と検知されて検査用ポイントが未半田
であることが検出できる。これによって、プリント基板
の導体パターン面をディップ半田した後に未半田部分が
あることを電気的にかつ簡易に検出することができ、プ
リント基板導体パターン面のディップ半田検査の信頼性
向上と工数削減ができる効果がある。
As described above, according to the first aspect of the present invention, an inspection point including a plurality of inspection lands is provided on a conductor pattern surface of a printed circuit board, and a plurality of inspection lands are provided at predetermined intervals. When dip soldering the conductor pattern surface of the printed circuit board, if multiple test lands are connected by solder, it is detected that they are electrically conductive and the test points are not unsoldered. If the plurality of inspection lands are not connected by soldering, it can be detected as electrically non-conductive, and it can be detected that the inspection point is not soldered. This makes it possible to easily and electrically detect the presence of an unsoldered portion after dip soldering the conductor pattern surface of the printed circuit board, thereby improving the reliability of dip soldering inspection of the printed circuit board conductor pattern surface and reducing man-hours. There is an effect that can be done.

【0038】本発明の第2の要旨によれば、第1の要旨
のプリント基板において、検査用ポイントをプリント基
板の端部に設けることにより、特にプリント基板の端部
で発生しやすい未半田部分を検出することができる効果
がある。
According to a second aspect of the present invention, in the printed circuit board according to the first aspect, the inspection point is provided at an end of the printed circuit board, so that an unsoldered portion particularly easily generated at the end of the printed circuit board is provided. There is an effect that can be detected.

【0039】本発明の第3の要旨によれば、第1または
2の要旨のプリント基板において、複数の検査用ランド
を、プリント基板の導体パターン面をディップ半田する
際の半田付け進行方向に対向して設けることにより、半
田付け進行方向に対する未半田部分を検出することがで
きる効果がある。
According to the third aspect of the present invention, in the printed circuit board according to the first or second aspect, a plurality of inspection lands are opposed to each other in a soldering advancing direction when dip soldering the conductor pattern surface of the printed board. With such a configuration, there is an effect that an unsoldered portion in the soldering traveling direction can be detected.

【0040】本発明の第4の要旨によれば、第1〜3の
いずれかの要旨のプリント基板において、複数の検査用
ランドの所定間隔を、プリント基板の導体パターン面を
ディップ半田する際に、プリント基板の反りが小さいと
きには検査用ランドが半田によって接続され、プリント
基板の反りが大きいときには検査用ランドが半田によっ
て接続されない距離とすることによって、プリント基板
の反りが大きいときの未半田部分を検出することができ
る効果がある。
According to the fourth aspect of the present invention, in the printed circuit board according to any one of the first to third aspects, a predetermined interval between the plurality of inspection lands is adjusted by dip soldering the conductor pattern surface of the printed circuit board. When the warpage of the printed circuit board is small, the inspection lands are connected by solder, and when the warpage of the printed circuit board is large, the inspection lands are not connected by solder. There is an effect that can be detected.

【0041】本発明の第5の要旨によれば、第1〜4の
いずれかの要旨のプリント基板において、第2検査用ラ
ンドが導体パターンによって隣接する第1検査用ランド
領域外に形成されているため、第1検査用ランドの導通
検査を、スペース的に余裕のある第2検査用ランドです
ることができる効果がある。
According to the fifth aspect of the present invention, in the printed circuit board according to any one of the first to fourth aspects, the second inspection land is formed outside the adjacent first inspection land region by the conductor pattern. Therefore, there is an effect that the continuity inspection of the first inspection land can be performed on the second inspection land having a sufficient space.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るプリント基板の実施の形態(1)
を示す正面図である。
FIG. 1 is an embodiment (1) of a printed circuit board according to the present invention.
FIG.

【図2】図1のプリント基板の拡大図である。FIG. 2 is an enlarged view of the printed circuit board of FIG.

【図3】本発明に係るプリント基板の実施の形態(2)
を示す正面図である。
FIG. 3 is an embodiment (2) of a printed circuit board according to the present invention;
FIG.

【図4】図3のプリント基板の拡大図である。FIG. 4 is an enlarged view of the printed circuit board of FIG. 3;

【符号の説明】[Explanation of symbols]

1、10 プリント基材 2、3、20、30 検査用ランド 21、31 第1検査用ランド 22、32 第2検査用ランド 4 検査用ポイント 5 導体パターン面 6 導体パターンランド A 間隔 B 半田付け進行方向 1, 10 Printed base material 2, 3, 20, 30 Inspection land 21, 31 First inspection land 22, 32 Second inspection land 4 Inspection point 5 Conductor pattern surface 6 Conductor pattern land A Spacing B Soldering progress direction

───────────────────────────────────────────────────── フロントページの続き (72)発明者 守川 守 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 5E319 AC01 AC11 CC23 CD52  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Mamoru Morikawa 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka F-term (reference) 5E319 AC01 AC11 CC23 CD52

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 プリント基板の導体パターン面に複数の
検査用ランドからなる検査用ポイントが設けられ、複数
の検査用ランドはそれぞれ所定間隔をもって形成され、
この所定間隔は、プリント基板の導体パターン面をディ
ップ半田する際にそれぞれの検査用ランド間が半田によ
って接続可能な距離であることを特徴とするプリント基
板。
An inspection point including a plurality of inspection lands is provided on a conductor pattern surface of a printed board, and the plurality of inspection lands are formed at predetermined intervals, respectively.
The printed board is characterized in that the predetermined interval is a distance that can be connected between the respective inspection lands by soldering when the conductor pattern surface of the printed board is subjected to dip soldering.
【請求項2】 検査用ポイントは、プリント基板の端部
に設けられていることを特徴とする請求項1記載のプリ
ント基板。
2. The printed circuit board according to claim 1, wherein the inspection point is provided at an end of the printed circuit board.
【請求項3】 複数の検査用ランドは、プリント基板の
導体パターン面をディップ半田する際の半田付け進行方
向に対向して設けられていることを特徴とする請求項1
または2記載のプリント基板。
3. The method according to claim 1, wherein the plurality of inspection lands are provided so as to be opposed to each other in a soldering direction when the conductor pattern surface of the printed circuit board is subjected to dip soldering.
Or the printed circuit board according to 2.
【請求項4】 複数の検査用ランドの所定間隔は、プリ
ント基板の導体パターン面をディップ半田する際に、プ
リント基板の反り状態が小さいときは、それぞれの検査
用ランド間が半田によって接続され、プリント基板の反
り状態が大きいときは、それぞれの検査用ランド間が半
田によって接続されない距離であることを特徴とする請
求項1〜3のいずれか1項に記載のプリント基板。
4. The method according to claim 1, wherein the predetermined spacing between the plurality of inspection lands is such that when the conductor pattern surface of the printed circuit board is dip-soldered, when the warpage of the printed circuit board is small, the respective inspection lands are connected by soldering. The printed board according to any one of claims 1 to 3, wherein when the warped state of the printed board is large, the distance between the respective inspection lands is not connected by solder.
【請求項5】 複数の検査用ランドは、それぞれ第1検
査用ランド、第2検査用ランドおよび第1検査用ランド
と第2検査用ランドとを接続する導体パターンとからな
り、第1検査用ランドはそれぞれ所定間隔をもって形成
され、第2検査用ランドは導体パターンによって第1検
査用ランド領域外に形成されていることを特徴とする請
求項1〜4のいずれか1項に記載のプリント基板。
5. The first inspection land includes a first inspection land, a second inspection land, and a conductor pattern connecting the first inspection land and the second inspection land. 5. The printed circuit board according to claim 1, wherein the lands are formed at predetermined intervals, and the second inspection lands are formed outside the first inspection lands by a conductor pattern. 6. .
JP2001043675A 2001-02-20 2001-02-20 Printed circuit board Pending JP2002246741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001043675A JP2002246741A (en) 2001-02-20 2001-02-20 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001043675A JP2002246741A (en) 2001-02-20 2001-02-20 Printed circuit board

Publications (1)

Publication Number Publication Date
JP2002246741A true JP2002246741A (en) 2002-08-30

Family

ID=18905799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001043675A Pending JP2002246741A (en) 2001-02-20 2001-02-20 Printed circuit board

Country Status (1)

Country Link
JP (1) JP2002246741A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128146B1 (en) * 2005-06-01 2012-03-23 엘지전자 주식회사 Printed Circuit Board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128146B1 (en) * 2005-06-01 2012-03-23 엘지전자 주식회사 Printed Circuit Board

Similar Documents

Publication Publication Date Title
US9511455B2 (en) Substrate inspection device and component mounting device
JP4611010B2 (en) Multilayer circuit board manufacturing method
JPH1164425A (en) Method and device for continuity inspection in electronic part
US6054720A (en) Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture
JP2008028213A (en) Circuit board and inspection method therefor
JP2002246741A (en) Printed circuit board
JPH08242045A (en) Printed wiring board
JP6333877B2 (en) Substrate inspection method and printed circuit board manufacturing method
JP3225616B2 (en) Printed wiring board and method of checking accuracy of printed wiring board
JP2005251857A (en) Printed circuit board and method of manufacturing the same
JPH0997953A (en) Printed-circuit board for large current
JP2003115648A (en) Printed circuit board and method for forming test land of printed circuit board
JP2001251062A (en) Multilayer printed wiring board and inspection method of multilayer printed wiring board
JP2000100504A (en) Connector and printed wiring board
JPH10242597A (en) Printed wiring board
TWM557380U (en) Motherboard and its circuit board
JPH05302955A (en) Pattern inspection method of printed wiring board
JPS60201692A (en) Wiring circuit device
JPS62297761A (en) Inspecting method for board for packaging and its test board
JP2006004967A (en) Wiring board, magnetic disk device, and method for manufacturing the wiring board
JPH055765A (en) Detecting method of presence/absence of printing in printed circuit board
JP2002043705A (en) Multiple ceramic board and ceramic circuit board
JPH11214833A (en) Printed wiring board
JPH10282179A (en) Method and apparatus for inspecting printed board
JP2004053292A (en) Continuity inspection method of interposer substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060523