JP2001251062A - Multilayer printed wiring board and inspection method of multilayer printed wiring board - Google Patents

Multilayer printed wiring board and inspection method of multilayer printed wiring board

Info

Publication number
JP2001251062A
JP2001251062A JP2000063385A JP2000063385A JP2001251062A JP 2001251062 A JP2001251062 A JP 2001251062A JP 2000063385 A JP2000063385 A JP 2000063385A JP 2000063385 A JP2000063385 A JP 2000063385A JP 2001251062 A JP2001251062 A JP 2001251062A
Authority
JP
Japan
Prior art keywords
outer layer
inspection pattern
pattern
layer inspection
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000063385A
Other languages
Japanese (ja)
Inventor
Kenji Kuhara
健二 久原
Takashi Ishikawa
隆 石川
Shoji Horie
昭二 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000063385A priority Critical patent/JP2001251062A/en
Publication of JP2001251062A publication Critical patent/JP2001251062A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PROBLEM TO BE SOLVED: To accurately and quickly inspect deviation of a wiring pattern. SOLUTION: This inspection method is provided with a step wherein probes 31, 32 are brought into contact with land parts 23a, 23b of both end portions of a first outer layer inspecting pattern 23, respectively, to inspect whether an electric continuity between the land parts 23a, 23b of the first outer layer inspecting pattern 23 exists, and probes 33, 34 are brought into contact with land parts 24a, 24b of both end portions of a second outer layer inspecting pattern 24, respectively, to inspect whether an electric continuity between the land parts 24a, 24b of the second outer layer inspecting pattern 23 exists, and a step wherein the probes 33, 34 are brought into contact with the land part 23b of the first outer layer inspecting pattern 23 and the land part 24b of the second outer layer inspecting pattern 24, respectively, to inspect whether an electric continuity between the first outer layer inspecting pattern 23 and the second outer layer inspecting pattern 24 exists.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各層のずれを検出
するための検査パターンが設けられた多層型プリント配
線基板及びこの多層型プリント配線基板の検査方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board provided with an inspection pattern for detecting a shift of each layer, and a method for inspecting the multilayer printed wiring board.

【0002】[0002]

【従来の技術】従来、多層型プリント配線基板の積層ず
れや貫通孔の位置ずれは、X線検査装置を用い、モニタ
に写し出された像を目視により確認して検査を行ってい
た。
2. Description of the Related Art Heretofore, a multilayer printed wiring board has been inspected for laminating misalignment and through-hole misalignment by visually confirming an image projected on a monitor using an X-ray inspection apparatus.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、X線検
査装置を用いた積層ずれや貫通孔の位置ずれの検査は、
目視検査であるため、時間がかかり、また、時間がかか
るため全数を検査することは困難であった。また、この
検査は、目視検査であるため、正確に行うことができな
かった。
However, the inspection for the stacking deviation and the positional deviation of the through-hole using the X-ray inspection apparatus has been described.
It is time-consuming because it is a visual inspection, and it is difficult to inspect all the parts because it takes time. In addition, since this inspection was a visual inspection, it could not be performed accurately.

【0004】そこで、本発明は、配線パターンのずれを
正確且つ迅速に行うことができる検査パターンを有する
多層型プリント配線基板及びこの多層型プリント配線基
板の検査方法を提供することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a multilayer printed wiring board having an inspection pattern capable of accurately and quickly shifting a wiring pattern, and an inspection method for the multilayer printed wiring board.

【0005】[0005]

【課題を解決するための手段】本発明に係る多層型プリ
ント配線基板は、上述した課題を解決すべく、外層を構
成する両面に第1の貫通孔を介して電気的に接続され、
両端部にそれぞれプローブが接触されるランド部が設け
られた第1の外層検査パターンと、第1の外層検査パタ
ーンと電気的に非接続とされ、外層を構成する両面に第
2の貫通孔を介して電気的に接続され、両端部にそれぞ
れプローブが接触されるランド部が設けられた第2の外
層検査パターンと、内層に設けられるとともに、第2の
貫通孔を介して第2の外層検査パターンと電気的に接続
して設けられ、第1の貫通孔の周囲にクリアランスを介
して第1の外層検査パターンと電気的に非接続とされた
内層検査パターンとを備える。
In order to solve the above-mentioned problems, a multilayer printed wiring board according to the present invention is electrically connected to both surfaces constituting an outer layer through a first through hole,
A first outer layer inspection pattern provided with lands where probes are contacted at both ends, and second through holes are electrically disconnected from the first outer layer inspection pattern and are formed on both surfaces constituting the outer layer. A second outer layer inspection pattern electrically connected to the probe through the second outer layer inspection pattern and provided at both ends with lands that contact the probe, and a second outer layer inspection pattern provided on the inner layer and through the second through hole An inner layer inspection pattern is provided electrically connected to the pattern and is electrically disconnected from the first outer layer inspection pattern via a clearance around the first through hole.

【0006】以上のような多層型プリント配線基板を検
査する検査方法は、第1の外層検査パターンの両端部の
ランド部にそれぞれプローブを接触させて、第1の外層
検査パターンのランド部間が導通しているかを検査する
とともに、第2の外層検査パターンの両端部のランド部
にそれぞれプローブを接触させて、第2の外層検査パタ
ーンのランド部間が導通しているかを検査するステップ
と、第1の外層検査パターンの少なくとも一方のランド
部と第2の外層検査パターンの少なくとも一方のランド
部とにプローブを接触させて、第1の外層検査パターン
と第2の検査パターンとが導通しているかを検査するス
テップとを備える。なお、これらのステップは、別工程
で行ってもよく、また、検査効率の向上のため同時に行
うようにしてもよい。
In the inspection method for inspecting a multilayer printed wiring board as described above, a probe is brought into contact with the lands at both ends of the first outer layer inspection pattern, and the distance between the lands of the first outer layer inspection pattern is reduced. Inspecting whether there is continuity and contacting the probes with the lands at both ends of the second outer layer inspection pattern to inspect whether there is continuity between the lands of the second outer layer inspection pattern; A probe is brought into contact with at least one land portion of the first outer layer inspection pattern and at least one land portion of the second outer layer inspection pattern, so that the first outer layer inspection pattern and the second inspection pattern become conductive. Checking whether or not there is Note that these steps may be performed in separate steps, or may be performed simultaneously to improve inspection efficiency.

【0007】そして、本発明は、第1の外層検査パター
ンと第2の外層検査パターンとが導通しているとき、各
プローブが各ランド部に確実に接触していることが分か
る。そして、第1の外層検査パターンの少なくとも一方
のランド部と第2の外層検査パターンの少なくとも一方
のランド部とにプローブを接触させ、これらが導通した
とき、第1の外層検査パターンと第2の外層検査パター
ンとが短絡していることが分かり、これらが導通してい
ないとき、内層がずれることなく短絡していないことが
分かる。
According to the present invention, when the first outer layer inspection pattern is electrically connected to the second outer layer inspection pattern, it can be seen that each probe is surely in contact with each land. Then, the probe is brought into contact with at least one of the lands of the first outer layer inspection pattern and at least one of the lands of the second outer layer inspection pattern, and when these are conducted, the first outer layer inspection pattern and the second outer layer inspection pattern are connected. It can be seen that there is a short circuit with the outer layer inspection pattern, and when these are not conducting, it can be seen that the inner layer is not short circuited without shifting.

【0008】[0008]

【発明の実施の形態】以下、本発明が適用された多層型
プリント配線基板及びこの多層型プリント配線基板の検
査方法について図面を参照して説明する。本発明が適用
された多層型プリント配線基板1は、導電層が4層設け
られた多層型のプリント配線基板である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer printed wiring board to which the present invention is applied and a method for inspecting the multilayer printed wiring board will be described below with reference to the drawings. The multilayer printed wiring board 1 to which the present invention is applied is a multilayer printed wiring board provided with four conductive layers.

【0009】この多層型プリント配線基板1は、図1に
示すように、内層基板2を有し、内層基板2の両面に
は、内層を構成する回路パターン3,4が形成されてい
る。この回路パターン3,4は、内層基板2の両面に設
けられた銅箔によりなる導電層を露光現像し、次いでエ
ッチングを行うことにより形成される。そして、回路パ
ターン3,4上には、ガラス繊維にエポキシ樹脂等を含
浸させて形成された絶縁層を構成するプリプレグ5,6
が形成され、これらプリプレグ5,6上には、外層を構
成する回路パターン7,8が形成されている。回路パタ
ーン3,4が設けられた内層基板2とプリプレグ5,6
と外層となる回路パターン7,8を構成する銅箔とは、
1枚の基板となるようにプレス加工され一体化され、基
板11が形成される。そして、この一体化された基板1
1には、貫通孔9が形成され、貫通孔9の内面を含む全
面には、銅めっき10が施され、外層となる回路パター
ン7,8の電気的接続が図られる。この後、外層となる
回路パターン7,8は、プリプレグ5,6上に設けられ
た銅箔よりなる導電層を露光現像し、次いでエッチング
を行うことにより形成される。外層となる回路パターン
7,8上には、図示しないが電子部品を実装するため半
田付けを行うランド部を除く領域にソルダーレジスト層
が形成される。このような多層型プリント配線基板1
は、導電層の回路パターン7が第1層となり、回路パタ
ーン3が第2層となり、回路パターン4が第3層とな
り、回路パターン8が第4層となるように形成される。
As shown in FIG. 1, the multilayer printed wiring board 1 has an inner substrate 2 and circuit patterns 3 and 4 constituting an inner layer are formed on both surfaces of the inner substrate 2. The circuit patterns 3 and 4 are formed by exposing and developing a conductive layer made of copper foil provided on both surfaces of the inner layer substrate 2 and then performing etching. On the circuit patterns 3 and 4, prepregs 5 and 6 constituting an insulating layer formed by impregnating glass fiber with an epoxy resin or the like.
Are formed on the prepregs 5, 6, and circuit patterns 7, 8 constituting an outer layer are formed. Inner layer substrate 2 provided with circuit patterns 3 and 4 and prepregs 5 and 6
And the copper foil forming the circuit patterns 7 and 8 as outer layers
The substrate 11 is formed by press working so as to form one substrate and integrated. Then, the integrated substrate 1
1, a through hole 9 is formed, and copper plating 10 is applied to the entire surface including the inner surface of the through hole 9, so that the circuit patterns 7 and 8 serving as outer layers are electrically connected. Thereafter, the circuit patterns 7 and 8 as outer layers are formed by exposing and developing a conductive layer made of a copper foil provided on the prepregs 5 and 6 and then performing etching. Although not shown, a solder resist layer is formed on the circuit patterns 7 and 8 serving as outer layers in a region other than a land portion where soldering is performed for mounting electronic components. Such multilayer printed wiring board 1
Is formed such that the circuit pattern 7 of the conductive layer becomes the first layer, the circuit pattern 3 becomes the second layer, the circuit pattern 4 becomes the third layer, and the circuit pattern 8 becomes the fourth layer.

【0010】ところで、以上のような多層型プリント配
線基板1は、内層基板2とプリプレグ5,6と回路パタ
ーン7,8を構成する銅箔とを貼り合わせて形成される
ことから、各層の回路パターン3,4,7,8が互いに
ずれてしまうことがある。そこで、この多層型プリント
配線基板1には、図2に示すように、各層の回路パター
ン3,4,7,8のずれを検査するための検査パターン
21,22が設けられている。これら検査パターン2
1,22は、内層のずれを最小限の数で正確に検査する
ことができるように、多層型プリント配線基板1の最も
離れた位置に設けられ、例えば基板が略矩形状である場
合には、対角線上の最も離れた2点に設けられる。な
お、検査パターン21,22は、同様な構成を有するた
め、以下検査パターン21を例に取り説明する。
The multilayer printed wiring board 1 as described above is formed by laminating the inner layer board 2, the prepregs 5, 6 and the copper foils constituting the circuit patterns 7, 8, so that the circuit of each layer is formed. The patterns 3, 4, 7, and 8 may be shifted from each other. Therefore, as shown in FIG. 2, the multilayer printed wiring board 1 is provided with inspection patterns 21 and 22 for inspecting deviations of the circuit patterns 3, 4, 7, and 8 of each layer. These inspection patterns 2
The reference numerals 1 and 22 are provided at the farthest position of the multilayer printed wiring board 1 so that the displacement of the inner layer can be accurately inspected with a minimum number. For example, when the board is substantially rectangular, , At the two most distant points on the diagonal. Since the inspection patterns 21 and 22 have the same configuration, the inspection pattern 21 will be described below as an example.

【0011】図3に示すように、この検査パターン21
は、外層となる第1層の回路パターン7を形成するとき
に形成される第1の外層検査パターン23と、同様に、
第1層の回路パターン7を形成するときに形成される第
2の外層検査パターン24と、内層となる第2層の回路
パターン3を形成するときに形成される第1の内層検査
パターン25と、内層となる第3層の回路パターン4を
形成するときに形成される第2の内層検査パターン26
と、外層となる第4層の回路パターン8を形成するとき
に形成される第3の外層検査パターン27と、同様に、
第4層の回路パターン8を形成するときに形成される第
4の外層検査パターン28とから構成される。また、基
板11には、貫通孔9を形成するときに同時に第1及び
第2の貫通孔29,30が形成され、この第1及び第2
の貫通孔29,30の周面には、貫通孔9の周面に銅め
っき10を施すと同時に銅めっき10が施される。これ
により、第1の貫通孔29は、第1の外層検査パターン
23と第3の外層検査パターン27とを電気的に接続
し、第2の貫通孔30は、第2の外層検査パターン24
と第4の外層検査パターン28とを電気的に接続する。
[0011] As shown in FIG.
Is the same as the first outer layer inspection pattern 23 formed when the first layer circuit pattern 7 serving as the outer layer is formed.
A second outer layer inspection pattern 24 formed when forming the first layer circuit pattern 7; and a first inner layer inspection pattern 25 formed when forming the second layer circuit pattern 3 to be an inner layer. , A second inner-layer inspection pattern 26 formed when forming the third-layer circuit pattern 4 serving as an inner layer
Similarly, the third outer layer inspection pattern 27 formed when forming the fourth layer circuit pattern 8 serving as the outer layer,
And a fourth outer layer inspection pattern 28 formed when the fourth layer circuit pattern 8 is formed. In addition, first and second through holes 29 and 30 are formed in the substrate 11 at the same time when the through hole 9 is formed.
The copper plating 10 is applied to the peripheral surfaces of the through holes 29 and 30 at the same time as the copper plating 10 is applied to the peripheral surface of the through holes 9. As a result, the first through hole 29 electrically connects the first outer layer inspection pattern 23 and the third outer layer inspection pattern 27, and the second through hole 30 connects the second outer layer inspection pattern 24.
And the fourth outer layer inspection pattern 28 are electrically connected.

【0012】第1層目及び第4層目の第1及び第3の外
層検査パターン23,27は、図3、図4(A)及び図
4(D)に示すように、第1の貫通孔29から離れた位
置に設けられる測定用ランド部23a,27aと、第1
の貫通孔29の周囲に設けられ、他の層と電気的接続を
図るための接続用ランド部23b,27bと、測定用ラ
ンド部23a,27aと接続用ランド部23b,27b
とを連結する連結部23c,27cとから構成される。
そして、第1層目の第1の外層検査パターン23の測定
用ランド部23aは、検査装置35の第1のプローブ3
1が接触され、接続用ランド部23bは、検査装置35
の第2のプローブ32が接触される。
As shown in FIGS. 3, 4A and 4D, the first and third outer layer inspection patterns 23 and 27 of the first layer and the fourth layer, respectively, Measuring land portions 23a and 27a provided at positions away from the holes 29;
And connection lands 23b and 27b for establishing electrical connection with other layers, measurement lands 23a and 27a, and connection lands 23b and 27b.
And connecting portions 23c and 27c for connecting.
The measurement land 23a of the first outer layer inspection pattern 23 of the first layer is connected to the first probe 3 of the inspection device 35.
1 is contacted, and the connection land portion 23b is
Of the second probe 32 is contacted.

【0013】第1層目及び第4層目の第2の外層検査パ
ターン24,28は、第1及び第3の外層検査パターン
23,27とほぼ同様な構成を有し、第2の貫通孔30
から離れた位置に設けられる測定用ランド部24a,2
8aと、第2の貫通孔30の周囲に設けられ、他の層と
電気的接続を図るための接続用ランド部24b,28b
と、測定用ランド部24a,28aと接続用ランド部2
4b,28bとを連結する連結部24c,28cとから
構成される。そして、第1層目の第2の外層検査パター
ン24の測定用ランド部24bは、検査装置35の第3
のプローブ33が接触され、接続用ランド部24bは、
検査装置35の第4のプローブ34が接触される。ま
た、第1及び第3の外層検査パターン23,27と第2
及び第3の外層検査パターン24,28とは、接続用ラ
ンド部23b,27bと接続用ランド部24b,28b
とが離間して形成され、別パターンとすることで電気的
に非接続とされている。
The second and fourth outer layer inspection patterns 24 and 28 of the first and fourth layers have substantially the same configuration as the first and third outer layer inspection patterns 23 and 27. 30
Measuring land portions 24a, 2 provided at positions away from
8a and connection lands 24b and 28b provided around the second through-hole 30 for electrical connection with other layers.
And the measurement land portions 24a and 28a and the connection land portion 2
4b and 28b. The measurement land portion 24b of the second outer layer inspection pattern 24 of the first layer is
Probe 33 is contacted, and the connection land portion 24b is
The fourth probe 34 of the inspection device 35 is brought into contact. The first and third outer layer inspection patterns 23 and 27 and the second
And the third outer layer inspection patterns 24 and 28 include connection lands 23b and 27b and connection lands 24b and 28b.
Are formed apart from each other, and are electrically disconnected by forming different patterns.

【0014】第2層目及び第3層目の第1及び第2の内
層検査パターン25,26は、図3、図4(B)及び図
4(C)に示すように、第1の貫通孔29の周囲に設け
られる第1のパターン部25a,26aと、第2の貫通
孔30の周囲に設けられる第2のパターン部25b,2
6bと、第1のパターン部25a,26aと第2のパタ
ーン部25b,26bとを連結する連結部25c,26
cとから構成される。
As shown in FIGS. 3, 4B and 4C, the first and second inner layer inspection patterns 25 and 26 of the second and third layers are formed through the first through holes. First pattern portions 25a and 26a provided around hole 29 and second pattern portions 25b and 2 provided around second through hole 30 are provided.
6b, connecting portions 25c and 26 connecting the first pattern portions 25a and 26a and the second pattern portions 25b and 26b.
c.

【0015】第1のパターン部25a,26aは、第1
の貫通孔29の周囲に、第1の貫通孔29の周壁に形成
された銅めっき10とクリアランス25d,26dを介
して形成されている。クリアランス25d,26dは、
第2層、第3層で最も近接して設けられた回路パターン
3,4が設けられた位置のパターン間隔より狭くなるよ
うに形成されている。すなわち、クリアランス25d,
26dは、経年変化等の要因により第1のパターン部2
5a,26aがずれた場合にも第1の貫通孔29内の銅
めっき10に接触しない程度の寸法とされる。また、第
2のパターン部25b,26bは、第2の貫通孔30の
周囲に、第2の貫通孔30の周壁に形成された銅めっき
10と接触し、電気的接続が図られて形成されている。
すなわち、第2層目及び第3層目の第1及び第2の内層
検査パターン25,26は、外層の第2の外層検査パタ
ーン24と第4の外層検査パターン28と電気的に接続
され、第1の外層検査パターン23と第3の外層検査パ
ターン27と電気的に非接続とされている。
The first pattern portions 25a and 26a are
Are formed around the through hole 29 through the copper plating 10 formed on the peripheral wall of the first through hole 29 and clearances 25d and 26d. The clearances 25d and 26d are
The circuit patterns 3 and 4 provided closest to each other in the second layer and the third layer are formed to be narrower than the pattern interval at the position where the circuit patterns 3 and 4 are provided. That is, the clearance 25d,
26d is the first pattern portion 2 due to factors such as aging.
The dimensions are such that they do not come into contact with the copper plating 10 in the first through-hole 29 even when 5a and 26a are displaced. In addition, the second pattern portions 25b and 26b are formed around the second through-hole 30 in contact with the copper plating 10 formed on the peripheral wall of the second through-hole 30 so as to achieve electrical connection. ing.
That is, the first and second inner layer inspection patterns 25 and 26 of the second and third layers are electrically connected to the second outer layer inspection pattern 24 and the fourth outer layer inspection pattern 28 of the outer layer, The first outer layer inspection pattern 23 and the third outer layer inspection pattern 27 are electrically disconnected.

【0016】ところで、以上のような多層型プリント配
線基板1の内層パターンのズレを検査する検査装置35
は、第1の外層検査パターン23の測定用ランド部23
aに接触される第1のプローブ31と、接続用ランド部
23bに接触される第2のプローブ32と、第2の外層
検査パターン24の測定用ランド部24bに接触される
第3のプローブ33と、接続用ランド部24bに接触さ
れる第4のプローブ34とを備える。そして、第1のプ
ローブ31と第2のプローブ32とは、第1の外層検査
パターン23の両端部に設けられた測定用ランド部23
aと接続用ランド部23bとの間の導通検査をする。ま
た、第3のプローブ33と第4のプローブ34とは、第
2の外層検査パターン24の両端部に設けられた測定用
ランド部24bと接続用ランド部24bとの間の導通検
査をする。更には、第2のプローブ32と第4のプロー
ブ34とは、第1の外層検査パターン23の第2の接続
用ランド部23bと第2の外層検査パターン24の接続
用ランド部24bとの導通検査をする。
An inspection device 35 for inspecting the displacement of the inner layer pattern of the multilayer printed wiring board 1 as described above.
Are the measurement land portions 23 of the first outer layer inspection pattern 23
a, a second probe 32 that contacts the connection land 23b, and a third probe 33 that contacts the measurement land 24b of the second outer layer inspection pattern 24. And a fourth probe 34 that comes into contact with the connection land 24b. The first probe 31 and the second probe 32 are connected to the measurement land portions 23 provided at both ends of the first outer layer inspection pattern 23.
A continuity test is performed between a and the connection land 23b. In addition, the third probe 33 and the fourth probe 34 conduct a continuity test between the measurement land portion 24b and the connection land portion 24b provided at both ends of the second outer layer test pattern 24. Further, the second probe 32 and the fourth probe 34 are electrically connected to the second connection land 23b of the first outer layer inspection pattern 23 and the connection land 24b of the second outer layer inspection pattern 24. Inspect.

【0017】すなわち、検査装置35は、第2のプロー
ブ32と第4のプローブ34を用いて、接続用ランド部
23bと接続用ランド部24b間の導通検査をすること
で、パターンずれにより第1及び第2の内層検査パター
ン25,26の第2のパターン部25b,26bが第1
の貫通孔29内の銅めっき10に接触し、回路が短絡し
ていないかを検査する。これと同時に、検査装置35
は、第1の外層検査パターン23の測定用ランド部23
aと接続用ランド部23b間の導通検査をすることで、
第2のプローブ32が接続用ランド部23bに接触し、
接続用ランド部23bと接続用ランド部24b間の導通
検査を行うことができる状態にあるかを検出する。ま
た、検査装置35は、第2の外層検査パターン24の測
定用ランド部24aと接続用ランド部24b間の導通検
査をすることで、第4のプローブ34が接続用ランド部
24bに接触し、接続用ランド部23bと接続用ランド
部24b間の導通検査を行うことができる状態にあるか
を検出する。
That is, the inspection device 35 uses the second probe 32 and the fourth probe 34 to perform a continuity test between the connection land 23b and the connection land 24b, and thereby the first device is caused by a pattern shift. And the second pattern portions 25b, 26b of the second inner layer inspection patterns 25, 26 are the first
Contact with the copper plating 10 in the through hole 29, and inspect whether the circuit is short-circuited. At the same time, the inspection device 35
Are the measurement land portions 23 of the first outer layer inspection pattern 23
By conducting a continuity test between a and the connection land 23b,
The second probe 32 contacts the connection land 23b,
It is detected whether or not a continuity test between the connection land 23b and the connection land 24b can be performed. In addition, the inspection device 35 performs continuity inspection between the measurement land portion 24a and the connection land portion 24b of the second outer layer inspection pattern 24, so that the fourth probe 34 contacts the connection land portion 24b, It is detected whether or not a continuity test between the connection land 23b and the connection land 24b can be performed.

【0018】ここで、表1に、第1の外層検査パターン
23のランド部23a,23b間と、第2の外層検査パ
ターン24のランド部24a,24b間と、接続用ラン
ド部23bと接続用ランド部24b間との検査結果の一
覧を示す。なお、表1中、「0」は、「導通あり」を示
し、「1」は、「導通なし」を示す。
Here, Table 1 shows that between the land portions 23a and 23b of the first outer layer inspection pattern 23, between the land portions 24a and 24b of the second outer layer inspection pattern 24, and between the connection land portion 23b and the connection land portion 23b. A list of inspection results between the land portions 24b is shown. In Table 1, “0” indicates “with conduction” and “1” indicates “without conduction”.

【0019】[0019]

【表1】 [Table 1]

【0020】ケース3では、第1の外層検査パターン2
3のランド部23a,23b間及び第2の外層検査パタ
ーン24のランド部24a,24b間が導通し、且つ接
続用ランド部23bと接続用ランド部24b間が導通し
ていない状態にある。したがって、ケース3は、第1乃
至第4のプローブ31〜34が所定のランド部23a,
23b,24a,24bに接触し、正確な検査が行われ
た状態で、検査用ランド部23bと検査用ランド部24
b間が導通していないことから、検査パターン23〜2
8は規格値内のずれ量に収まっていることが分かる。
In case 3, the first outer layer inspection pattern 2
3 and the lands 24a and 24b of the second outer layer inspection pattern 24 are electrically connected, and the connection lands 23b and the connection lands 24b are not electrically connected. Therefore, the case 3 is such that the first to fourth probes 31 to 34 have the predetermined land portions 23a,
23b, 24a, and 24b, the inspection land 23b and the inspection land 24
Since there is no electrical connection between the test patterns 23-2
It can be seen that 8 is within the deviation amount within the standard value.

【0021】ケース1では、第1の外層検査パターン2
3のランド部23a,23b間及び第2の外層検査パタ
ーン24のランド部24a,24b間は導通しており、
正確に検査を行うことができる状態にあるが、接続用ラ
ンド部23bと接続用ランド部24b間が導通した状態
にあることから、検査パターン23〜28は規格値以上
のずれ、短絡していることが分かる。
In case 1, the first outer layer inspection pattern 2
3 and the land portions 24a and 24b of the second outer layer inspection pattern 24 are electrically connected to each other.
Although the inspection can be performed accurately, the inspection patterns 23 to 28 are shifted beyond the standard value and short-circuited because the connection between the connection land 23b and the connection land 24b is in a conductive state. You can see that.

【0022】ケース2、ケース5及びケース6は、第1
の外層検査パターン23のランド部23a,23b間と
第2の外層検査パターン24のランド部24a,24b
間の何れか又は両方が導通しておらず、正確に検査が行
うことができない場合ではあるが、接続用ランド部23
bと接続用ランド部24b間は導通していることから、
検査パターン23〜28は規格値以上ずれれいることが
分かる。すなわち、ケース2、ケース5及びケース6の
ように、接続用ランド部23bと接続用ランド部24b
間は導通している場合は、第1の外層検査パターン23
のランド部23a,23b間及び第2の外層検査パター
ン24のランド部24a,24b間の結果に優先し、検
査パターン23〜28は規格値以上のずれ、短絡してい
ると判定することができる。
Case 2, Case 5 and Case 6 are the first
Between the land portions 23a and 23b of the outer layer inspection pattern 23 and the land portions 24a and 24b of the second outer layer inspection pattern 24.
Although either or both of them are not conducting, the inspection cannot be performed accurately.
b and the connection land portion 24b are electrically connected.
It can be seen that the inspection patterns 23 to 28 are shifted by more than the standard value. That is, as in the case 2, the case 5, and the case 6, the connection land 23b and the connection land 24b
If there is electrical continuity between the first outer layer inspection patterns 23
The inspection patterns 23 to 28 can be determined to have a deviation of a specified value or more or short-circuited, prioritizing the results between the land portions 23a and 23b of the second outer layer inspection pattern 24 and the land portions 24a and 24b of the second outer layer inspection pattern 24. .

【0023】ケース4、ケース7及びケース8は、接続
用ランド部23bと接続用ランド部24b間が導通して
いないことから、第1乃至第4のプローブ31〜34が
所定のランド部23a,23b,24a,24bに接触
を確認する必要がある。ケース4、ケース7及びケース
8場合、第1の外層検査パターン23のランド部23
a,23b間と第2の外層検査パターン24のランド部
24a,24b間の何れか又は両方が導通しておらず、
正確に検査が行うことができない状態にある。このた
め、これらの場合は、再測定の対象となる。
In the case 4, the case 7 and the case 8, since the connection between the connection land 23b and the connection land 24b is not conducted, the first to fourth probes 31 to 34 are connected to the predetermined land 23a, It is necessary to confirm contact with 23b, 24a and 24b. In case 4, case 7, and case 8, the land portion 23 of the first outer layer inspection pattern 23
a or 23b and either or both of the lands 24a and 24b of the second outer layer inspection pattern 24 are not conducting,
Inspection cannot be performed accurately. For this reason, in these cases, they are subject to re-measurement.

【0024】なお、以上、第1の外層検査パターン23
のランド部23a,23b間及び第2の外層検査パター
ン24のランド部24a,24b間の導通検査と、接続
用ランド部23bと接続用ランド部24b間の導通検査
を同時に行う場合について説明したが、本発明は、第1
の外層検査パターン23のランド部23a,23b間及
び第2の外層検査パターン24のランド部24a,24
b間の導通検査の後に、接続用ランド部23bと接続用
ランド部24bとの間の導通検査を行うようにしてもよ
い。また、この検査は、第4層の第3及び第4の外層検
査パターン27,28を用いて行ってもよい。
The first outer layer inspection pattern 23
Although the continuity test between the land portions 23a and 23b and between the land portions 24a and 24b of the second outer layer test pattern 24 and the continuity test between the connection land portions 23b and the connection land portions 24b are performed at the same time. The present invention relates to the first
Between the land portions 23a and 23b of the outer layer inspection pattern 23 and the land portions 24a and 24 of the second outer layer inspection pattern 24.
After the continuity test between b and b, the continuity test between the connection land 23b and the connection land 24b may be performed. This inspection may be performed using the third and fourth outer layer inspection patterns 27 and 28 of the fourth layer.

【0025】以上のような多層型プリント配線基板1で
は、外層となる第1層の回路パターン7と同層に第1及
び第2の外層検査パターン23,24を設け、内層とな
る第2層の回路パターン3と同層に第1の内層検査パタ
ーン25を設け、内層となる第3層の回路パターン4と
同層に第2の内層検査パターン26を設け、外層となる
第4層の回路パターン8と同層に第3及び第4の外層検
査パターン27,28を設けることで、各検査パターン
23〜28のずれを対応する対応する各層の回路パター
ン3,4,7,8のずれとしてみなし、検査することが
できる。
In the multilayer printed wiring board 1 as described above, the first and second outer layer inspection patterns 23 and 24 are provided on the same layer as the first layer circuit pattern 7 as the outer layer, and the second layer as the inner layer. A first inner layer inspection pattern 25 is provided on the same layer as the circuit pattern 3 of the first embodiment, a second inner layer inspection pattern 26 is provided on the same layer as the third layer circuit pattern 4 as the inner layer, and a fourth layer circuit as the outer layer is provided. By providing the third and fourth outer layer inspection patterns 27 and 28 on the same layer as the pattern 8, the deviation of each of the inspection patterns 23 to 28 is regarded as the deviation of the corresponding circuit pattern 3, 4, 7 and 8 of each layer. Can be considered and inspected.

【0026】そして、この多層型プリント配線基板1
は、図3及び図4に示すように、第1の外層検査パター
ン23の接続用ランド部23bに第2のプローブ32を
接触させ、第2の外層検査パターン24の接続用ランド
部24bに第4のプローブ34を接触させ、導通状態を
検出することで、第2層及び第3層の内層検査パターン
25,26のずれを検出することができる。また、第1
及び第2の外層検査パターン23,24には、測定用ラ
ンド部23a,24aが設けられ、接続用ランド部23
b,23bとの導通を確認することで、第1乃至第4の
プローブ31〜34が所定のランド部に接触し正確な検
査を行うことができる状態にあるかを検査することがで
きる。また、第1及び第2の内層検査パターン25,2
6の第1のパターン部25a,26aと第1の貫通孔2
9とのクリアランス25d,26dは、第2層、第3層
の最も近接して設けられた位置の回路パターン3,4間
のクリアランスより狭くなるように形成されることか
ら、各層のずれの検査をクリアした多層型プリント配線
基板1が経年変化により各層がずれ事後的に回路が短絡
してしまうことを防止することができる。
The multilayer printed wiring board 1
As shown in FIGS. 3 and 4, the second probe 32 is brought into contact with the connection land 23b of the first outer layer inspection pattern 23, and the second probe 32 is brought into contact with the connection land 24b of the second outer layer inspection pattern 24. By contacting the fourth probe 34 and detecting the conduction state, it is possible to detect the displacement of the inner layer inspection patterns 25 and 26 of the second and third layers. Also, the first
The second outer layer inspection patterns 23 and 24 are provided with measurement lands 23a and 24a, respectively.
By confirming the continuity with b and 23b, it is possible to inspect whether the first to fourth probes 31 to 34 are in contact with the predetermined lands and can perform an accurate inspection. In addition, the first and second inner layer inspection patterns 25, 2
6 of the first pattern portions 25a and 26a and the first through hole 2
9 are formed so as to be narrower than the clearances between the circuit patterns 3 and 4 at positions closest to the second layer and the third layer. The multilayer printed wiring board 1 which clears the above conditions can prevent each layer from shifting due to aging and short-circuiting after the fact.

【0027】なお、以上、本発明が適用された配線層が
4層設けられた多層型プリント配線基板1について図面
を参照して説明したが、本発明は、更に多くの配線層を
有するプリント配線基板にも適用することができる。例
えば、6層のプリント配線基板の場合には、上述した4
層の多層型プリント配線基板1の外層に更にプリプレグ
等の絶縁層を設け、その上に更なる配線層を形成すれば
よい。この場合、上記検査パターン21,22は、内層
基板となる多層型プリント配線基板1の回路パターンの
ずれの検査に用いられ、完成時には隠れることになる。
Although the multilayer printed wiring board 1 provided with four wiring layers to which the present invention is applied has been described with reference to the drawings, the present invention relates to a printed wiring board having more wiring layers. It can also be applied to substrates. For example, in the case of a printed wiring board having six layers,
An insulating layer such as a prepreg may be further provided on the outer layer of the multilayer printed wiring board 1 and the further wiring layer may be formed thereon. In this case, the inspection patterns 21 and 22 are used for inspection of a deviation of a circuit pattern of the multilayer printed wiring board 1 serving as an inner layer substrate, and are hidden when completed.

【0028】また、上述した多層型プリント配線基板1
の例では、内層を2層設けた場合について説明したが、
内層は、1層若しくは3層以上であってもよい。
Further, the above-mentioned multilayer printed wiring board 1
In the example described above, the case where two inner layers are provided has been described,
The inner layer may be one layer or three or more layers.

【0029】[0029]

【発明の効果】本発明によれば、第1の外層検査パター
ンのランド部間と第2の外層検査パターンのランド部間
とが導通しているとき、各プローブが各ランド部に確実
に接触していることが分かり、正確な検査を行うことが
できる。そして、第1の外層検査パターンの少なくとも
一方のランド部と第2の外層検査パターンの少なくとも
一方のランド部とにプローブを接触させ導通状態を検査
することで、パターンが短絡しているかどうか、すなわ
ちパターンがずれているかどうかを正確且つ迅速に検査
することができる。
According to the present invention, when the lands of the first outer layer inspection pattern and the lands of the second outer layer inspection pattern are electrically connected, each probe reliably contacts each land. And that an accurate inspection can be performed. Then, a probe is brought into contact with at least one of the lands of the first outer layer inspection pattern and at least one of the lands of the second outer layer inspection pattern to check the conduction state, and thus whether the pattern is short-circuited, It is possible to accurately and quickly inspect whether the pattern is shifted.

【図面の簡単な説明】[Brief description of the drawings]

【図1】多層型プリント配線基板の要部断面図である。FIG. 1 is a sectional view of a main part of a multilayer printed wiring board.

【図2】上記多層型プリント配線基板の平面図である。FIG. 2 is a plan view of the multilayer printed wiring board.

【図3】上記多層型プリント配線基板の検査パターンの
断面図である。
FIG. 3 is a sectional view of an inspection pattern of the multilayer printed wiring board.

【図4】各層の検査パターンを示す平面図である。FIG. 4 is a plan view showing an inspection pattern of each layer.

【符号の説明】[Explanation of symbols]

1 多層型プリント配線基板、2 内層基板、3 第2
層の回路パターン、4第3層の回路パターン、5,6
プリプレグ、7 第1層の回路パターン、8第4層の回
路パターン、21,22 検査パターン、23 第1の
外層検査パターン、24 第2の外層検査パターン、2
5 第1の内層検査パターン、26第2の内層検査パタ
ーン、27 第3の外層検査パターン、28 第4の外
層検査パターン、29 第1の貫通孔、30 第2の貫
通孔、31〜34 第1乃至第4のプローブ
1 multilayer printed wiring board, 2 inner layer board, 3rd
Circuit pattern of the fourth layer, circuit pattern of the third layer, 5, 6
Prepreg, 7 first layer circuit pattern, 8 fourth layer circuit pattern, 21, 22 inspection pattern, 23 first outer layer inspection pattern, 24 second outer layer inspection pattern, 2
5 First inner layer inspection pattern, 26 second inner layer inspection pattern, 27 third outer layer inspection pattern, 28 fourth outer layer inspection pattern, 29 first through hole, 30 second through hole, 31 to 34 1st to 4th probes

───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀江 昭二 石川県能美郡根上町赤井町は86番 ソニー 根上株式会社内 Fターム(参考) 2G014 AA02 AA03 AA08 AA13 AB59 AC09 5E346 AA15 BB01 GG32 HH08 HH32 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shoji Horie No. 86 Akaimachi, Negami-cho, Nomi-gun, Ishikawa F-term (reference) in Sony Negami Co., Ltd. 2G014 AA02 AA03 AA08 AA13 AB59 AC09 5E346 AA15 BB01 GG32 HH08 HH32

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 外層を構成する両面に第1の貫通孔を介
して電気的に接続され、両端部にそれぞれプローブが接
触されるランド部が設けられた第1の外層検査パターン
と、 上記第1の外層検査パターンと電気的に非接続とされ、
上記外層を構成する両面に第2の貫通孔を介して電気的
に接続され、両端部にそれぞれプローブが接触されるラ
ンド部が設けられた第2の外層検査パターンと、 内層に設けられるとともに、上記第2の貫通孔を介して
上記第2の外層検査パターンと電気的に接続して設けら
れ、上記第1の貫通孔の周囲にクリアランスを介して上
記第1の外層検査パターンと電気的に非接続とされた内
層検査パターンとを備える多層型プリント配線基板。
A first outer layer inspection pattern electrically connected to both surfaces constituting an outer layer through a first through hole, and a land portion provided at both ends with a probe contacting each other; 1 is electrically disconnected from the outer layer inspection pattern,
A second outer layer inspection pattern electrically connected to both surfaces constituting the outer layer via a second through hole, and a land portion provided at both ends with a probe to be contacted with each other; The first outer layer inspection pattern is electrically connected to the second outer layer inspection pattern via the second through hole, and is electrically connected to the first outer layer inspection pattern via a clearance around the first through hole. A multilayer printed wiring board comprising an unconnected inner layer inspection pattern.
【請求項2】 上記クリアランスは、上記内層検査パタ
ーンと同層に設けられた配線パターンの間隔より狭いこ
とを特徴とする請求項1記載の多層型プリント配線基
板。
2. The multilayer printed wiring board according to claim 1, wherein the clearance is smaller than an interval between wiring patterns provided on the same layer as the inner layer inspection pattern.
【請求項3】 外層を構成する両面に第1の貫通孔を介
して電気的に接続され、両端部にそれぞれプローブが接
触されるランド部が設けられた第1の外層検査パターン
と、上記第1の外層検査パターンと電気的に非接続とさ
れ、上記外層を構成する両面に第2の貫通孔を介して電
気的に接続され、両端部にそれぞれプローブが接触され
るランド部が設けられた第2の外層検査パターンと、内
層に設けられるとともに、上記第2の貫通孔を介して上
記第2の外層検査パターンと電気的に接続して設けら
れ、上記第1の貫通孔の周囲にクリアランスを介して上
記第1の外層検査パターンと電気的に非接続とされた内
層検査パターンとを備える多層型プリント配線基板の検
査方法において、 上記第1の外層検査パターンの両端部のランド部にそれ
ぞれプローブを接触させて、上記第1の外層検査パター
ンの上記ランド部間が導通しているかを検査するととも
に、上記第2の外層検査パターンの両端部のランド部に
それぞれプローブを接触させて、上記第2の外層検査パ
ターンの上記ランド部間が導通しているかを検査するス
テップと、 上記第1の外層検査パターンの少なくとも一方のランド
部と上記第2の外層検査パターンの少なくとも一方のラ
ンド部とにプローブを接触させて、上記第1の外層検査
パターンと上記第2の検査パターンとが導通しているか
を検査するステップとを備える多層型プリント配線基板
の検査方法。
3. A first outer layer inspection pattern electrically connected to both surfaces constituting an outer layer through a first through hole, and provided with land portions at both end portions to which probes are respectively contacted, Land portions that are electrically disconnected from the first outer layer test pattern, are electrically connected to both surfaces constituting the outer layer through second through holes, and are provided at both end portions with which probes are respectively in contact. A second outer layer inspection pattern, provided in the inner layer, electrically connected to the second outer layer inspection pattern through the second through hole, and provided with a clearance around the first through hole; A method for inspecting a multilayer printed wiring board, comprising a first outer layer inspection pattern and an inner layer inspection pattern electrically disconnected via the first outer layer inspection pattern, wherein the first outer layer inspection pattern has land portions at both ends of the first outer layer inspection pattern. Yes A probe is contacted to check whether the lands of the first outer layer test pattern are electrically connected, and the probes are respectively contacted with lands at both end portions of the second outer layer test pattern. Inspecting whether or not the lands of the second outer layer inspection pattern are electrically connected; and at least one land of the first outer layer inspection pattern and at least one land of the second outer layer inspection pattern. Inspecting whether the first outer layer inspection pattern and the second inspection pattern are electrically connected to each other by contacting a probe to the printed circuit board.
JP2000063385A 2000-03-03 2000-03-03 Multilayer printed wiring board and inspection method of multilayer printed wiring board Withdrawn JP2001251062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000063385A JP2001251062A (en) 2000-03-03 2000-03-03 Multilayer printed wiring board and inspection method of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000063385A JP2001251062A (en) 2000-03-03 2000-03-03 Multilayer printed wiring board and inspection method of multilayer printed wiring board

Publications (1)

Publication Number Publication Date
JP2001251062A true JP2001251062A (en) 2001-09-14

Family

ID=18583261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000063385A Withdrawn JP2001251062A (en) 2000-03-03 2000-03-03 Multilayer printed wiring board and inspection method of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP2001251062A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059454A (en) * 2005-08-22 2007-03-08 Mitsumi Electric Co Ltd Multilayer wiring board, and method of checking for bvh disconnection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059454A (en) * 2005-08-22 2007-03-08 Mitsumi Electric Co Ltd Multilayer wiring board, and method of checking for bvh disconnection

Similar Documents

Publication Publication Date Title
US7381903B2 (en) Printed circuit board and inspection method therefor
JP2008218925A (en) Wiring board, manufacturing method of wiring board and inspection method thereof
US20080149382A1 (en) Method of inspecting printed wiring board and printed wiring board
JP2001251062A (en) Multilayer printed wiring board and inspection method of multilayer printed wiring board
JP2008028213A (en) Circuit board and inspection method therefor
JPH09205281A (en) Method for inspecting inner-layer circuit pattern deviation of multilayer printed wiring board
JP3206635B2 (en) Multilayer printed wiring board
JP2003283145A (en) Method of inspecting misregistration of multilayer wiring board
JP2002100845A (en) Circuit pattern for inspecting blind via hole misregistration
JP2020072122A (en) Wiring board and method for inspecting wiring board
JP3191205B2 (en) Printed circuit board inspection equipment
JPH07243985A (en) Accuracy confirming method for printed wiring board
JPH045023Y2 (en)
JP3395216B2 (en) Printed wiring board inspection jig
JPH077272A (en) Multilayer printed interconnection board
JP4131137B2 (en) Interposer substrate continuity inspection method
JP3116975B2 (en) Pattern inspection method for printed wiring boards
JP3225616B2 (en) Printed wiring board and method of checking accuracy of printed wiring board
JP2002299805A (en) Method of checking circuit board and mounting position
JP2002198661A (en) Multilayer printed wiring board
JPH10190181A (en) Printed board and its inspecting method
JP2627213B2 (en) Method of detecting pattern deviation of printed wiring board
JP2000100504A (en) Connector and printed wiring board
JPH05302955A (en) Pattern inspection method of printed wiring board
JPH0621180A (en) Inspecting method for misregistration of solder-resist layer of printed wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605