JP2007059454A - Multilayer wiring board, and method of checking for bvh disconnection - Google Patents
Multilayer wiring board, and method of checking for bvh disconnection Download PDFInfo
- Publication number
- JP2007059454A JP2007059454A JP2005239792A JP2005239792A JP2007059454A JP 2007059454 A JP2007059454 A JP 2007059454A JP 2005239792 A JP2005239792 A JP 2005239792A JP 2005239792 A JP2005239792 A JP 2005239792A JP 2007059454 A JP2007059454 A JP 2007059454A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- multilayer wiring
- bvh
- specific
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、多層配線基板におけるBVH(Blind Via Hole, Buried Via Hole)の断線をチェックする方法に関し、特に、リチウムイオン電池等の充電可能な電池(二次電池)を保護するための保護回路を備えた二次電池保護モジュールに使用されるプリント基板におけるBVHの断線をチェックする方法に関する。 The present invention relates to a method for checking disconnection of BVH (Blind Via Hole, Buried Via Hole) in a multilayer wiring board, and in particular, a protection circuit for protecting a rechargeable battery (secondary battery) such as a lithium ion battery. The present invention relates to a method for checking disconnection of BVH in a printed circuit board used in a secondary battery protection module provided.
二次電池の内、特にリチウムイオン電池は、過放電、過充電に弱いため、過放電状態、過充電状態を検出して、過放電状態及び過充電状態から二次電池を保護するための保護回路が不可欠である。従って、この二次電池保護回路は、過放電防止機構と過充電防止機構とを備えている。このような二次電池保護回路は、例えば、特許文献1や特許文献2に開示されている。通常、二次電池保護回路として、ICチップ(保護IC)が用いられている。 Among secondary batteries, especially lithium-ion batteries are vulnerable to overdischarge and overcharge. Therefore, protection is provided to protect the secondary battery from overdischarge and overcharge conditions by detecting overdischarge and overcharge conditions. A circuit is essential. Therefore, the secondary battery protection circuit includes an overdischarge prevention mechanism and an overcharge prevention mechanism. Such a secondary battery protection circuit is disclosed in Patent Document 1 and Patent Document 2, for example. Usually, an IC chip (protection IC) is used as a secondary battery protection circuit.
このような二次電池保護回路(保護IC)はプリント基板(回路基板)上に搭載される(例えば、特許文献3参照)。プリント基板上には、また、放電制御スイッチおよび充電制御スイッチとして動作するパワーMOSFET(パワーIC)や、抵抗器及びコンデンサなどの複数の電子部品が搭載される。プリント基板、二次電池保護回路、パワーMOSFET、及び複数の電子部品の組み合わせは、二次電池保護モジュールと呼ばれる。 Such a secondary battery protection circuit (protection IC) is mounted on a printed circuit board (circuit board) (see, for example, Patent Document 3). A plurality of electronic components such as a power MOSFET (power IC) that operates as a discharge control switch and a charge control switch, a resistor, and a capacitor are mounted on the printed circuit board. A combination of a printed circuit board, a secondary battery protection circuit, a power MOSFET, and a plurality of electronic components is called a secondary battery protection module.
このような二次電池保護モジュールに使用されるプリント基板としては、IVH(Interstitial Via Hole)や上記BVHが形成された多層配線基板が使用される。尚、多層配線基板としては、1個の二次電池保護モジュール用に1つのプリント基板だけ製造するのではなく、多数の二次電池保護モジュール用に多数のプリント基板を一度に製造するのが一般的である。 As a printed circuit board used for such a secondary battery protection module, a multilayer wiring board on which IVH (Interstitial Via Hole) or the BVH is formed is used. In addition, as a multilayer wiring board, not only one printed circuit board is manufactured for one secondary battery protection module, but a large number of printed circuit boards are manufactured at once for a large number of secondary battery protection modules. Is.
周知のように、多層配線基板は、複数枚の絶縁材(基材)を積層した構造を有し、基材を間に挟んで層が形成される。このような多層配線基板は、各層に形成された複数の導体パターンと、これら導体パターン間を電気的に接続するための複数のBVHとを持つ。多層配線基板は、多数のプリント基板が搭載された中央部にある使用部分と、基板外枠にある未使用部分とに分けられる。従来の多層配線基板では、未使用部分が全面銅箔で覆われている。尚、各層間に挟まれる絶縁材(基材)は、その厚さが非常に薄いので透視可能であり、所謂、透けて見える。 As is well known, a multilayer wiring board has a structure in which a plurality of insulating materials (base materials) are stacked, and a layer is formed with a base material interposed therebetween. Such a multilayer wiring board has a plurality of conductor patterns formed in each layer and a plurality of BVHs for electrically connecting the conductor patterns. The multilayer wiring board is divided into a used part in the center where a large number of printed boards are mounted and an unused part in the outer frame of the board. In a conventional multilayer wiring board, unused portions are entirely covered with copper foil. The insulating material (base material) sandwiched between the layers can be seen through because of its very thin thickness, so-called see-through.
上述したように、多層配線基板は、複数枚の絶縁材(基材)を積層した構造を有する。そのため、複数枚の基材を積層する際に、各層に形成された導体パターンと層間を貫通するBVHとの間の位置関係が正常状態からズレてしまう場合がある。このようなズレが発生すると、BVHに断線が起こってしまう場合がある。 As described above, the multilayer wiring board has a structure in which a plurality of insulating materials (base materials) are stacked. Therefore, when laminating a plurality of base materials, the positional relationship between the conductor pattern formed in each layer and the BVH penetrating the interlayer may deviate from the normal state. When such a deviation occurs, a disconnection may occur in the BVH.
しかしながら、従来の多層配線基板では、その未使用部分が全面銅箔で覆われているので、各層の導体パターンと層間のBVHとの間のズレ関係を目視等で容易に確認することができない。 However, in the conventional multilayer wiring board, the unused portion is entirely covered with copper foil, and therefore, the deviation relationship between the conductor pattern of each layer and the BVH between layers cannot be easily confirmed visually.
したがって、本発明の課題は、多層配線基板におけるBVHの断線を容易にチェックすることが可能な多層配線基板およびBVH断線チェック方法を提供することにある。 Accordingly, an object of the present invention is to provide a multilayer wiring board and a BVH disconnection checking method capable of easily checking for a disconnection of BVH in the multilayer wiring board.
本発明の第1の態様によれば、複数枚の基材(61〜63)を積層した多層配線基板(50)であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分(52)と未使用部分(54)とに分けられ、前記多層配線基板は、互いに隣接する2つの内層に挟まれた特定の基材(62)を持ち、前記未使用部分には特殊なパターンが形成された多層配線基板が得られる。前記特殊なパターンは、一対の表層の一方から前記特定の基材に到るまで貫通しかつ第1の直径(D1)を持つ特定のBVH(71)と、該特定のBVHに同心で前記一対の表層の一方から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径(D2)と外径(D3)とを持つ環状導体箔(72)と、前記特定のBVHが形成された位置と対応する位置で、前記一対の表層の他方から前記特定の基材に到るまで貫通し、かつ前記環状導体箔の外径よりも大きい第2の直径(D4)を持つ貫通穴(73)とから成る。 According to the first aspect of the present invention, there is provided a multilayer wiring board (50) in which a plurality of base materials (61 to 63) are laminated, wherein the multilayer wiring board includes a plurality of conductor patterns formed in each layer. A plurality of BVHs penetrating between the layers to electrically connect the plurality of conductor patterns, and the multilayer wiring board is divided into a used part (52) and an unused part (54), The wiring board has a specific base material (62) sandwiched between two inner layers adjacent to each other, and a multilayer wiring board in which a special pattern is formed on the unused portion is obtained. The special pattern includes a specific BVH (71) penetrating from one of a pair of surface layers to the specific base material and having a first diameter (D1), and the pair of concentric with the specific BVH. An annular conductor foil (72) having an inner diameter (D2) and an outer diameter (D3) larger than the first diameter, formed in each inner layer from one of the surface layers to the specific base material, A second diameter (D4) penetrating from the other of the pair of surface layers to the specific base material at a position corresponding to the position where the specific BVH is formed and larger than the outer diameter of the annular conductor foil ) Through-hole (73).
上記本発明の第1の態様による多層配線基板において、前記環状導体箔(72)の内径(D2)は、前記第1の直径(D1)に対して公差を考慮に入れた大きさに設定されていることが好ましい。また、前記導体箔は、例えば、銅箔から構成されて良い。更に、前記特殊なパターンは、前記未使用部分(54)の対角線上で向き合う2箇所に形成されていることが望ましい。 In the multilayer wiring board according to the first aspect of the present invention, the inner diameter (D2) of the annular conductor foil (72) is set to a size that takes into account tolerances with respect to the first diameter (D1). It is preferable. Moreover, the said conductor foil may be comprised from copper foil, for example. Furthermore, it is desirable that the special patterns are formed at two locations facing each other on the diagonal line of the unused portion (54).
本発明の第2の態様によれば、複数枚の基材(61〜63)を積層した多層配線基板(50)であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分(52)と未使用部分(54)とに分けられ、複数の層は、前記多層配線基板の内部に形成された複数の内層(50−2,50−3)と、前記多層配線基板の両表面に形成された第1及び第2の表層(50−4,50−1)とに分けられ、前記多層配線基板は、互いに隣接する2つの前記内層に挟まれた特定の基材(62)を持ち、前記未使用部分には互いに異なる第1及び第2の特殊なパターンが形成されている多層配線基板が得られる。前記第1の特殊なパターンは、前記第1の表層(50−4)から前記特定の基材に到るまで貫通しかつ第1の直径(D1)を持つ第1の特定のBVH(71)と、該第1の特定のBVHに同心で前記第1の表層(50−4)から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径(D2)と外径(D3)とを持つ第1の環状導体箔(72)と、前記第1の特定のBVHが形成された位置と対応する位置で、前記第2の表層(50−1)から前記特定の基材に到るまで貫通し、かつ前記第1の環状導体箔の外径よりも大きい第2の直径(D4)を持つ第1の貫通穴(73)とから成る。前記第2の特殊なパターンは、前記第2の表層(50−1)から前記特定の基材に到るまで貫通しかつ前記第1の直径(D1)を持つ第2の特定のBVH(71)と、該第2の特定のBVHに同心で前記第2の表層(50−1)から前記特定の基材に到るまでの各内層に形成され、前記内径(D2)と前記外径(D3)とを持つ第2の環状導体箔(72)と、前記第2の特定のBVHが形成された位置と対応する位置で、前記第1の表層(50−4)から前記特定の基材に到るまで貫通し、かつ前記第2の直径(D4)を持つ第2の貫通穴(73)とから成る。 According to the second aspect of the present invention, there is provided a multilayer wiring board (50) in which a plurality of base materials (61 to 63) are laminated, wherein the multilayer wiring board includes a plurality of conductor patterns formed in each layer. A plurality of BVHs penetrating between the layers to electrically connect the plurality of conductor patterns, and the multilayer wiring board is divided into a used part (52) and an unused part (54), The layers include a plurality of inner layers (50-2, 50-3) formed inside the multilayer wiring board, and first and second surface layers (50-4, 50-3) formed on both surfaces of the multilayer wiring board. 50-1), and the multilayer wiring board has a specific base material (62) sandwiched between two inner layers adjacent to each other, and the unused portion has a first and a second different from each other. A multilayer wiring board on which a special pattern is formed is obtained. The first special pattern penetrates from the first surface layer (50-4) to the specific base material and has a first specific BVH (71) having a first diameter (D1). And an inner diameter (D2) that is concentric with the first specific BVH and is formed in each inner layer from the first surface layer (50-4) to the specific base material, and is larger than the first diameter. And the first annular conductor foil (72) having the outer diameter (D3) and the position corresponding to the position where the first specific BVH is formed from the second surface layer (50-1) The first through hole (73) has a second diameter (D4) that penetrates until reaching a specific base material and is larger than the outer diameter of the first annular conductor foil. The second special pattern penetrates from the second surface layer (50-1) to the specific base material and has a second specific BVH (71 having the first diameter (D1)). And the inner diameter (D2) and the outer diameter (from the second surface layer (50-1) to the specific base material) concentrically with the second specific BVH. D3) and the specific substrate from the first surface layer (50-4) at a position corresponding to the position where the second specific BVH is formed. And a second through hole (73) having the second diameter (D4).
上記本発明の第2の態様による多層配線基板において、前記第1及び第2の環状導体箔の内径(D2)は、前記第1の直径(D1)に対して公差を考慮に入れた大きさに設定されていることが好ましい。また、前記導体箔は、例えば、銅箔から構成されて良い。さらに、前記第1の特殊なパターンは、前記未使用部分の一方の対角線上で向き合う2箇所に形成され、第2の特殊なパターンは、前記未使用部分の他方の対角線上で向き合う2箇所に形成されていることが望ましい。 In the multilayer wiring board according to the second aspect of the present invention, the inner diameter (D2) of the first and second annular conductor foils is a size that takes into account a tolerance with respect to the first diameter (D1). It is preferable that it is set to. Moreover, the said conductor foil may be comprised from copper foil, for example. Further, the first special pattern is formed at two locations facing on one diagonal of the unused portion, and the second special pattern is formed at two locations facing on the other diagonal of the unused portion. It is desirable that it be formed.
本発明の第3の態様によれば、複数枚の基材(61〜63)を積層した多層配線基板(50)であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分(52)と未使用部分(54)とに分けられ、前記多層配線基板には、前記使用部分と前記未使用部分とに跨って特殊なパターンが形成されている多層配線基板が得られる。前記特殊なパターンは、前記使用部分(52)側で、表層(50−4)から特定の内層(50−3)まで貫通する第1の特定のBVH(71−1)と、前記未使用部分(54)側で、前記表層から前記特定の内層まで貫通する第2の特定のBVH(71−2)と、前記使用部分側又は前記未使用部分側の一方の特定の内層に形成される第1の内層導体箔(75)と、前記使用部分側又は前記未使用部分側の他方の前記特定の内層に形成され、前記第1又は第2の特定のBVHの直径より大きな内径(D2)を持つ第2の内層導体箔(72)と、前記特定の内層で、前記第1の内層導体箔と前記第2の内層導体箔との間に延在する第3の内層導体箔(76)と、前記第1の内層導体箔と対応した位置で、前記表層(50−4)に形成される第1の表層導体箔(77−1)と、前記使用部分の前記表層(50−4)に形成された第1の表層導体箔テストポイント(78−1)と、前記第1の表層導体箔と前記第1の表層導体箔テストポイントとの間に延在する第2の表層導体箔(79−1)と、前記第2の内層導体箔と対応した位置で、前記表層(50−4)に形成される第3の表層導体箔(77−2)と、前記未使用部分(54)の前記表層(50−4)に形成された第2の表層導体箔テストポイント(78−2)と、前記第3の表層導体箔と前記第2の表層導体箔テストポイントとの間に延在する第4の表層導体箔(79−2)とから成る。 According to a third aspect of the present invention, there is provided a multilayer wiring board (50) in which a plurality of base materials (61 to 63) are laminated, wherein the multilayer wiring board includes a plurality of conductor patterns formed in each layer. A plurality of BVHs penetrating between the layers to electrically connect the plurality of conductor patterns, and the multilayer wiring board is divided into a used part (52) and an unused part (54), A multilayer wiring board in which a special pattern is formed across the used portion and the unused portion is obtained on the wiring substrate. The special pattern includes a first specific BVH (71-1) penetrating from a surface layer (50-4) to a specific inner layer (50-3) on the used portion (52) side, and the unused portion. On the (54) side, a second specific BVH (71-2) penetrating from the surface layer to the specific inner layer, and a specific inner layer formed on one of the used portion side or the unused portion side. One inner layer conductor foil (75) and an inner diameter (D2) larger than the diameter of the first or second specific BVH formed on the other specific inner layer on the used part side or the unused part side. A second inner layer conductor foil (72) having a third inner layer conductor foil (76) extending between the first inner layer conductor foil and the second inner layer conductor foil in the specific inner layer. The first layer formed on the surface layer (50-4) at a position corresponding to the first inner layer conductive foil. The surface conductor foil (77-1), the first surface conductor foil test point (78-1) formed on the surface layer (50-4) of the used portion, the first surface conductor foil and the first Formed on the surface layer (50-4) at a position corresponding to the second surface layer conductor foil (79-1) and the second inner layer conductor foil. Third surface layer conductor foil (77-2), second surface layer conductor foil test point (78-2) formed on the surface layer (50-4) of the unused portion (54), 3 surface conductor foil and a fourth surface conductor foil (79-2) extending between the second surface conductor foil test point.
上記本発明の第3の態様による多層配線基板において、前記第2の内層導体箔の内径(D2)は、前記BVHの直径(D1)に対して公差を考慮に入れた大きさに設定されていることが好ましい。前記導体箔は、例えば、銅箔から構成されて良い。 In the multilayer wiring board according to the third aspect of the present invention, the inner diameter (D2) of the second inner layer conductor foil is set to a size that takes into account tolerances with respect to the diameter (D1) of the BVH. Preferably it is. The conductor foil may be made of a copper foil, for example.
さらに、本発明の第4の態様によれば、上記本発明の第3の態様による多層配線基板におけるBVHの断線をチェックする方法であって、オープン/ショートチェッカーの一対のプローブを前記第1及び第2の表層導体箔テストポイントに接触させて、前記BVHの断線の有無を判定することを特徴とするBVH断線チェック方法が得られる。 Further, according to a fourth aspect of the present invention, there is provided a method for checking a disconnection of a BVH in a multilayer wiring board according to the third aspect of the present invention, wherein a pair of open / short checker probes are connected to the first and the second probes. A BVH disconnection check method is obtained, wherein the presence or absence of disconnection of the BVH is determined by contacting a second surface layer conductor foil test point.
尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。 In addition, the code | symbol in the said parenthesis is attached | subjected in order to make an understanding of this invention easy, and it is only an example, and of course is not limited to these.
本発明の第1及び第2の態様では、多層配線基板の未使用部分に特殊なパターン(第1及び第2の特殊なパターン)を形成しているので、目視によりBVHの断線をチェックすることができる。また、本発明の第3の態様では、多層配線基板の使用部分と未使用部分とに跨って特殊なパターンを罫線しているので、本発明の第4の態様のように、オープン/ショートチェッカーを用いて、電気的にBVHの断線をチェックすることができる。 In the first and second aspects of the present invention, since a special pattern (first and second special patterns) is formed on an unused portion of the multilayer wiring board, the disconnection of the BVH is checked visually. Can do. Further, in the third aspect of the present invention, since a special pattern is ruled across the used part and the unused part of the multilayer wiring board, the open / short checker as in the fourth aspect of the present invention. Can be used to check the disconnection of BVH electrically.
以下、図面を参照して、本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1を参照して、本発明の一実施の形態に係るBVH断線チェック方法が適用されるプリント基板を使用する二次電池保護モジュール10について説明する。図1において、(A)は二次電池保護モジュール10の平面図、(B)は二次電池保護モジュール10の裏面図、(C)は二次電池保護モジュール10の正面図、(D)は二次電池保護モジュール10の側面図である。
With reference to FIG. 1, a secondary
二次電池保護モジュール10は、後述するように、リチウムイオン電池等の二次電池(図示せず)と電気的に接続される。二次電池は陽極端子と陰極端子とを持つ。二次電池保護モジュール10と二次電池との組み合わせは、電池パックと呼ばれる。
As will be described later, the secondary
二次電池保護モジュール10は、プリント基板11を備えている。プリント基板11は、互いに対向する主面11a及び裏面11bを持つ。図示のプリント基板11の厚さは、約0.7mmである。
The secondary
プリント基板11の主面11a上には、二次電池保護回路(保護IC)12、放電制御スイッチおよび充電制御スイッチとして動作するパワーMOSFET(パワーIC)13や、抵抗器及びコンデンサなどの複数の電子部品14が搭載されている。
On the
二次電池保護回路12は、二次電池の過放電状態、過充電状態を検出して、過放電状態及び過充電状態から二次電池を保護するための回路である。パワーMOSFET13は、二次電池保護回路12の制御により二次電池の放電及び充電をオン/オフするスイッチング手段として働く。
The secondary
二次電池の陽極端子及び陰極端子と電気的に接続するために、二次電池保護モジュール10は、プリント基板11の主面11a上に一対のリード21、22を備えている。各リード21、22は、例えば、ニッケル成分が99%含有するニッケルリードから成る。一対のリードにおいて、二次電池の陽極端子と接続されるリード21は陽極リードと呼ばれ、二次電池の陰極端子と接続されるリード22は陰極リードと呼ばれる。
The secondary
一方、図1(B)に示されるように、負荷又は充電器と接続するために、二次電池保護モジュール10は、プリント基板11の裏面11b上に一対の外部接続端子31、32を備えている。一対の外部接続端子において、一方は正極端子31で、他方は負極端子32である。これら正極端子31及び負極端子32には金メッキが施されている。正極端子31及び負極端子32の厚さは、0.5μmより厚い。
On the other hand, as shown in FIG. 1B, the secondary
陽極リード21と陰極リード22との間に、プリント基板11の内部配線(導体パターン)を介して、二次電池保護回路(保護IC)12が接続される。陰極リード22と負極端子32との間に、プリント基板11の内部配線(導体パターン)を介して、パワーMOSFET(パワーIC)13が接続される。
A secondary battery protection circuit (protection IC) 12 is connected between the
図1(D)に示されるように、二次電池の陽極端子及び陰極端子と接続される一対のリード21、22の各々は、L字形の形状をしている。すなわち、L字形リード21、22は、それぞれ、プリント基板11の主面11a上に実装(搭載)される搭載部分21a、22aと、二次電池の端子(陽極端子又は陰極端子)と接続される接続部分21b、22bとから成る。
As shown in FIG. 1D, each of the pair of
プリント基板11の主面11a上に搭載された回路部品、すなわち、二次電池保護回路12、パワーMOSFET13、電子部品14は、樹脂40によって封入される。
Circuit components mounted on the
図2に上記プリント基板11を多数搭載した多層配線基板50を示す。周知のように、多層配線基板50は、複数枚の絶縁材(基材)を積層した構造を有し、基材を間に挟んで複数の層の各々が形成される。各層間に挟まれる絶縁材(基材)は、その厚さが非常に薄いので透視可能であり、所謂、透けて見える。
FIG. 2 shows a
図示はしないが、この技術分野において周知のように、多層配線基板50は、各層に形成された複数の導体パターンと、これら導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持つ。
Although not shown, as is well known in this technical field, the
図2に示されるように、多層配線基板50は、多数のプリント基板11が搭載された中央部にある使用部分52と、基板外枠(図2では左右の両縁)にある未使用部分54とに分けられる。尚、未使用部分54は、最終的にはプリント基板として使用されずに捨てられる部分なので、捨て基板部とも呼ばれる。
As shown in FIG. 2, the
前述したように、従来の多層配線基板では、未使用部分が全面銅箔で覆われていた。その為、各プリント基板11におけるBVHの断線を目視等で容易にチェックすることができなかった。
As described above, in the conventional multilayer wiring board, the unused portion is entirely covered with the copper foil. Therefore, the disconnection of the BVH in each printed
図3に多層配線基板50の未使用部分54の一部断面を示す。図3において、(A)は多層配線基板50の未使用部分54に形成される第1の特殊なパターンを示し、(B)は多層配線基板50の未使用部分54に形成される第2の特殊なパターンを示す。図示の例では、多層配線基板50は4層の場合を示している。
FIG. 3 shows a partial cross section of the
図示の多層配線基板50は、第1乃至第3の絶縁材(基材)61、62、および63から構成されている。したがって、多層配線基板50は、第1層50−1、第2層50−2、第3層50−3、及び第4層50−4から構成されている。第1層50−1は、第1の基材61の表面(多層配線基板50の主面50a)に形成されている。第2層50−2は、第1の基材61と第2の基材62との間に形成されている。第3層50−3は、第2の基材62と第3の基材63との間に形成されている。第4層50−4は、第3の基材63の表面(多層配線基板50の裏面50b)に形成されている。
The illustrated
第2層50−2と第3層50−3とは、多層配線基板50の内部に形成されているので、内層と呼ばれる。一方、第1層50−1と第4層50−4は、多層配線基板50の両表面に形成されているので、外層又は表層と呼ばれる。尚、ここでは、第4層50−4を第1の表層と呼び、第1層50−1を第2の表層と呼ぶことにする。また、互いに隣接する第2層50−2と第3層50−3とに挟まれた第2の基材62を、特定の基材と呼ぶことにする。また、本例では、多層配線基板50の公差は、±0.1mmであるとする。
Since the second layer 50-2 and the third layer 50-3 are formed inside the
図4は多層配線基板50の未使用部分54の一部(要部)を拡大して示す拡大平面図である。
FIG. 4 is an enlarged plan view showing a part (main part) of the
図3(A)、図4に加えて図5をも参照して、本発明の第1の実施の形態に係る、多層配線基板50の未使用部分54に形成される第1の特殊なパターンについて説明する。
Referring to FIG. 5 in addition to FIGS. 3A and 4, the first special pattern formed on the
図5(A)に示されるように、第4層50−4および第3層50−3に第3の基材63を貫通する直径D1=0.35mmの第1の特定のBVH71が形成されている。換言すれば、第1の特定のBVH71は、第1の表層50−4から特定の基材62に到るまで貫通している。第3層50−3と第4層50−4に、上記第1のBVH71と同心で、内径D2=0.65mmで外径D3=0.95mmの第1の円環状銅箔72が形成されている。換言すれば、第1の円環状銅箔72は、第1の特定のBVH71と同心で、第1の表層50−4から特定の基材62に到るまでの各内層に形成されている。ここで、第1の円環状銅箔72の内径D2は、直径D1に対して交差を考慮に入れた大きさに設定されている。すなわち、公差が±0.1mmであるので、第1の円環状銅箔72の内側の半径D2/2が第1のBVH71の半径D1/2に0.1mmを加えた大きさより大きくなるように設定されている(D2/2>D1/2+0.1)。第1の円環状銅箔72は、内周縁72aと外周縁72bとを持つ。
As shown in FIG. 5A, the first
図5(B)に示されるように、第1のBVH71が設けられている位置と対応する位置で、第1層50−1および第2層50−2に第1の基材61を貫通する直径D4=1.25mmの第1の貫通穴73が形成されている。第1の貫通孔73の直径D4は、第1の円環状銅箔72の外径D3より大きければ良い。
As shown in FIG. 5B, the
これにより、図5(C)に示されるように、第1の貫通穴73から、第3層50−3及び第4層50−4に形成した第1の円環状銅箔72を、第2の基材(特定の基材)62を通して透視することが可能となる。
As a result, as shown in FIG. 5C, the first
尚、第1の円環状銅箔72および第1の貫通孔73は円形をしているが、多角形をしていても良い。
Although the first
上述した多層配線基板50の未使用部分54に形成される第1の特殊なパターンでは、第1層50−1と第2層50−2とに第1の貫通穴73を空け、第3層50−3と第4層50−4とに第1の円環状銅箔72と第1のBVH71とを形成している。
In the first special pattern formed in the
これに対して、多層配線基板50の未使用部分54に形成される第2の特殊なパターンでは、図3(B)に示されるように、第3層50−3と第4層50−4とに第2の貫通穴73を空け、第1層50−1と第2層50−2とに第2の円環状銅箔72と第2のBVH71とを形成している。
On the other hand, in the second special pattern formed in the
次に、図3(B)と図4を参照して、本発明の第1の実施の形態に係る、多層配線基板50の未使用部分54に形成される第2の特殊なパターンについて説明する。
Next, with reference to FIG. 3B and FIG. 4, the second special pattern formed on the
第1層50−1および第2層50−2に第1の基材61を貫通する直径D1=0.35mmの第2の特定のBVH71が形成されている。換言すれば、第2の特定のBVH71は、第2の表層50−1から特定の基材62に到るまで貫通している。第2層50−2と第1層50−1に、上記第2のBVH71と同心で、内径D2=0.65mmで外径D3=0.95mmの第2の円環状銅箔72が形成されている。換言すれば、第2の円環状銅箔72は、第2の特定のBVH71と同心で、第2の表層50−1から特定の基材62に到るまでの各内層に形成されている。ここで、第2の円環状銅箔72の内径D2は、直径D1に対して交差を考慮に入れた大きさに設定されている。すなわち、公差が±0.1mmであるので、第2の円環状銅箔72の内側の半径D2/2が第2のBVH71の半径D1/2に0.1mmを加えた大きさより大きくなるように設定されている(D2/2>D1/2+0.1)。第2の円環状銅箔72は、内周縁72aと外周縁72bとを持つ。
A second
第2のBVH71が設けられている位置と対応する位置で、第4層50−4および第3層50−3に第3の基材63を貫通する直径D4=1.25mmの第2の貫通穴73が形成されている。第2の貫通孔73の直径D4は、第2の円環状銅箔72の外径D3より大きければ良い。
2nd penetration of diameter D4 = 1.25mm which penetrates
これにより、第2の貫通穴73から、第1層50−1及び第2層50−2に形成した第2の円環状銅箔72を、第2の基材(特定の基材)62を通して透視することが可能となる。
Thereby, the second
尚、第2の円環状銅箔72および第2の貫通孔73は円形をしているが、多角形をしていても良い。
Although the second
図2から明らかなように、第1の特殊なパターンは、多層配線基板50の未使用部分54の一方の対角線上で向き合う2箇所に形成され、第2の特殊なパターンは、多層配線基板50の未使用部分54の他方の対角線上で向き合う2箇所に形成されている。
As is apparent from FIG. 2, the first special pattern is formed at two locations facing each other on one diagonal line of the
尚、上述した実施の形態では、第1の特殊なパターンと第2の特殊なパターンとの2種類の特殊なパターンを用いているが、どちらか一方の特殊なパターンだけを用いても良い。また、上述した特殊なパターンは、多層配線基板50の未使用部分54に少なくとも1箇所だけ形成されても良い。
In the above-described embodiment, two types of special patterns, the first special pattern and the second special pattern, are used, but only one of the special patterns may be used. Further, the special pattern described above may be formed in at least one place on the
図6に貫通穴73から観察したBVH71の状態を示す。図6において、(A)はBVH71が正しく形成された状態(正常状態)を示し、(B)はBVH71がズレて形成された状態(ズレた状態)を示している。
FIG. 6 shows the state of the
図6(A)に示される正常状態では、BVH71の中心は、円環状銅箔72の中心と実質的に一致しているので、BVH71は円環状銅箔72の内周縁72aの範囲に収まっていることが分かる。これに対して、図6(B)に示されるズレた状態においては、BVH71の中心と円環状銅箔72の中心とがズレているので、BVH71の一部が円環状の銅箔72の内周縁72aと重なっていることが分かる。
In the normal state shown in FIG. 6A, the center of the
したがって、図6(B)に示されたズレた状態を目視で観察した場合、プリント基板11におけるBVHが断線していると判定することができる。
Therefore, when the shifted state shown in FIG. 6B is visually observed, it can be determined that the BVH in the printed
従来の多層配線基板では、BVHの内層のズレを目視で確認することができなかった。これに対して、本実施の形態に係る多層配線基板50では、一対の表層の一方から特定の基材に到るまでの各層にBVH71と同心に円環状銅箔72を形成し、一対の表層の他方から特定の基材に到るまで貫通する、円環状銅箔72の外径より大きい直径を持つ貫通穴73を空けることによって、各プリント基板11における内層とBVHとの間のズレを外観で目視確認することが可能となる。
In the conventional multilayer wiring board, the deviation of the inner layer of BVH could not be visually confirmed. On the other hand, in the
前述した本発明の第1の実施の形態では、目視によりBVHの断線をチェックしているが、次に述べる本発明の第2の実施の形態では、オープン/ショートチェッカーを使用して電気的にBVHの断線をチェックする。 In the first embodiment of the present invention described above, the disconnection of the BVH is visually checked. In the second embodiment of the present invention described below, an open / short checker is used to electrically Check for disconnection of BVH.
図7を参照して、本発明の第2の実施の形態に係る、BVHの断線チェック方法について説明する。本第2の実施の形態においては、多層配線基板50の使用部分52と未使用部分54とに跨って、後述するような特殊なパターンを形成することによって、電気的にBVHの断線をチェックする。
With reference to FIG. 7, a BVH disconnection check method according to a second embodiment of the present invention will be described. In the second embodiment, a special pattern as will be described later is formed across the used
図7において、(A)は多層配線基板50の使用部分52と未使用部分54との境界部分の第3層(内層)50−3に形成されたパターンを示し(B)は多層配線基板50の使用部分52と未使用部分54と境界部分の第4層(表層、外層)50−4に形成されたパターンを示している。尚、本例でも、多層配線基板50の公差は、±0.1mmであるとする。
7A shows a pattern formed in the third layer (inner layer) 50-3 at the boundary between the used
図7(A)に示されるように、使用部分52と未使用部分54との間の境界に近接した使用部分52側には、第4層(第1の表層)50−4から第3層(内層)50−3まで貫通する直径D1=0.35mmの第1の特定のBVH71−1が形成されている。この第3層(内層)50−3には、第1の特定のBVH71と同心に、直径D5=0.65mmの第1の内層銅箔75が形成されている。ここで、第1の内層銅箔75の直径D5は、第1の特定のBVH71−1の直径D1より大きければ良い。また、図示の例では、第1の内層銅箔75は円形をしているが、円形に限定されない。
As shown in FIG. 7A, the fourth layer (first surface layer) 50-4 to the third layer are provided on the side of the used
また、使用部分52と未使用部分54との間の境界に近接した未使用部分54側には、第4層(第1の表層)50−4から第3層(内層)50−3まで貫通する直径D1=0.35mmの第2の特定のBVH71−2が形成されている。この第3層(内層)50−3には、第2の特定のBVH71−2と同心に、内径D2=0.65mmで外径D3=0.95mmの第2の内層銅箔72が形成さている。すなわち、第2の特定のBVH71−2に対して0.15mmの距離だけ離した第2の内層銅箔72が捨て基板部54に形成されている。前述した第1の実施の形態の場合と同様に、第2の内層銅箔72の内径D2は、第2の特定のBVH71−2の直径D1に対して公差を考慮に入れた大きさに設定されている。すなわち、公差が±0.1mmであるので、第2の内層銅箔72の内側の半径D2/2が第2の特定のBVH71−2の半径D1/2に0.1mmを加えた大きさより大きくなるように設定されている(D2/2>D1/2+0.1)。第2の内層銅箔72は、内周縁72aと外周縁72bとを持つ。第3層(内層)50−3において、第1の内層銅箔75と第2の内層銅箔72とは、それらの間に延在する第3の内層銅箔76で電気的に接続されている。
Further, the
図7(B)に示されるように、上記第1の内層銅箔75と対応した位置で、使用部分52の第4層(表層)50−4に、第1の特定のBVH71−1と同心に、直径D5=0.65mmの第1の表層銅箔77−1が形成されている。ここで、第1の表層銅箔77−1の直径D5は、第1の特定のBVH71−1の直径D1より大きければ良い。図示の例では、第1の表層銅箔77−1は円形をしているが、円形に限定されない。第1の表層銅箔77−1から使用部分52の内側へ離れた位置で、使用部分52の第4層(表層)50−4に、直径D6=2.00mmの第1の表層銅箔テストポイント78−1が形成されている。図示の例では、第1の表層銅箔テストポイント78−1は円形をしているが、円形に限定されない。第1の表層銅箔77−1と第1の表層銅箔テストポイント78−1とは、それらの間に延在する第2の表層銅箔パターン79−1で接続されている。
As shown in FIG. 7B, the fourth layer (surface layer) 50-4 of the
更に、図7(B)に示されるように、上記第2の内層銅箔72と対応した位置で、未使用部分54の第4層(表層)50−4に、第2のBVH71−2と同心に、直径D5=0.65mmの第3の表層銅箔77−2が形成されている。第3の表層銅箔77−2の直径D5は、第2の特定のBVH71−2の直径D1より大きければ良い。図示の例では、第3の表層銅箔77−2は円形をしているが、円形に限定されない。第3の表層銅箔パターン77−2から未使用部分52の外側へ離れた位置で、未使用部分54の第4層(表層)50−4に、直径D6=2.00mmの第2の表層銅箔テストポイント78−2が形成されている。図示の例では、第2の表層銅箔テストポイント78−2は円形をしているが、円形に限定されない。第3の表層銅箔パターン77−2と第2の表層銅箔テストポイント78−2とは、それらの間に延在する第4の表層銅箔79−2で接続されている。
Further, as shown in FIG. 7 (B), the second BVH 71-2 and the fourth layer (surface layer) 50-4 of the
このような構成の特殊なパターンを形成することによって、以下に述べるように、各プリント基板11におけるBVHの断線の有無を、オープン/ショートチェッカー(図示せず)を使用して電気的にチェックすることができる。
By forming a special pattern having such a configuration, as described below, the presence or absence of disconnection of BVH in each printed
各プリント基板11に形成されたBVHにズレが無いとする。この場合、図6(A)に示されるように、捨て基板部54に形成された第2の特定のBVH71−2の中心は、第2の内層銅箔72の中心と実質的に一致する。その為、第2の特定のBVH71−2は第2の内層銅箔72の内周縁72aの範囲内に収まり、第2の特定のBVH71−2と第2の内層銅箔72との間はオープン状態となる。このような状態において、オープン/ショートチェッカーの一対のプローブを第1及び第2の表層銅箔テストポイント78−1、78−2に接触させることにより、第2の特定のBVH71−2と第2の内層銅箔72との間がオープンであることを電気的にチェックすることができる。すなわち、各プリント基板11におけるBVHには断線が無いと判定することができる。
It is assumed that there is no deviation in the BVH formed on each printed
一方、各プリント基板11に形成されたBVHにズレが有るとする。この場合、図6(B)に示されるように、捨て基板部54に形成された第2の特定のBVH71−2の中心と第2の内層銅箔72の中心とがズレてしまう。その結果、第2の特定のBVH71−2の一部が第2の内層銅箔72の内周縁72aと重なってしまい、第2の特定のBVH71−2と第2の内層銅箔72との間はショート状態となる。このような状態において、オープン/ショートチェッカーの一対のプローブを第1及び第2の表層円形銅箔テストポイント78−1、78−2に接触させることにより、第2の特定のBVH71−2と第2の内層銅箔72との間がショートしていることを電気的にチェックすることができる。すなわち、各プリント基板11におけるBVHには断線が有ると判定することができる。
On the other hand, it is assumed that there is a deviation in the BVH formed on each printed
尚、上述した第2の実施の形態では、図7(A)に示されるパターンを、特定の内層として第3層50−3に形成しているが、特定の内層として第2層50−2に形成しても良いのは勿論である。また、図7(B)に示されるパターンを、第4層(第1の表層)50−4に形成しているが、第1層(第2の表層)50−1に形成しても良いのは勿論である。 In the second embodiment described above, the pattern shown in FIG. 7A is formed in the third layer 50-3 as a specific inner layer, but the second layer 50-2 as a specific inner layer. Of course, it may be formed. Further, the pattern shown in FIG. 7B is formed on the fourth layer (first surface layer) 50-4, but may be formed on the first layer (second surface layer) 50-1. Of course.
以上、本発明をその好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、導体箔として銅箔を用いているが、他の導体箔を使用しても良いのは勿論である。また、上述した実施の形態では、多層配線基板が4層の例についてのみ説明したが、5層以上の多層配線基板にも同様に適用可能であるのは勿論である。 As mentioned above, although this invention has been demonstrated by the preferable embodiment, of course, this invention is not limited to embodiment mentioned above. For example, in the embodiment described above, a copper foil is used as the conductor foil, but other conductor foils may be used. In the above-described embodiment, only the example in which the multilayer wiring board has four layers has been described, but it is needless to say that the present invention can be similarly applied to a multilayer wiring board having five or more layers.
11 プリント基板
50 多層配線基板
50−1 第1層(第2の表層)
50−2 第2層(内層)
50−3 第3層(内層)
50−4 第4層(第1の表層)
50a 主面
50b 裏面
52 使用部分
54 未使用部分
61 第1の基材
62 第2の基材(特定の基材)
63 第3の基材
71 特定のBVH
71−1 第1の特定のBVH
71−2 第2の特定のBVH
72 円環状銅箔(第2の内層銅箔)
73 貫通穴
75 第1の内層銅箔
76 第3の内層銅箔
77−1 第1の表層銅箔
77−2 第3の表層銅箔
78−1 第1の表層銅箔テストポイント
78−2 第2の表層銅箔テストポイント
79−1 第2の表層銅箔
79−2 第4の表層銅箔
11 Printed
50-2 Second layer (inner layer)
50-3 Third layer (inner layer)
50-4 Fourth layer (first surface layer)
50a
63
71-1 first specific BVH
71-2 second specific BVH
72 annular copper foil (second inner layer copper foil)
73 Through-
Claims (12)
一対の表層の一方から前記特定の基材に到るまで貫通しかつ第1の直径を持つ特定のBVHと、
該特定のBVHに同心で前記一対の表層の一方から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径と外径とを持つ環状導体箔と、
前記特定のBVHが形成された位置と対応する位置で、前記一対の表層の他方から前記特定の基材に到るまで貫通し、かつ前記環状導体箔の外径よりも大きい第2の直径を持つ貫通穴と
から成ることを特徴とする多層配線基板。 A multilayer wiring board in which a plurality of base materials are laminated, wherein the multilayer wiring board penetrates between layers in order to electrically connect a plurality of conductor patterns formed in each layer and the plurality of conductor patterns. The multilayer wiring board is divided into a used part and an unused part, and the multilayer wiring board has a specific base material sandwiched between two inner layers adjacent to each other, and the unused part Is formed with a special pattern, the special pattern,
A specific BVH penetrating from one of a pair of surface layers to the specific substrate and having a first diameter;
An annular conductor foil formed concentrically on the specific BVH and formed on each inner layer from one of the pair of surface layers to the specific base material, and having an inner diameter and an outer diameter larger than the first diameter;
A second diameter that penetrates from the other of the pair of surface layers to the specific base material at a position corresponding to the position where the specific BVH is formed and is larger than the outer diameter of the annular conductor foil. A multilayer wiring board characterized by comprising a through hole.
前記第1の特殊なパターンは、
前記第1の表層から前記特定の基材に到るまで貫通しかつ第1の直径を持つ第1の特定のBVHと、
該第1の特定のBVHに同心で前記第1の表層から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径と外径とを持つ第1の環状導体箔と、
前記第1の特定のBVHが形成された位置と対応する位置で、前記第2の表層から前記特定の基材に到るまで貫通し、かつ前記第1の環状導体箔の外径よりも大きい第2の直径を持つ第1の貫通穴とから成り、
前記第2の特殊なパターンは、
前記第2の表層から前記特定の基材に到るまで貫通しかつ前記第1の直径を持つ第2の特定のBVHと、
該第2の特定のBVHに同心で前記第2の表層から前記特定の基材に到るまでの各内層に形成され、前記内径と前記外径とを持つ第2の環状導体箔と、
前記第2の特定のBVHが形成された位置と対応する位置で、前記第1の表層から前記特定の基材に到るまで貫通し、かつ前記第2の直径を持つ第2の貫通穴とから成る、
ことを特徴とする多層配線基板。 A multilayer wiring board in which a plurality of base materials are laminated, wherein the multilayer wiring board penetrates between layers in order to electrically connect a plurality of conductor patterns formed in each layer and the plurality of conductor patterns. The multilayer wiring board is divided into a used part and an unused part, and the plurality of layers are a plurality of inner layers formed inside the multilayer wiring board and both surfaces of the multilayer wiring board. The multilayer wiring board has a specific base material sandwiched between two inner layers adjacent to each other, and the unused portions are different from each other in the first and second surface layers. And a second special pattern is formed,
The first special pattern is:
A first specific BVH penetrating from the first surface layer to the specific substrate and having a first diameter;
A first ring having an inner diameter and an outer diameter larger than the first diameter, formed in each inner layer from the first surface layer to the specific base material, concentrically with the first specific BVH Conductor foil,
It penetrates from the second surface layer to the specific base material at a position corresponding to the position where the first specific BVH is formed, and is larger than the outer diameter of the first annular conductor foil. A first through hole having a second diameter,
The second special pattern is:
A second specific BVH penetrating from the second surface layer to the specific substrate and having the first diameter;
A second annular conductor foil formed concentrically on the second specific BVH and formed on each inner layer from the second surface layer to the specific base material, and having the inner diameter and the outer diameter;
A second through-hole penetrating from the first surface layer to the specific base material at a position corresponding to the position at which the second specific BVH is formed, and having the second diameter; Consisting of,
A multilayer wiring board characterized by that.
前記使用部分側で、表層から特定の内層まで貫通する第1の特定のBVHと、
前記未使用部分側で、前記表層から前記特定の内層まで貫通する第2の特定のBVHと、
前記使用部分側又は前記未使用部分側の一方の前記特定の内層に形成される第1の内層導体箔と、
前記使用部分側又は前記未使用部分側の他方の前記特定の内層に形成され、前記第1又は第2の特定のBVHの直径より大きな内径を持つ第2の内層導体箔と、
前記特定の内層で、前記第1の内層導体箔と前記第2の内層導体箔との間に延在する第3の内層導体箔と、
前記第1の内層導体箔と対応した位置で、前記表層に形成される第1の表層導体箔と、
前記使用部分の前記表層に形成された第1の表層導体箔テストポイントと、
前記第1の表層導体箔と前記第1の表層導体箔テストポイントとの間に延在する第2の表層導体箔と、
前記第2の内層導体箔と対応した位置で、前記表層に形成される第3の表層導体箔と、
前記未使用部分の前記表層に形成された第2の表層導体箔テストポイントと、
前記第3の表層導体箔と前記第2の表層導体箔テストポイントとの間に延在する第4の表層導体箔と
から成ることを特徴とする多層配線基板。 A multilayer wiring board in which a plurality of base materials are laminated, wherein the multilayer wiring board penetrates between layers in order to electrically connect a plurality of conductor patterns formed in each layer and the plurality of conductor patterns. The multilayer wiring board is divided into a used part and an unused part, and a special pattern is formed on the multilayer wiring board across the used part and the unused part. The special pattern is
On the use part side, a first specific BVH penetrating from the surface layer to a specific inner layer;
A second specific BVH penetrating from the surface layer to the specific inner layer on the unused portion side;
A first inner layer conductor foil formed on the specific inner layer on one of the used part side or the unused part side;
A second inner layer conductor foil formed in the specific inner layer on the other of the used part side or the unused part side and having an inner diameter larger than the diameter of the first or second specific BVH;
A third inner layer conductor foil extending between the first inner layer conductor foil and the second inner layer conductor foil in the specific inner layer;
A first surface conductor foil formed on the surface layer at a position corresponding to the first inner layer conductor foil;
A first surface conductor foil test point formed on the surface layer of the used portion;
A second surface conductor foil extending between the first surface conductor foil and the first surface conductor foil test point;
A third surface conductor foil formed on the surface layer at a position corresponding to the second inner layer conductor foil;
A second surface conductor foil test point formed on the surface of the unused portion;
A multilayer wiring board comprising: a fourth surface layer conductor foil extending between the third surface layer conductor foil and the second surface layer conductor foil test point.
12. A method of checking for breakage of BVH in a multilayer wiring board according to claim 9, wherein a pair of open / short checker probes is used as the first and second surface conductor foil test points. A BVH disconnection check method comprising: contacting and determining whether or not the BVH is disconnected.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005239792A JP4844714B2 (en) | 2005-08-22 | 2005-08-22 | Multilayer wiring board |
CN200610094310XA CN1920587B (en) | 2005-08-22 | 2006-06-29 | Multilayer wiring substrate and BVH broken wire detection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005239792A JP4844714B2 (en) | 2005-08-22 | 2005-08-22 | Multilayer wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007059454A true JP2007059454A (en) | 2007-03-08 |
JP4844714B2 JP4844714B2 (en) | 2011-12-28 |
Family
ID=37778349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005239792A Expired - Fee Related JP4844714B2 (en) | 2005-08-22 | 2005-08-22 | Multilayer wiring board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4844714B2 (en) |
CN (1) | CN1920587B (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5400823B2 (en) * | 2011-03-28 | 2014-01-29 | 住友電気工業株式会社 | Printed wiring board and printed wiring board manufacturing method |
CN103269564B (en) * | 2013-03-28 | 2015-11-18 | 淳华科技(昆山)有限公司 | Multilayer board local single-layer area inner layer cutting technique |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61125711A (en) * | 1984-11-26 | 1986-06-13 | Matsushita Electric Works Ltd | Method for detecting hole drilling position on multi-layer printing wiring board |
JPS62181811A (en) * | 1986-02-07 | 1987-08-10 | Japan Steel Works Ltd:The | Boring of referential hold through multi-layer printed board |
JPS62230095A (en) * | 1986-03-31 | 1987-10-08 | 松下電器産業株式会社 | Method of checking layer discrepancy of multilayer interconnection board |
JPS63155668A (en) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH0391993A (en) * | 1989-09-04 | 1991-04-17 | Fujitsu Ltd | Measuring method for inner layer deviation of multilayer printed wiring board |
JPH04186798A (en) * | 1990-11-20 | 1992-07-03 | Fujitsu Ltd | Multi-layer printed wiring board and checking of inter-layer displacement |
JP2001251062A (en) * | 2000-03-03 | 2001-09-14 | Sony Corp | Multilayer printed wiring board and inspection method of multilayer printed wiring board |
JP2002100845A (en) * | 2000-09-25 | 2002-04-05 | Hitachi Kokusai Electric Inc | Circuit pattern for inspecting blind via hole misregistration |
JP2003283145A (en) * | 2002-03-26 | 2003-10-03 | Sumitomo Bakelite Co Ltd | Method of inspecting misregistration of multilayer wiring board |
JP2004063874A (en) * | 2002-07-30 | 2004-02-26 | Elna Co Ltd | Method of inspecting multilayered printed wiring board |
-
2005
- 2005-08-22 JP JP2005239792A patent/JP4844714B2/en not_active Expired - Fee Related
-
2006
- 2006-06-29 CN CN200610094310XA patent/CN1920587B/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61125711A (en) * | 1984-11-26 | 1986-06-13 | Matsushita Electric Works Ltd | Method for detecting hole drilling position on multi-layer printing wiring board |
JPS62181811A (en) * | 1986-02-07 | 1987-08-10 | Japan Steel Works Ltd:The | Boring of referential hold through multi-layer printed board |
JPS62230095A (en) * | 1986-03-31 | 1987-10-08 | 松下電器産業株式会社 | Method of checking layer discrepancy of multilayer interconnection board |
JPS63155668A (en) * | 1986-12-18 | 1988-06-28 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
JPH0391993A (en) * | 1989-09-04 | 1991-04-17 | Fujitsu Ltd | Measuring method for inner layer deviation of multilayer printed wiring board |
JPH04186798A (en) * | 1990-11-20 | 1992-07-03 | Fujitsu Ltd | Multi-layer printed wiring board and checking of inter-layer displacement |
JP2001251062A (en) * | 2000-03-03 | 2001-09-14 | Sony Corp | Multilayer printed wiring board and inspection method of multilayer printed wiring board |
JP2002100845A (en) * | 2000-09-25 | 2002-04-05 | Hitachi Kokusai Electric Inc | Circuit pattern for inspecting blind via hole misregistration |
JP2003283145A (en) * | 2002-03-26 | 2003-10-03 | Sumitomo Bakelite Co Ltd | Method of inspecting misregistration of multilayer wiring board |
JP2004063874A (en) * | 2002-07-30 | 2004-02-26 | Elna Co Ltd | Method of inspecting multilayered printed wiring board |
Also Published As
Publication number | Publication date |
---|---|
CN1920587B (en) | 2011-07-13 |
JP4844714B2 (en) | 2011-12-28 |
CN1920587A (en) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9697946B2 (en) | Electronic component | |
CN101894685B (en) | Chip type solid electrolytic capacitor | |
KR100904710B1 (en) | Flexible printed circuit board, junction method thereof and battery pack using the same | |
JP2006332255A (en) | Electronic circuit unit and its manufacturing method | |
JP5503565B2 (en) | Protection circuit module | |
KR101065963B1 (en) | Battery Pack and Manufacturing Method for the Same | |
WO2012081366A1 (en) | Solid battery | |
JP2014110423A (en) | Circuit board with built-in electronic component and manufacturing method therefor | |
KR20230160239A (en) | Multilayer flexible battery interconnect and method of manufacturing same | |
JP4946742B2 (en) | Board, circuit board and battery pack | |
TWI788414B (en) | Printed circuit board and battery module having the same | |
JP4844714B2 (en) | Multilayer wiring board | |
CN116897463A (en) | Multilayer flexible battery interconnect and method of making same | |
TWI323541B (en) | Electricity supply system | |
JP6258437B2 (en) | Manufacturing method of flexible printed wiring board with bus bar | |
EP3758453A1 (en) | Circuit board | |
JP4152905B2 (en) | Capacitor module device | |
CN220798615U (en) | Circuit board, electronic equipment and robot | |
EP2825003B1 (en) | Printed wiring board and electric tool switch provided therewith | |
KR102597160B1 (en) | Printed circuit board and battery module having the same | |
CN216437552U (en) | Adapter plate, circuit board structure and electronic equipment | |
JP2018029022A (en) | Power storage element | |
JP2009123781A (en) | Circuit module | |
WO2021206019A1 (en) | Multilayer substrate and method for manufacturing same | |
JP2011199103A (en) | Wiring board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |