JPH04788A - Pattern shape of printed circuit board - Google Patents

Pattern shape of printed circuit board

Info

Publication number
JPH04788A
JPH04788A JP10231190A JP10231190A JPH04788A JP H04788 A JPH04788 A JP H04788A JP 10231190 A JP10231190 A JP 10231190A JP 10231190 A JP10231190 A JP 10231190A JP H04788 A JPH04788 A JP H04788A
Authority
JP
Japan
Prior art keywords
land
pattern
patterns
solder
larger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10231190A
Other languages
Japanese (ja)
Inventor
Shigeki Ono
大野 繁樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10231190A priority Critical patent/JPH04788A/en
Publication of JPH04788A publication Critical patent/JPH04788A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PURPOSE:To improve solder absorbing effect, to roughen a check pin mounting accuracy of a board checker and to easily manufacture the checker by increas ing the area of part of a plurality of land patterns disposed in close contact larger than the other land pattern. CONSTITUTION:Land patterns 5, 6 are increased in area larger than the other land patterns 2, 3, 4, 7, 8, 9. The patterns 5, 6 are increased larger than the others. Thus, if a solder iron is moved from above to below by a manual opera tion, or if a solder layer is caulked from above to below, excessive solder can be absorbed by the patterns 5, 6, thereby alleviating a solder bridge generation between lands. Its absorbing effect is larger than so-called sacrificing pattern, and a check pin mounting accuracy can be roughened.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線板のパターン形状に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pattern shape of a printed wiring board.

〔従来の技術〕[Conventional technology]

従来のプリント配線板においては、捨てパターンと称す
るパターンを、複数個密集して配置されたランドパター
ンの近傍に配置し、該捨てパターンで余分な半田を吸収
し、部品実装時の半田ブリッジ発生の軽減を図る方法が
知られている。
In conventional printed wiring boards, a pattern called a sacrificial pattern is placed near a plurality of densely arranged land patterns, and the sacrificial pattern absorbs excess solder to prevent solder bridges from occurring during component mounting. There are known methods to reduce this.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、従来の方法で使われる前述の捨てパター
ンは、ランドパターンを含む他のパターンとは、孤立絶
縁しており、そのため、余分な半田を吸収する効果は、
手作業による半田付けの場合は、ある程度の効果はある
が、自動半田槽やりフロー半田槽の場合には、その最後
に余分な半田舐める行程が入るものの、その効果はあま
り期待で籾ないという問題点があった。それは、半田鏝
の移動または半田槽の最後の舐め工程により、各ランド
パターンに付着した余分な半田は順次ランドパターン間
を移動し、最後に前述の捨てパターンで吸収されるが、
該捨てパターンは他のパターンと絶縁孤立した状態にあ
るために、最後の捨てパターンには、移動しにくいとい
う理由によるためである。
However, the above-mentioned disposable pattern used in the conventional method is isolated and insulated from other patterns including the land pattern, so the effect of absorbing excess solder is
In the case of manual soldering, there is some effect, but in the case of automatic soldering tank or flow soldering tank, there is an extra process of licking the solder at the end, but the effect is not as expected. There was a point. Due to the movement of the soldering iron or the final licking process of the solder bath, the excess solder adhering to each land pattern is sequentially moved from one land pattern to another, and is finally absorbed by the above-mentioned discard pattern.
This is because the last discarded pattern is difficult to move because it is insulated and isolated from other patterns.

また別個に捨てパターンを作成することは、パターン設
計の際には、手間を要し、とくに、高密度で部品が実装
され、パターンが密集している場合は、パターン設計の
際に多くの手間を要するという問題点があった。
In addition, creating a separate discarded pattern requires a lot of time and effort when designing a pattern, especially when components are mounted at a high density and the patterns are crowded together. There was a problem in that it required

本発明は、上記のような問題点を解決しようとするもの
である。すなわち、本発明は、従来の捨てパターンより
も大きな半田吸収効果を奥し、また基板チェッカのチエ
ツクピン取付精度を粗くすることができて、チェッカ製
作を容易にすることがで暫るプリント配線板のパターン
形状を提供することを目的とするものである。
The present invention aims to solve the above problems. In other words, the present invention has a greater solder absorption effect than the conventional discarded pattern, and also makes it possible to roughen the check pin attachment accuracy of the board checker, making it easier to manufacture the checker, thereby making it possible to improve the quality of printed wiring boards for a while. The purpose is to provide a pattern shape.

〔課題を解決するための手段] 上記目的を達成するために、本発明は、複数個密集して
配置されたプリント配線板のランドパターンにおいて、
該ランドパターンのうちの一部のランドパターンか他の
ランドパターンより大きな面積を有しているものとした
[Means for Solving the Problems] In order to achieve the above object, the present invention provides land patterns of a printed wiring board in which a plurality of land patterns are densely arranged.
It is assumed that some of the land patterns have a larger area than other land patterns.

〔作   用〕[For production]

本発明によれば、密集して配置されているランドパター
ンのうちの一部のランドパターンか他のランドパターン
より大きな面積を有しているので、面積の大きな該ライ
ンドパターンにより、余分な半田吸収を確実にし、かつ
、プリント配線板設計時の手間を省くことが可能になる
。またプリント配線板の不良を調べるためには、その検
査工具であるチェッカに付けられたチエツクピンを、導
通チエツクするパターンに接触する必要がある。当然の
ことながら、接触させるパターンは大きいほど、チエツ
クピンの取付精度は粗くてよく、一部のランドパターン
を多くのランドパターンより大きくすることにより、チ
ェッカの作成を容易ならしめるという効果も発生する。
According to the present invention, some of the land patterns among the densely arranged land patterns have a larger area than the other land patterns, so the large area of the land pattern absorbs excess solder. It is possible to ensure this and save time and effort when designing a printed wiring board. In addition, in order to check for defects in a printed wiring board, it is necessary to bring a check pin attached to a checker, which is an inspection tool, into contact with a pattern to be checked for continuity. Naturally, the larger the pattern to be brought into contact, the rougher the check pin mounting accuracy is required, and by making some land patterns larger than most land patterns, there is also the effect of making it easier to create checkers.

〔実 施 例〕〔Example〕

第1図は本発明の第1実施例を示している。 FIG. 1 shows a first embodiment of the invention.

すなわち、同図はプリンと配線板のパターンを表わした
ものである。ここでは、8つのビンのフラットパッケー
ジICが実装されることを想定しており、同ICは破線
で示す実装位置1に実装される。2,3,4,5,6.
7,8.9は実装されるICの電極ビンを半田付けて繋
ぐためのランドパターンであり、該ランドパターンは他
のランドパターンまたは配線パターンと接続されるが、
その接続状態はパターンを実現する回路によって異なり
、また本発明の主旨には関係がないので、ここでは説明
を省略する。
That is, the figure shows the pattern of the pudding and the wiring board. Here, it is assumed that eight bins of flat package ICs are mounted, and the ICs are mounted at mounting position 1 indicated by the broken line. 2, 3, 4, 5, 6.
7, 8, and 9 are land patterns for soldering and connecting the electrode bins of the ICs to be mounted, and the land patterns are connected to other land patterns or wiring patterns;
The connection state differs depending on the circuit that implements the pattern, and is not related to the gist of the present invention, so a description thereof will be omitted here.

第1図に示すように、ランドパターン5.6は他のラン
ドパターン2,3,4,7,8.9より大きな面積とし
である。
As shown in FIG. 1, the land pattern 5.6 has a larger area than the other land patterns 2, 3, 4, 7, and 8.9.

このように、ランドパターン5,6を他より大きくする
ことにより、手作業による半田鏝を同図の上から下に移
動した場合、または半田槽の舐め工程を上から下に行な
った場合、余分な半田をランドパターン5.6で吸収す
ることがてき、各ランド間の半田ブリッジ発生を軽減す
ることかできる。また前述したように、従来の、いわゆ
る捨てパターンより、その吸収効果は大きく、チエツク
ピンの取付精度も粗くすることがてきる。
In this way, by making the land patterns 5 and 6 larger than the others, if the soldering iron is moved manually from the top to the bottom in the figure, or if the solder bath licking process is performed from the top to the bottom, the excess The land pattern 5.6 can absorb the solder, and the occurrence of solder bridges between the lands can be reduced. Further, as described above, the absorbing effect is greater than that of the conventional so-called throwaway pattern, and the accuracy of the check pin attachment can be made rougher.

第2図は本発明の第2実施例を示している。FIG. 2 shows a second embodiment of the invention.

この第2実施例でも、第1図と同しように、8つのビン
のフラットパッケージICが実装されることを想定して
おり、同ICは破線で示す実装装置10に実装される。
In this second embodiment as well, as in FIG. 1, it is assumed that eight bins of flat package ICs are mounted, and the ICs are mounted on the mounting apparatus 10 shown by the broken line.

また11.12゜13.14,15,16,17.18
はランドパターンで、ICの電極を半田接続するための
もので、第1図の場合と同様である。
Also 11.12゜13.14, 15, 16, 17.18
is a land pattern for soldering the electrodes of the IC, and is the same as in the case of FIG.

第2図においては、ランドパターン1214.15.1
7が他のものより大きくなっており、これら大きくした
ランドパターンの効果は、第1図のランドパターン5,
6.7と同じであるが、大きくしたランドパターンの数
が増えたため、第1図より、さらに、半田吸収およびチ
ェッカ作成の容易さを増す結果となっている。
In FIG. 2, the land pattern 1214.15.1
7 is larger than the others, and the effect of these larger land patterns is that of land patterns 5 and 5 in Figure 1.
This is the same as 6.7, but since the number of larger land patterns has been increased, the solder absorption and checker creation are even easier than in FIG. 1.

第3図は犬きくしたランドパターンの形状の例を示して
いる。すなわち、大きくするランドパターンの形状は、
半田を吸収し易いものがよいのは当然であり、そのため
には、第3図のランドパターン19.20のようなもの
が考えられる。第3図のランドパターン19を第2図の
ランドパターン12.17に、また第3図のランドパタ
ーン20を第2図のランドパターン14.15に置き替
えれば、半田吸収の効果は増大される。その理由は、手
作業による半田付けの場合、半田鏝を第3図のランドパ
ターンに対し、上から下へ移動する。または半田槽にお
ける舐め工程では、上から下へ舐めるものとすると、前
記ランドパターン19.20のそれぞれで、下部の広い
部分に余分な半田が溜るためである。
FIG. 3 shows an example of the shape of a sharp land pattern. In other words, the shape of the land pattern to be enlarged is
Naturally, it is preferable to use a material that can easily absorb solder, and for this purpose, land patterns 19 and 20 in FIG. 3 can be considered. If the land pattern 19 in FIG. 3 is replaced by the land pattern 12.17 in FIG. 2, and the land pattern 20 in FIG. 3 is replaced by the land pattern 14.15 in FIG. 2, the effect of solder absorption will be increased. . The reason for this is that in manual soldering, the soldering iron is moved from top to bottom with respect to the land pattern shown in FIG. Alternatively, in the licking step in the solder bath, if the licking is performed from top to bottom, excess solder will accumulate in the wide lower part of each of the land patterns 19 and 20.

前記実施例では、8つのピンのフラットパッケージIC
を想定したが、他の形状の部品に対しても、本発明の実
施は可能である。またランドパターンの形状は、前記実
施例以外に多数考えられる。さらに、本発明は、プリン
ト配線板の種類や材質に制限されることなく、実施する
ことができる。
In the above embodiment, an 8-pin flat package IC is used.
However, it is possible to implement the present invention with respect to parts having other shapes. In addition, many shapes of the land pattern other than the above-mentioned embodiments can be considered. Furthermore, the present invention can be practiced without being limited to the type or material of the printed wiring board.

(発明の効果〕 以上説明したように、本発明によれば、プリント配線板
の一部のランドパターンが他のランドパターンより大き
な面積を有し、しかも捨てパターンのように他のパター
ンから孤立されたものではないため、従来から使用され
ていた捨てパターンより大きな半田吸収効果を得ること
ができ、また基板チェッカのチエツクビン取付精度を粗
くすることができて、チェッカの製作を容易ならしめる
ことができる効果がある。
(Effects of the Invention) As explained above, according to the present invention, some land patterns of a printed wiring board have a larger area than other land patterns, and are isolated from other patterns like a discarded pattern. Because it is not a traditional pattern, it is possible to obtain a greater solder absorption effect than the discarded pattern used in the past, and it is also possible to make the check bin mounting accuracy of the board checker rougher, making it easier to manufacture the checker. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の第1実施例を示した説明図、第2図は
同じく第2実施例を示した説明図、第3図は大きくした
ランドパターンの形状の例を示した説明図である。 1・・・実装位置 2.3.4・・・ランドパターン 5.6・・・面積の大籾いラントパターン7.8.9・
・・ラントパターン 10・・・実装位置   11・・・ランドパターン1
2・・・面積の大きいランドパターン13・・・ランド
パターン 14.15・・・面積の大きいランドパターン16・・
・ランドパターン 17・・・面積の大きいラントパターン18・・・ラン
ドパターン 19.20・・・面積の大きいランドパターン第1図 第2図 第3図 他4名
FIG. 1 is an explanatory diagram showing the first embodiment of the present invention, FIG. 2 is an explanatory diagram also showing the second embodiment, and FIG. 3 is an explanatory diagram showing an example of the shape of an enlarged land pattern. be. 1... Mounting position 2.3.4... Land pattern 5.6... Large area runt pattern 7.8.9.
...Runt pattern 10...Mounting position 11...Land pattern 1
2...Land pattern 13 with large area...Land pattern 14.15...Land pattern 16 with large area...
・Land pattern 17...Runt pattern with large area 18...Land pattern 19.20...Land pattern with large area Figure 1 Figure 2 Figure 3 Other 4 people

Claims (1)

【特許請求の範囲】 1 複数個密集して配置されたプリント配線板のランド
パターンにおいて、該ランドパターンのうちの一部のラ
ンドパターンが他のランドパターンより大きな面積を有
していることを特徴とするプリント配線板のパターン形
状。 2 大きな面積を有しているランドパターンの面積が、
部品実装の際の余分な半田を吸収させることと、チェッ
カの接触ピンの取付精度を下げることができることの、
いずれかが可能な大きさになっている請求項1記載のプ
リント配線板のパターン形状。
[Scope of Claims] 1. A land pattern of a printed wiring board in which a plurality of land patterns are densely arranged, in which some of the land patterns have a larger area than other land patterns. The pattern shape of the printed wiring board. 2 The area of the land pattern that has a large area is
It absorbs excess solder during component mounting and reduces the installation accuracy of checker contact pins.
2. The pattern shape of a printed wiring board according to claim 1, which has a size that allows either one of them.
JP10231190A 1990-04-18 1990-04-18 Pattern shape of printed circuit board Pending JPH04788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10231190A JPH04788A (en) 1990-04-18 1990-04-18 Pattern shape of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10231190A JPH04788A (en) 1990-04-18 1990-04-18 Pattern shape of printed circuit board

Publications (1)

Publication Number Publication Date
JPH04788A true JPH04788A (en) 1992-01-06

Family

ID=14324054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10231190A Pending JPH04788A (en) 1990-04-18 1990-04-18 Pattern shape of printed circuit board

Country Status (1)

Country Link
JP (1) JPH04788A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037811A (en) * 2001-11-06 2003-05-16 주식회사 이너텍 Design method of printed circuit board
JP2009212246A (en) * 2008-03-03 2009-09-17 Buffalo Inc Housing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030037811A (en) * 2001-11-06 2003-05-16 주식회사 이너텍 Design method of printed circuit board
JP2009212246A (en) * 2008-03-03 2009-09-17 Buffalo Inc Housing

Similar Documents

Publication Publication Date Title
US7518384B2 (en) Method and apparatus for manufacturing and probing test probe access structures on vias
EP0341806A3 (en) Apparatus for inspecting circuit boards with surface mounted components
US7504589B2 (en) Method and apparatus for manufacturing and probing printed circuit board test access point structures
JPH04788A (en) Pattern shape of printed circuit board
US6664794B1 (en) Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture
JPH04789A (en) Pattern disposition and connecting structure for printed circuit board
KR200144292Y1 (en) PBGA Package
JPH02262390A (en) Printed-wiring board
JPH05283840A (en) Printed board and its inspection
JPH01251788A (en) Printed board
JPH06112635A (en) Wiring board
JPH01155681A (en) Printed wiring substrate device
JPH02278787A (en) Pattern structure of printed wiring board
JPH03101297A (en) Printed board with pattern for checking soldering, and soldering inspection using same
JPH05335706A (en) Printed circuit substrate with part position recognizing mark
JPS59225588A (en) Multilayer thick film circuit board
JPH04283990A (en) Printed-wiring board
DE102005042546A1 (en) Method and apparatus for making and probing printed circuit board test access point structures
JPH0521923A (en) Printed wiring board
JPH05136540A (en) Mounting board
JPH02130863A (en) Chamfered lsi lead structure
JPH02260692A (en) Printed-circuit board for flat package
JPH04133469U (en) Printed board
JPS61158191A (en) Hybrid integrated circuit board
JPH03195088A (en) Mounting method of electronic parts onto printed board