Gedruckte
Schaltungsanordnungen (PCAs = Printed circuit assemblies) werden
typischerweise nach einer Herstellung getestet, um die Kontinuität von Leiterbahnen
zwischen Anschlussflächen
und Durchkontaktierungen an der Platine zu verifizieren und um zu
verifizieren, dass Komponenten, die auf der Platine bestückt sind,
sich innerhalb von Spezifikationen verhalten. Ein derartiges Gedruckte-Schaltungsanordnung-Testen
wird allgemein mit automatisierten schaltungsinternen Testern bzw.
In-Circuit-Testern oder ICTs durchgeführt und erfordert komplexe
Testerressourcen. Die Testerhardware muss allgemein zum Sondieren
bzw. Untersuchen leitfähiger
Anschlussflächen,
Durchkontaktierungen und Leiterbahnen auf der Testplatine in der
Lage sein.printed
Circuitry (PCAs = Printed circuit assemblies) are
typically tested after manufacture to ensure the continuity of printed conductors
between connection surfaces
and vias on the board to verify and to
verify that components that are populated on the board
behave within specifications. Such printed circuit arrangement testing
is generally used with automated in-circuit testers or
In-circuit testers or ICTs performed and requires complex
Tester resources. The tester hardware must generally be used for probing
or investigate more conductive
Pads
Vias and traces on the test board in the
To be able to do.
Schaltungsinterne
Tester (ICT) verwendeten herkömmlicherweise
einen „Nagelbett"-Zugriff (BON-Zugriff;
BON = „bed-of-nails"), um eine elektrische
Konnektivität
mit einer Schaltungsverdrahtung (Leiterbahnen, Netze, Anschlussflächen) für eine bei einem
Testen benötigte
Steuer- und Beobachtungsfähigkeit
zu gewinnen. Dies erfordert, Zugriffspunkte innerhalb des Layouts
von Schaltungsnetzen aufzuweisen, die Ziele für ICT-Sonden sein können. Testzugriffspunkte
sind für
gewöhnlich
kreisförmige
Ziele mit 711,2 bis 889 μm
(28 bis 35 tausendstel Zoll) Durchmesser, die mit Leiterbahnen an
der gedruckten Schaltungsplatine verbunden sind. In einigen Fällen sind
diese Ziele absichtlich hinzugefügte
Testanschlussflächen
und in anderen Fällen
sind die Ziele „Durchkontaktierung"-Anschlussflächen, die
bereits in der gedruckten Schaltung vorhandene Durchkontaktierungen
umgeben.Internal circuit
Testers (ICT) used conventionally
a "bed of nails" access (BON access;
BON = "bed-of-nails") to an electric
connectivity
with a circuit wiring (tracks, networks, pads) for one at a
Testing needed
Control and observation capability
to win. This requires access points within the layout
of circuit networks that can be targets for ICT probes. Test access points
are for
usually
circular
Targets with 711.2 to 889 μm
(28 to 35 thousandths of an inch) diameter, with traces on
the printed circuit board are connected. In some cases
these goals intentionally added
Testpads
and in other cases
are the targets "via" pads that
already existing in the printed circuit vias
surround.
Es
ist zunehmend schwierig, Ziele mit geringerem Durchmesser zuverlässig und
wiederholbar zu treffen, besonders wenn eine Testhalterung eventuell
mehrere Tausend derartiger Sonden enthält. Es ist immer erwünscht, Ziele
mit größerem Durchmesser
zu verwenden, aber dies steht in einem grundlegenden Konflikt mit
dem Industrietrend zu höheren Dichten
und Vorrichtungen mit kleinerer Geometrie.It
is increasingly difficult, targets with smaller diameter reliable and
repeatable, especially if a test fixture may be
contains several thousand of such probes. It is always desirable goals
with a larger diameter
to use, but this is in a fundamental conflict with
the industrial trend to higher densities
and devices with smaller geometry.
Noch
ein anderer Industrietrend besteht darin, Logikfamilien mit immer
höherer
Geschwindigkeit zu verwenden. Ein-Megahertz- (MHz-) Entwürfe wurden
zu Zehn-MHz-Entwürfen,
dann zu 100-MHz-Entwürfen
und erreichen nun den Gigahertz-Bereich. Die
Anstiege bei der Logikgeschwindigkeit machen eine Aufmerksamkeit
der Industrie für
Platinenlayoutregeln für
Verbindungen mit höherer
Geschwindigkeit erforderlich. Das Ziel dieser Regeln besteht darin,
einen Weg mit gesteuerter Impedanz zu erzeugen, der ein Rauschen,
ein Übersprechen
und Signalreflexionen minimiert.Yet
another industry trend is having always, logic families
higher
Speed to use. One-megahertz (MHz) designs were made
to ten-MHz designs,
then to 100 MHz designs
and now reach the gigahertz range. The
Increases in logic speed are paying attention
the industry for
Board layout rules for
Connections with higher
Speed required. The purpose of these rules is to
to create a controlled impedance path that produces noise,
a crosstalk
and minimize signal reflections.
Die
bevorzugte Weise eines Übertragens von
Hochgeschwindigkeitsdaten ist durch Differenzsendesignale. 1 stellt die wichtigen Layoutparameter
für ein
klassisches Paar von Differenzsendesignal-Leiterbahnen 102a, 102b an
einem Abschnitt einer gedruckten Schaltungsplatine 100 dar.
Wie es dargestellt ist, ist die gedruckte Schaltungsplatine 100 als
eine Mehrzahl von Schichten gebildet. Bei dem darstellenden Ausführungsbeispiel
umfasst die gedruckte Schaltungsplatine 100 eine Masseebene 104,
die über
ein Substrat 105 geschichtet ist, ein Dielektrikum 103,
das über
die Masseebene 104 geschichtet ist, Leiterbahnen 102a, 102b,
die über
das Dielektrikum 103 geschichtet sind, und eine Lötmittelmaske 106,
die über
die Leiterbahnen 102a, 102b und freiliegende Oberflächen des
Dielektrikums 103 geschichtet ist. Bei einem derartigen
Layout gibt es eine Anzahl kritischer Parameter, die die Impedanz des
Signalwegs beeinflussen. Diese Parameter umfassen eine Leiterbahnbreite 110,
eine Leiterbahntrennung 111, eine Leiterbahndicke 112 und
Dielektrizitätskonstanten
der Lötmittel maske
und des Platinenmaterials. Diese Parameter beeinflussen die Induktivität, Kapazität und den
Widerstandswert (Skineffekt und DC) der Leiterbahnen, die kombiniert
die Übertragungsimpedanz
bestimmen. Es ist allgemein erwünscht,
diesen Wert über
den gesamten Lauf jeder Leiterbahn 102a, 102b zu
steuern.The preferred way of transmitting high speed data is by differential transmit signals. 1 provides the important layout parameters for a classic pair of differential transmit signal traces 102 . 102b at a portion of a printed circuit board 100 As shown, the printed circuit board is 100 formed as a plurality of layers. In the illustrative embodiment, the printed circuit board includes 100 a ground plane 104 that have a substrate 105 layered, a dielectric 103 that is above the ground plane 104 is layered, tracks 102 . 102b passing over the dielectric 103 layered, and a solder mask 106 that go over the tracks 102 . 102b and exposed surfaces of the dielectric 103 is layered. In such a layout, there are a number of critical parameters that affect the impedance of the signal path. These parameters include a trace width 110 , a track separation 111 , a trace thickness 112 and dielectric constants of the solder mask and the board material. These parameters affect the inductance, capacitance and resistance (skin effect and DC) of the tracks, which combine to determine the transmission impedance. It is generally desirable to have this value throughout the entire run of each trace 102 . 102b to control.
Bei
Entwürfen
mit höherer
Geschwindigkeit ist es ferner wichtig, die Symmetrie der Leiterbahnen zu
steuern. 2A stellt ein
ideal dichtes Schaltungslayout dar, wobei Leiterbahnen 102a – 102f identische
Längen
aufweisen und 1270 μm
(50 tausendstel Zoll) auseinander sind, bevor irgendwelche Testziele
zu dem Layout hinzugefügt
wurden. Ein Leiten bzw. Führen
(Routing) von Signalen auf einer stark bestückten gedruckten Schaltungsplatine
erfordert jedoch Kurven und Biegungen in dem Weg, was übereinstimmende
Längen
und Symmetrien schwieriger macht. In einigen Fällen müssen Reihenkomponenten (wie
beispielsweise Reihenabschlüsse
oder Gleichsignal-Blockierungskondensatoren) in dem Weg enthalten
sein und diese weisen Abmessungen auf, die sich von den Layoutparametern
unterscheiden. 2B stellst
beispielsweise Gleichsignal-Blockierungskondensatoren 114a, 114b an
den Differenzsignalleiterbahnen 102a, 102b dar.
Signale müssen
ferner eventuell Verbinder überqueren,
was die Schwierigkeiten erhöht.For higher speed designs, it is also important to control the symmetry of the tracks. 2A represents an ideal dense circuit layout, with tracks 102 - 102f have identical lengths and are 1270 μm (50 mils) apart before any test targets have been added to the layout. However, routing signals on a heavily populated printed circuit board requires curves and bends in the path, making matching lengths and symmetries more difficult. In some cases, row components (such as row terminators or DC blocking capacitors) must be included in the path and have dimensions that differ from the layout parameters. 2 B For example, set DC blocking capacitors 114a . 114b on the differential signal conductors 102 . 102b Signals may also need to cross connectors, increasing the difficulties.
Zusätzliche
Schwierigkeiten ergeben sich, wenn ein Testen betrachtet wird. Ein
Testen erfordert einen Testerzugriff auf Schaltungsleiterbahnen
bei speziellen Sondenzielen. Layout-Regeln erfordern typischerweise,
dass Testziele zumindest 1270 μm (50
tausendstel Zoll) auseinander sind, und können erfordern, dass der Durchmesser
der Testpunktziele die Breite der Leiterbahnen stark überschreitet. 2C stellt Testziele 115a, 115b dar,
die symmetrisch 1270 μm
(50 tausendstel Zoll) auseinander auf den Differenzsignalleiterbahnen 102a, 102b positioniert
sind. 2D stellt die
Testziele 115a, 115b dar, die asymmetrisch aber
zumindest 1270 μm
(50 tausendstel Zoll) auseinander auf den Differenzsignalleiterbahnen 102a, 102b angeordnet
sind. 2E stellt die
Testziele 115a, 115b dar, die asymmetrisch von den
DC-Blockierungskondensatoren 114a, 114b, aber
zumindest 1270 μm
(50 tausendstel Zoll) auseinander auf den Differenzsignalleiterbahnen 102a, 102b angeordnet
sind, und 2F stellt
die Testziele 115a, 115b dar, die an den Kondensatoren 114a, 114b selbst
implementiert sind, wobei eine asymmetrische Positionierung der
Kondensatoren auf den Differenzsignalleiterbahnen 102a, 102b erforderlich ist.Additional difficulties arise when testing is considered. Testing requires tester access to circuit traces at particular probe targets. Layout rules typically require that test targets be at least 1270 μm (50 mils) apart, and may require the diameter of the test point targets greatly exceeds the width of the tracks. 2C provides test objectives 115a . 115b symmetrically 1270 μm (50 mils) apart on the differential signal traces 102 . 102b are positioned. 2D sets the test objectives 115a . 115b but asymmetrically but at least 1270 μm (50 mils) apart on the differential signal traces 102 . 102b are arranged. 2E sets the test objectives 115a . 115b which is asymmetric from the DC blocking capacitors 114a . 114b but at least 1270 μm (50 mils) apart on the differential signal traces 102 . 102b are arranged, and 2F sets the test objectives 115a . 115b that is on the capacitors 114a . 114b themselves are implemented, with an asymmetric positioning of the capacitors on the differential signal conductors 102 . 102b is required.
Das
Positionieren von Testzielen 102a, 102b kann problematisch
sein. In vielen Fällen
steht der Bedarf, eine minimale Trennung zwischen Zielen (typischerweise
1270 μm
(50 tausendstel Zoll), Minimum) einzuhalten, in direktem Konflikt
mit den Layout-Regeln einer gesteuerten Impedanz. Diese Konflikte
führen
entweder zu einem Kompromiss bei einer Integrität einer gesteuerten Impedanz
oder einer erzwungenen Reduzierung bei einer Zielplatzierung mit
einer resultierenden Reduzierung bei einer Testbarkeit. Wenn Signalgeschwindigkeiten
weiter steigen und sich Platinendichten erhöhen, wird dieses Problem nur
noch schlimmer werden.The positioning of test targets 102 . 102b can be problematic. In many cases, the need to maintain a minimum separation between targets (typically 12 mils (50 mils), minimum) directly conflicts with the layout rules of a controlled impedance. These conflicts either result in a compromised integrity of a controlled impedance or a forced reduction in a target placement with a resulting reduction in testability. As signal speeds continue to increase and board densities increase, this problem will only get worse.
Es
ist die Aufgabe der vorliegenden Erfindung, eine Anordnung, ein
Verfahren zum Implementieren einer Testzugriffspunktstruktur für eine gedruckte
Schaltungsplatine und ein Verfahren zum Sondieren einer Testzugriffspunktstruktur,
die leitfähig
mit der Leiterbahn auf einer gedruckten Schaltungsplatine verbunden
ist, mit verbesserten Charakteristika zu schaffen.It
The object of the present invention is an arrangement
Method for implementing a test access point structure for a printed
Circuit board and a method for probing a test access point structure,
the conductive
connected to the printed circuit board on a printed circuit board
is to create with improved characteristics.
Diese
Aufgabe wird durch eine Anordnung gemäß Anspruch 1 und Anspruch 4
und ein Verfahren gemäß Anspruch
10, Anspruch 15 und Anspruch 20 gelöst.These
The object is achieved by an arrangement according to claim 1 and claim 4
and a method according to claim
10, claim 15 and claim 20 solved.
Die
vorliegende Erfindung löst
die Konfliktprobleme, die durch herkömmliche Techniken für eine Testzugriffspunktplatzierung
auf gedruckten Schaltungsplatinen angetroffen werden, durch ein Minimieren
der Störungen
von Leiterbahnen in der x- und der y-Abmessung und ein Ausnutzen
der z-Abmessung.
Genau gesagt verwendet die Erfindung eine Leiterbahndicke, um Testzugriffspunkte
zu implementieren, wodurch eine Testzugriffspunktplatzierung beinahe überall entlang
der Leiterbahn ermöglicht
wird. Dies wiederum ermöglicht
die Fähigkeit, gedruckte
Schaltungsplatinen mit einer Testzugriffspunktplatzierung gemäß den Positionen
von Halterungssonden einer gegebenen Testhalterung zu entwerfen,
und nicht umgekehrt, wie beim Stand der Technik.The
present invention solves
the conflict problems inherent in conventional test access point placement techniques
on printed circuit boards by minimizing
the disturbances
of traces in the x and y dimensions and exploitation
the z-dimension.
Specifically, the invention uses a trace thickness to test access points
implementing test access point placement almost everywhere
the conductor allows
becomes. This in turn allows
the ability to print
Circuit boards with a test access point placement according to the positions
of mounting probes of a given test fixture,
and not the other way around, as in the prior art.
Bei
einem Ausführungsbeispiel
können
Lötmittelwulste
leitfähig
mit den oberen Oberflächen
von Leiterbahnen verbunden werden, wo Testzugriffspunkte erwünscht sind.
Bei diesem Ausführungsbeispiel
kann, nachdem die Leiterbahnen gedruckt oder anderweitig auf der
gedruckten Schaltungsplatine aufgebracht sind, eine Lötmittelmaske,
die Löcher aufweist,
wo Testzugriffspunkte erwünscht
sind, über die
freiliegenden Oberflächen
der Leiterbahnen aufgebracht werden. Eine Lötmittelschablone mit einem Loch,
das größer als
das Lötmittelmaskenloch
ist, kann über
das Lötmittelmaskenloch
geschichtet werden, wobei Testzugriffspunkte entlang der Leiterbahnen
freigelegt werden. Die Lötmittelschablone
und die Lötmittelmaske
können
dann mit einer Lötmittelpaste
bedeckt werden, wobei jegliche Löcher
in der Schablone und der Maske gefüllt werden. Die Lötmittelpaste
kann aus einem Lötmittel
und einem Flussmittel bestehen. Die Lötmittelschablone wird entfernt, wobei
Inseln von Lötmittelpaste
bei ausgewählten Stellen
auf der Platine gelassen werden. Die Lötmittelpaste kann dann erwärmt werden,
um das Flussmittel abzubrennen, wobei bewirkt wird, dass das Lötmittel
schmilzt und sich zurückzieht
und Lötmittelwulste
bildet, die über
die Wände
und die jeweiligen Lötmittelmaskenlöcher derselben
vorstehen. Die Abmessungen der Lötmittelmasken- und Schablonenmaskenlöcher bestimmen
die endgültige
Form der Lötmittelwulste.
Folglich können
Testzugriffspunktstrukturen direkt entlang der Leiterbahn implementiert
werden, weisen jedoch einen Durchmesser auf, der groß genug ist,
um sondiert zu werden, und halten immer noch Platinenlayoutanforderungen
ein.at
an embodiment
can
Lötmittelwulste
conductive
with the upper surfaces
of interconnects where test access points are desired.
In this embodiment
may printed or otherwise printed on the printed circuit board
printed circuit board are applied, a solder mask,
having the holes,
where test access points are desired
are over the
exposed surfaces
the conductor tracks are applied. A solder mask with a hole,
the bigger than
the solder mask hole
is, can over
the solder mask hole
layered, with test access points along the tracks
be exposed. The solder mask
and the solder mask
can
then with a solder paste
be covered, with any holes
to be filled in the mask and the mask. The solder paste
can be made from a solder
and a flux. The solder stencil is removed, with
Islands of solder paste
at selected locations
be left on the board. The solder paste can then be heated,
to burn off the flux, causing the solder
melts and withdraws
and solder beads
that forms over
the walls
and the respective solder mask holes thereof
protrude. Determine the dimensions of the solder mask and stencil mask holes
the final
Shape of the solder beads.
Consequently, you can
Test access point structures implemented directly along the track
but have a diameter that is large enough
to be probed, and still hold board layout requirements
one.
Die
Testzugriffspunktstrukturen können durch
Halterungssonden während
eines Testens der gedruckten Schaltungsplatine sondiert werden.
Die Testzugriffspunktstrukturen können durch die Halterungssonden
oder andere Vorrichtungen verformt werden, um jegliche mögliche Oberflächenoxide
oder Verunreinigungsstoffe zu stören
und einen besseren elektrischen Kontakt mit Halterungssonden während eines
Tests sicherzustellen.The
Test access point structures can by
Bracket probes during
testing of the printed circuit board.
The test access point structures may pass through the mounting probes
or other devices are deformed to any possible surface oxides
or contaminants
and better electrical contact with mounting probes during a
To ensure tests.
Ein
vollständigeres
Verständnis
dieser Erfindung und viele der zugehörigen Vorteile derselben werden
ohne weiteres ersichtlich, wenn dieselbe durch Bezugnahme auf die
folgende detaillierte Beschreibung betrachtet in Verbindung mit
den zugehörigen
Zeichnungen ersichtlicher wird, bei denen gleiche Bezugszeichen
die gleichen oder ähnliche
Komponenten angeben.One
complete
understanding
of this invention and many of the attendant advantages thereof
readily apparent when the same by reference to the
following detailed description considered in connection with
the associated
Draws more apparent in which like reference numerals
the same or similar
Specify components.
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf
die beiliegenden Zeichnungen näher
erläutert.
Es zeigen:preferred
embodiments
The present invention will be described below with reference to FIG
the enclosed drawings closer
explained.
Show it:
1 eine
Querschnittsseitenansicht einer herkömmlichen gedruckten Schaltungsplatine
mit Differenzsignalleiterbahnen, die die x- und die z-Abmessung
in dem x-,y-,z-Koordinatensystem zeigt; 1 a cross-sectional side view of a conventional differential printed circuit board printed circuit board showing the x and z dimensions in the x, y, z coordinate system;
2A eine
Draufsicht der gedruckten Schaltungsplatine von 1,
die die x- und die y-Abmessung der Differenzsignalleiterbahnen in
dem x-,y-,z-Koordinatensystem
zeigt; 2A a plan view of the printed circuit board of 1 showing the x and y dimensions of the differential signal traces in the x, y, z coordinate system;
2B eine
Draufsicht einer gedruckten Schaltungsplatine, die die x- und die
y-Abmessung in dem x-,y-,z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen
mit Kondensatoren zeigt; 2 B a plan view of a printed circuit board showing the x and the y dimension in the x, y, z coordinate system of a pair of differential signal conductors with capacitors;
2C eine
Draufsicht einer gedruckten Schaltungsplatine, die die x- und die
y-Abmessung in dem x-,y-,z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen
mit asymmetrisch angeordneten Testzugriffspunkt-Anschlussflächen zeigt; 2C FIG. 10 is a plan view of a printed circuit board showing the x and y dimensions in the x, y, z coordinate system of a pair of differential signal traces having asymmetrically arranged test access point pads; FIG.
2D eine
Draufsicht einer gedruckten Schaltungsplatine, die die x- und die
y-Abmessung in dem x-,y-,z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen
mit asymmetrisch angeordneten Testzugriffspunkt-Anschlussflächen zeigt; 2D FIG. 10 is a plan view of a printed circuit board showing the x and y dimensions in the x, y, z coordinate system of a pair of differential signal traces having asymmetrically arranged test access point pads; FIG.
2E eine
Draufsicht einer gedruckten Schaltungsplatine, die die x- und die
y-Abmessung in dem x-,y-,z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen
mit Kondensatoren mit asymmetrisch angeordneten Testzugriffspunkt-Anschlussflächen zeigt; 2E Figure 4 is a plan view of a printed circuit board showing the x and y dimensions in the x, y, z coordinate system of a pair of differential signal traces with capacitors having asymmetrically arranged test access point pads;
2F eine
Draufsicht einer gedruckten Schaltungsplatine, die die x- und die
y-Abmessung in dem x-,y-,z-Koordinatensystem eines Paars von Differenzsignalleiterbahnen
mit Kondensatoren zeigt, die Testzugriffspunkt-Anschlussflächen integriert
mit den Kondensatoren aufweisen; 2F a top view of a printed circuit board showing the x and y dimensions in the x, y, z coordinate system of a pair of differential signal traces with capacitors having test access point pads integrated with the capacitors;
3A eine
Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine,
die die x- und die y-Abmessung in dem x-,y-,z-Koordinatensystem
einer Leiterbahn mit einer Testzugriffspunktstruktur zeigt, die
gemäß den Prinzipien
der Erfindung implementiert ist; 3A a plan view of a portion of a printed circuit board showing the x and y dimensions in the x, y, z coordinate system of a trace having a test access point structure implemented in accordance with the principles of the invention;
3B eine
Querschnittsseitenansicht, die die x- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und der Leiterbahn von 3A zeigt; 3B FIG. 4 is a cross-sectional side view showing the x and z dimensions in the x, y, z coordinate system of the portion of the printed circuit board and the trace of FIG 3A shows;
3C eine
Querschnittsseitenansicht des Abschnitts der gedruckten Schaltungsplatine
und der Leiterbahn von 3A und 3B, die
die y- und die z-Abmessung
in dem x-,y-,z-Koordinatensystem zeigt; 3C a cross-sectional side view of the portion of the printed circuit board and the conductor of 3A and 3B showing the y and z dimensions in the x, y, z coordinate system;
4 ein
Betriebsflussdiagramm, das ein bevorzugtes Verfahren zum Herstellen
einer Testzugriffspunktstruktur der Erfindung einer Leiterbahn einer
gedruckten Schaltungsplatine darstellt; 4 FIG. 10 is an operational flow diagram illustrating a preferred method of fabricating a test access point structure of the invention of a printed circuit board trace; FIG.
5A eine
Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine,
die die x- und die y-Abmessung in dem x-,y-,z-Koordinatensystem
eines Paars von Differenzleiterbahnen mit Testzugriffspunktstrukturen
zeigt, die gemäß dem Verfahren
von 4 implementiert sind; 5A 12 is a plan view of a portion of a printed circuit board showing the x and y dimensions in the x, y, z coordinate system of a pair of differential traces having test access point structures formed in accordance with the method of FIG 4 are implemented;
5B eine
Querschnittsseitenansicht, die die x- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und der Leiterbahn von 5A nach einer Aufbringung der
Lötmittelmaske
aber vor einer Aufbringung einer Lötmittelpaste zeigt; 5B FIG. 4 is a cross-sectional side view showing the x and z dimensions in the x, y, z coordinate system of the portion of the printed circuit board and the trace of FIG 5A after applying the solder mask but before application of a solder paste shows;
5C eine
Querschnittsseitenansicht, die die y- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und der Leiterbahn von 5A und 5B nach
einer Aufbringung der Lötmittelmaske aber
vor einer Aufbringung einer Lötmittelpaste
zeigt; 5C 4 is a cross-sectional side view showing the y and z dimensions in the x, y, z coordinate system of the printed circuit board and trace sections of FIG 5A and 5B after applying the solder mask but before application of a solder paste shows;
5D eine
Querschnittsseitenansicht, die die x- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und einer Leiterbahn von 5A – 5C nach
einer Aufbringung einer Lötmittelpaste zeigt; 5D a cross-sectional side view showing the x and z dimension in the x, y, z coordinate system of the portion of the printed circuit board and a trace of 5A - 5C after applying a solder paste shows;
5E eine
Querschnittseitenansicht, die die y- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und einer Leiterbahn von 5A – 5D nach
einer Aufbringung einer Lötmittelpaste zeigt; 5E a cross-sectional side view showing the y and z dimensions in the x, y, z coordinate system of the printed circuit board portion and a trace of 5A - 5D after applying a solder paste shows;
5F eine
Querschnittseitenansicht, die die x- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und einer Leiterbahn von 5A – 5E nach
einem Löten
zeigt; 5F a cross-sectional side view showing the x and z dimensions in the x, y, z coordinate system of the printed circuit board portion and a trace of 5A - 5E after soldering shows;
5G eine
Querschnittseitenansicht, die die y- und die z-Abmessung in dem
x-,y-,z-Koordinatensystem des Abschnitts der gedruckten Schaltungsplatine
und einer Leiterbahn von 5A – 5F nach
einem Löten
zeigt; 5G a cross-sectional side view showing the y and z dimensions in the x, y, z coordinate system of the printed circuit board portion and a trace of 5A - 5F after soldering shows;
6A eine
Querschnittseitenansicht eines Abschnitts einer gedruckten Schaltungsplatine,
die eine Leiterbahn innerhalb einer Testzugriffspunktstruktur zeigt,
die gemäß den Prinzipien
der Erfindung implementiert ist; 6A a cross-sectional side view of a portion of a printed circuit board, the shows a trace within a test access point structure implemented in accordance with the principles of the invention;
6B eine
Querschnittsseitenansicht, die den Abschnitt der gedruckten Schaltungsplatine
von 6A nach einem in Kompressionskontakt Kommen mit
einer Halterungssonde zeigt; 6B a cross-sectional side view showing the portion of the printed circuit board of 6A after coming into compression contact with a mounting probe;
7 eine
vergrößerte Querschnittsmikrofotografie
einer Testzugriffspunktstruktur auf einer Leiterbahn einer gedruckten
Schaltungsplatine gemäß der Erfindung; 7 an enlarged cross-sectional micrograph of a test access point structure on a printed circuit board printed circuit board according to the invention;
8A eine
Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine,
die eine Lötmittelmaske über einer
Leiterbahn zeigt, gemäß einem Verfahren
der Erfindung; 8A a plan view of a portion of a printed circuit board showing a solder mask over a conductor track according to a method of the invention;
8B eine
Draufsicht eines Abschnitts einer Lötmittelschablonenmaske gemäß einem
Verfahren der Erfindung; 8B a plan view of a portion of a solder stencil mask according to a method of the invention;
8C eine
Draufsicht eines Abschnitts einer gedruckten Schaltungsplatine,
die eine Lötmittelschablonenmaske
zeigt, die eine Lötmittelmaske überlagert,
die eine Leiterbahn auf einer gedruckten Schaltungsplatine überlagert,
gemäß der Erfindung; 8C FIG. 12 is a plan view of a portion of a printed circuit board showing a solder stencil mask overlying a solder mask overlying a trace on a printed circuit board according to the invention; FIG.
9A eine
Draufsicht, die das länglich
abgerundete Loch in der Lötmittelmaske
von 8A – 8C zeigt; 9A a plan view of the oblong rounded hole in the solder mask of 8A - 8C shows;
9B eine
Draufsicht, die das quadratische Loch in dem Lötmittelschablonenloch von 8B – 8C zeigt; 9B a plan view of the square hole in the solder stencil hole of 8B - 8C shows;
10 ein
Betriebsflussdiagramm, das ein Verfahren zur Herstellung einer Testzugriffspunktstruktur
auf einer Leiterbahn einer gedruckten Schaltungsplatine gemäß der Erfindung
darstellt; 10 an operational flowchart illustrating a method of fabricating a test access point structure on a printed circuit board trace according to the invention;
11 eine
seitliche Querschnittsseitenansicht, die einen Abschnitt einer gedruckten
Schaltungsplatine mit einer Testzugriffspunktstruktur an einer Leiterbahn
einer gedruckten Schaltungsplatine und eine Halterungssonde, die
die Testzugriffspunktstruktur berührt, gemäß der Erfindung zeigt; und 11 12 is a side cross-sectional side view showing a portion of a printed circuit board having a test access point structure on a printed circuit board trace and a mounting probe contacting the test access point structure in accordance with the invention; and
12 ein
Betriebsflussdiagramm, das ein Verfahren zum Testen einer Testzugriffspunktstruktur an
einer Leiterbahn einer gedruckten Schaltungsplatine gemäß der Erfindung
darstellt. 12 an operational flowchart illustrating a method of testing a test access point structure on a printed circuit board trace according to the invention.
Diese
Erfindung bezieht sich auf die US-Patentanmeldung Seriennr. 10/670,649,
mit dem Titel Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen
und Verfahren zum Herstellen derselben, eingereicht am 24. September
2003 von Kenneth P. Parker, Ronald J. Peiffer und Glen E. Leinbach
und übertragen
an Agilent Technologies, Inc., die die grundlegenden Konzepte von
Wulstsonden oder Testzugriffspunktstrukturen auf einer gedruckten Schaltungsplatine
lehrt und hierin durch Bezugnahme aufgenommen ist.These
The invention relates to US patent application Ser. 10 / 670.649,
titled Printed Circuit Board Test Access Point Structures
and method of manufacturing the same, filed on September 24
2003 by Kenneth P. Parker, Ronald J. Peiffer and Glen E. Leinbach
and transfer
at Agilent Technologies, Inc., which covers the basic concepts of
Bead probes or test access point structures on a printed circuit board
teaches and is incorporated herein by reference.
Unter
jetziger detaillierter Bezugnahme auf die Erfindung erkennen Fachleute
auf dem Gebiet, dass an einer Leiterbahn, die in einem x-,y-,z-Koordinatensystem
definiert ist, wobei die x-Abmessung die Leiterbahnbreite darstellt,
die y-Abmessung die Leiterbahnlänge
darstellt und die z-Abmessung
die Leiterbahndicke darstellt, vorliegende Techniken für eine Testzugriffspunktplatzierung
auf einer gedruckten Schaltungsplatine lediglich die x- und die
y-Abmessung verwenden.
Die vorliegende Erfindung nimmt durch ein Ausnutzen der z-Abmessung,
d. h. der Leiterbahndicke, einen unterschiedlichen Ansatz. In dieser
Hinsicht ist die Testzugriffspunktstruktur der Erfindung ein örtlich begrenzter „hoher
Punkt" an einer
Gedruckte-Schaltungsplatine-Leiterbahn, der die Impedanz der Leiterbahn
nicht erheblich stört
und der mit einer Sonde anvisiert werden kann. Überall in dieser Beschreibung
werden Testzugriffspunktstruktur und Wulstsondenstruktur austauschbar
verwendet.Under
Now, detailed reference to the invention will be apparent to those skilled in the art
in the field, that on a trace, in an x, y, z coordinate system
is defined, where the x-dimension represents the track width,
the y dimension the trace length
represents and the z-dimension
represents the trace thickness, present techniques for a test access point placement
on a printed circuit board, only the x and the
Use y dimension.
The present invention takes advantage of exploiting the z dimension,
d. H. the conductor track thickness, a different approach. In this
The test access point structure of the invention is a localized high
Point "at one
Printed circuit board trace, showing the impedance of the trace
does not bother significantly
and which can be targeted with a probe. Everywhere in this description
Both test access point structure and bead probe structure become interchangeable
used.
3A – 3C stellen
ein exemplarisches Ausführungsbeispiel
einer Testzugriffspunktstruktur dar, die gemäß der Erfindung implementiert
ist. Wie es in 3A – 3C gezeigt
ist, umfasst eine gedruckte Schaltungsplatine 1 ein Substrat 5,
eine Masseebene 4 und zumindest eine dielektrische Schicht 3 mit
einer Leiterbahn 2, die auf dieselbe gedruckt, aufgebracht
oder anderweitig an derselben angebracht ist. Eine Lötmittelmaske 6 mit
einem Loch 7, das über
der Leiterbahn 2 bei einer Position gebildet ist, bei der
eine Testzugriffspunktstruktur 8 positioniert ist, ist über die
freigelegten Oberflächen
der dielektrischen Schicht 3 und der Leiterbahnschicht 2 geschichtet.
Eine Testzugriffspunktstruktur 8 ist leitfähig an der
Leiterbahn 2 innerhalb des Lötmittelmaskenlochs 7 bei
dem Testzugriffspunkt angebracht. Die Testzugriffspunktstruktur 8 steht über die
freiliegenden umgebenden Oberflächen
der Lötmittelmaske 6 vor,
um einen freiliegenden örtlich
begrenzten hohen Punkt an der Leiterbahn 2 zu bilden, der
als ein Testziel durch eine Halterungssonde während eines Testens der gedruckten
Schaltungsplatine 1 verwendet werden kann. Bei einem Ausführungsbeispiel ist
die Testzugriffspunktstruktur 8 ein Lötmittelwulst mit einer Länge (in
die y-Abmessung), die größer als die
Breite (in die x-Abmessung) der Leiterbahn ist, um einen maximalen
Sondenzugriffserfolg zu liefern. 3A - 3C illustrate an exemplary embodiment of a test access point structure implemented in accordance with the invention. As it is in 3A - 3C includes a printed circuit board 1 a substrate 5 , a ground plane 4 and at least one dielectric layer 3 with a conductor track 2 printed, applied or otherwise attached to the same. A solder mask 6 with a hole 7 that over the track 2 is formed at a position where a test access point structure 8th is positioned over the exposed surfaces of the dielectric layer 3 and the wiring layer 2 layered. A test access point structure 8th is conductive to the track 2 inside the solder mask hole 7 attached to the test access point. The test access point structure 8th stands over the exposed surrounding surfaces of the solder mask 6 in front of an exposed localized high point on the track 2 formed as a test target by a mounting probe during a test of the printed circuit board 1 can be used. In one embodiment, the test access point structure is 8th a solder bead having a length (in the y dimension) greater than the width (in the x dimension) of the trace to provide maximum probe access efficiency.
Bei
einem exemplarischen Verfahren zur Herstellung der Testzugriffspunktstrukturen 8 kann die
Erfindung bestehende Gedruckte-Schaltungsplatine-Fertigungsprozesse
verwenden, wodurch Kosten niedrig gehalten werden. Wie es auf dem
Gebiet bekannt ist, ist praktisch jede gedruckte Schaltungsplatine
aufgebaut, wobei Hochgeschwindigkeitssignale an den äußeren Schichten
aufgrund der Möglichkeit
auftreten, Impedanzen an den äußeren Schichten
einfacher zu steuern. Die zwei äußeren Schichten
sind ferner typischerweise mit einer Lötmittelmaske beschichtet, die
verwendet wird, um sicherzustellen, dass lediglich freigelegte Bereiche
aus Kupfer (oder anderen leitfähigen
Materialien) eine Lötmittelpaste
halten, die über
einen Siebdruckprozess aufgebracht wird. Löcher in der Lötmittelmaske stellen
sicher, dass lediglich diese Bereiche von Kupfer, die gelötet werden
sollten, eine Lötmittelpaste empfangen.In an exemplary method of fabricating the test access point structures 8th For example, the invention can use existing printed circuit board manufacturing processes, thereby keeping costs down. As is known in the art, virtually every printed circuit is board, high-speed signals appearing on the outer layers due to the ability to more easily control impedances on the outer layers. The two outer layers are also typically coated with a solder mask that is used to ensure that only exposed areas of copper (or other conductive materials) hold a solder paste applied via a screen printing process. Holes in the solder mask ensure that only those areas of copper that should be soldered receive a solder paste.
4 ist
ein Betriebsflussdiagramm, das ein bevorzugtes Verfahren 200 zur
Herstellung einer Testzugriffspunktstruktur an einer Leiterbahn
einer gedruckten Schaltungsplatine darstellt, und 5A – 5G umfassen
verschiedene Ansichten eines Abschnitts einer gedruckten Schaltungsplatine 10 während einer
Herstellung der Testzugriffspunktstruktur 18a, 18b gemäß dem Verfahren
von 4. Unter jetziger Bezugnahme auf 4 mit
zusätzlicher
Bezugnahme auf 5A – 5G wird
bei dem bevorzugten Verfahren zur Herstellung der Testzugriffspunktstrukturen
der Erfindung die gedruckte Schaltungsplatine 10 bei einem
Schritt 201 bis zu dem Punkt eines Druckens, Aufbringens
oder anderweitigen Schichtens der Leiterbahnen 12a, 12b gefertigt,
an denen die Testzugriffspunktstrukturen 18a, 18b implementiert
werden sollen. Bei einem Schritt 202 werden länglich abgerundete
Testzugriffspunktlöcher 17a, 17b (zusätzlich zu
Löchern 19a, 19b, 19c, 19d für die herkömmlichen
Punkte aus einem Lötmittel – z. B.
Komponentenanschlussstift-zu-Leiterbahn-Lötmittelpunkte)
bei der Gedruckte-Schaltungsplatine-Lötmittelmaske 16 bei
Positionen über
den Leiterbahnen 12a, 12b bei gewünschten
Testzugriffspunkten definiert und implementiert, wie es in 5A, 5B und 5C dargestellt
ist. 4 is an operating flow chart, which is a preferred method 200 for producing a test access point structure on a printed circuit board trace, and 5A - 5G include various views of a portion of a printed circuit board 10 during manufacture of the test access point structure 18a . 18b according to the method of 4 , With reference now to 4 with additional reference to 5A - 5G In the preferred method of making the test access point structures of the invention, the printed circuit board becomes 10 at one step 201 to the point of printing, applying or otherwise laminating the tracks 12a . 12b manufactured where the test access point structures 18a . 18b to be implemented. At one step 202 become oblong rounded test access point holes 17a . 17b (in addition to holes 19a . 19b . 19c . 19d for the conventional points from a solder - z. Component pin-to-conductor solder dots) on the printed circuit board solder mask 16 at positions above the tracks 12a . 12b defined and implemented at desired test access points, as described in 5A . 5B and 5C is shown.
Die
Positionen der Testzugriffspunktlöcher 17a, 17b in
der Lötmittelmaske 16 sind
durch Regeln über
eine minimale Sondenbeabstandung und eine Nähe zu anderen Vorrichtungen,
die vermieden werden muss, bestimmt. Bei einem Schritt 203 werden Löcher in
einer Lötmittelschablone
(in 8B gezeigt) definiert und bei einem Schritt 204 wird
die Lötmittelschablone über der
Maske 16 (in 8C gezeigt) aufgebracht, derart,
dass die Löcher
in der Lötmittelschablone über den
Testzugriffspunktlöchern 17a, 17b in
der Lötmittelmaske 16 entlang
einer Diagonalen in der Lötmittelschablone
ausgerichtet sind.The locations of the test access point holes 17a . 17b in the solder mask 16 are determined by rules about minimum probe spacing and proximity to other devices that must be avoided. At one step 203 holes are made in a solder mask (in 8B shown) and in one step 204 Will the solder mask over the mask 16 (in 8C shown), such that the holes in the solder mask over the test access point 17a . 17b in the solder mask 16 aligned along a diagonal in the solder stencil.
Wenn
die Testzugriffspunktlöcher 17a, 17b positioniert
sind, und die Lötmittelmaske 16 erzeugt ist,
fährt eine
Gedruckte-Schaltungsplatine-Fertigung fort, wie es auf dem Gebiet
normal ist. Zu diesem Zweck wird bei einem Schritt 205 eine
Lötmittelpaste 11 unter
Verwendung des standardmäßigen gut
bekannten Siebdruckprozesses auf die Platine 10 aufgebracht,
wodurch die Lötmittelmaskenlöcher 17a, 17b gefüllt werden,
wie es bei dem Loch 17a in 5D und 5E dargestellt
ist. Die Fläche
des Lochs (31 in 8B) und
die Dicke der Lötmittelschablone
bestimmen das Volumen der Lötmittelpaste 11,
das sich schließlich
in dem Loch 17a befindet. Es ist zu beachten, dass das
Lötmittelmaskenloch eventuell
nicht vollständig
gefüllt
ist, wenn die Lötmittelpaste
aufgebracht ist, aber jegliche Fehlstellen bzw. Hohlräume während des
Aufschmelzschrittes gefüllt
werden. Bei einem Schritt 206 wird die Lötmittelschablone
entfernt, wobei Ziegel oder Inseln 11 aus Lötmittelpaste
bleiben, wie es in 5D und 5E gezeigt
ist.If the test access point holes 17a . 17b are positioned, and the solder mask 16 is generated, a printed circuit board manufacturing continues as is normal in the field. For this purpose, in one step 205 a solder paste 11 using the standard well-known screen printing process on the board 10 applied, causing the solder mask holes 17a . 17b be filled, as is the case with the hole 17a in 5D and 5E is shown. The area of the hole ( 31 in 8B ) and the thickness of the solder stencil determine the volume of the solder paste 11 Finally, in the hole 17a located. It should be noted that the solder mask hole may not be completely filled when the solder paste is applied, but any voids are filled during the reflow step. At one step 206 the solder mask is removed, leaving bricks or islands 11 stay out of solder paste as it is in 5D and 5E is shown.
Bei
einem Schritt 207 wird die Lötmittelpaste z. B. unter Verwendung
einer Aufschmelzlöttechnik an
die leitfähigen
Bereiche gelötet,
die durch die Lötmittelmaske
freigelegt sind. Löten
ist ein sehr gut ersichtlicher Prozess. Wie es auf dem Gebiet bekannt ist,
ist die Lötmittelpaste
vom Volumen her näherungsweise
50 % Metall und 50 % Flussmittel. Wenn die Lötmittelpaste während eines
Aufschmelzlötens schmilzt,
brennt das Flussmittel ab, wobei eine Oxidation des Lötmittels
verhindert wird und das Endvolumen reduziert wird. Eine Oberflächenspannung
bewirkt, dass sich die Paste von einer rechteckigen Form, wie dieselbe
durch das Schablonenloch definiert ist, zu einer halbelliptischen
Form umbildet, die durch das freiliegende Kupfer definiert ist.
Somit zieht sich das geschmolzene Lötmittel von den Wänden 20 des
Testzugriffspunktlochs 17a in der Lötmaske 16 und zurück und bildet
einen Wulst 18, wie es in 5F und 5G dargestellt
ist, der eine gewisse Strecke 21 über die Lötmittelmaske 16 vorstehen kann.
Diese Strecke oder eine Testzugriffspunktstrukturdicke 21 in
die z-Abmessung des x-,y-,z-Koordinatensystems
ist durch die Fläche
der freibiegenden Leiterbahn 12a, 12b und das
ursprüngliche
Volumen der Lötmittelpaste 11 bestimmt.At one step 207 is the solder paste z. Soldered using a reflow soldering technique to the conductive areas exposed by the solder mask. Soldering is a very obvious process. As is known in the art, solder paste is approximately 50% metal by volume and 50% flux by volume. As the solder paste melts during reflow soldering, the flux burns off, preventing oxidation of the solder and reducing the end volume. A surface tension causes the paste to reform from a rectangular shape as defined by the stencil hole to a semi-elliptical shape defined by the exposed copper. Thus, the molten solder pulls from the walls 20 the test access point hole 17a in the solder mask 16 and back, forming a bead 18 as it is in 5F and 5G shown is a certain distance 21 over the solder mask 16 can protrude. This route or a test access point structure thickness 21 in the z dimension of the x, y, z coordinate system is defined by the area of the floating track 12a . 12b and the original volume of solder paste 11 certainly.
Ein
wichtiger Faktor zum Sondieren einer Wulstsonde oder eines Testzugriffspunkts
besteht in dem elektrischen Kontaktwiderstand desselben mit der
Halterungssonde, die denselben berührt. Wulstsonden weisen eventuell
Oberflächenverunreinigungsstoffe,
Reste oder Oxide auf der äußeren Oberfläche auf
oder entwickeln dieselben, die die Kontaktimpedanz entweder verschlechtern
oder erhöhen. Ein
exempla risches Verfahren, um dieses Kontaktimpedanzproblem aufgrund
von Oberflächenresten
zu überwinden,
besteht darin, die Wulstsonde mit der Halterungssonde zu verformen. 6A stellt
ein Substrat 25, wie beispielsweise ein FR4-Platine-Substrat,
eine Masseebene 24, ein Dielektrikum 23, eine Leiterbahn 22,
eine Lötmittelmaske 26 mit
einem Loch 27, das über
der Leiterbahn 22 bei einer Position gebildet ist, bei
der eine Testzugriffspunktstruktur oder Wulstsonde 28 über der
freiliegenden Oberfläche
der Leiterbahn 22 geschichtet ist, dar. Wie es in 6A gezeigt
ist, weist der Testzugriffspunkt 28 nach einem Lötmittelaufschmelzen
eine relativ abgerundete obere Oberfläche auf.An important factor in probing a bead probe or test access point is the electrical contact resistance thereof with the mounting probe contacting it. Bead probes may have or develop surface contaminants, residues or oxides on the outer surface that either worsen or increase the contact impedance. An exemplary method to overcome this contact impedance problem due to surface residues is to deform the bead probe with the mounting probe. 6A represents a substrate 25 , such as a FR4 board substrate, a ground plane 24 , a dielectric 23 , a track 22 , a solder mask 26 with a hole 27 that over the track 22 is formed at a position where a test access point structure or bead probe 28 over the exposed surface surface of the track 22 is stratified, as it is in 6A is shown, the test access point 28 after solder reflow has a relatively rounded top surface.
6B stellt
den gleichen Testzugriffspunkt 28 mit einer verformten
oberen Oberfläche 32 dar, nachdem
eine Halterungssonde (nicht gezeigt) den Testzugriffspunkt 28 mit
einer vorbestimmten Größe einer
Kraft berührt
hat. Für
die Zwecke einer Erörterung
nehme man an, dass die Halterungssonde eine flache Oberfläche aufweist,
die mit dem Testzugriffspunkt oder dem Wulst 28 in Kontakt
kommt. Falls der Krümmungsradius
eng genug ist, unterliegt die Testzugriffspunktstruktur 28,
die aus einem Lötmittel
hergestellt ist, einer Verformung, wenn eine Halterungssonde dieselbe
mit einer vorbestimmten Größe einer Kraft
berührt.
Eine typische Halterungssondenkraft ist näherungsweise 113,4 – 226,8
g (4 – 8
Unzen). Die Dehngrenze typischer Lötmittel (sowohl verbleit als
auch bleifrei) ist näherungsweise
344,7 Bar (5000 psi). Wenn somit eine Halterungssonde einen neu gebildeten
Wulst oder einen Testzugriffspunkt 28 das erste Mal komprimierend
berührt,
verformt sich der Testzugriffspunkt 28 mit einem im Wesentlichen
abgeflachten oberen Ende, wie es in 6B gezeigt
ist. Der flache Bereich 32 wächst, wenn sich das Lötmittel
verformt, bis der flache Bereich 32 groß genug ist, um die Halterungssondenkraft
zu tragen. Der Prozess eines Verformens des Wulstes oder des Testzugriffspunkts 28 verlagert
jegliche Oberflächenoxide, Verunreinigungsstoffe
oder Reste und gibt der Halterungssonde einen hervorragenden elektrischen
Kontakt mit dem Lötmittel
des Testzugriffspunkts 28. 7 stellt
eine vergrößerte Querschnittsmikrofotografie
eines tatsächlichen
Testzugriffspunkts 28 über einer
Leiterbahn 22 dar, nachdem der Testzugriffspunkt 28 durch
eine Halterungssonde verformt wurde, um eine flache obere Oberfläche 32 aufzuweisen. 6B sets the same test access point 28 with a deformed upper surface 32 after a mount probe (not shown) represents the test access point 28 has touched with a predetermined amount of force. For purposes of discussion, assume that the mounting probe has a flat surface with the test access point or bead 28 comes into contact. If the radius of curvature is tight enough, the test access point structure is subject 28 that is made of a solder, a deformation when a mount probe contacts the same with a predetermined amount of force. A typical mount probe force is approximately 113.4 - 226.8 g (4 - 8 ounces). The yield strength of typical solders (both leaded and unleaded) is approximately 344.7 bar (5000 psi). Thus, if a mounting probe has a newly formed bead or test access point 28 Touching for the first time compresses the test access point 28 with a substantially flattened upper end, as in 6B is shown. The flat area 32 grows when the solder deforms until the flat area 32 is large enough to carry the mount probe force. The process of deforming the bead or test access point 28 displaces any surface oxides, contaminants or residues and gives the mount probe excellent electrical contact with the test access point solder 28 , 7 Fig. 10 illustrates an enlarged cross-sectional microphotograph of an actual test access point 28 over a track 22 after the test access point 28 was deformed by a mounting probe to a flat upper surface 32 exhibit.
Analog
kann man sich eine Kartoffel als eine Wulstsonde und die Kartoffelhaut
als Oberflächenverunreinigungen,
Reste oder Oxide vorstellen. Die Kartoffel wird auf eine flache
harte Oberfläche
platziert. Ein zweites Objekt, das eine Halterungssonde darstellt
und eine flache, harte Oberfläche
mit einem Durchmesser aufweist, der zumindest so groß wie derselbe
der Kartoffel ist, wird in einen Kompressionskontakt mit der Kartoffel
gebracht, bis die Oberfläche
der Kartoffel beginnt, sich zu verformen und abzuflachen. Wenn dies
geschieht, wird die Kartoffelhaut verformt und die flache Oberfläche des
zweiten Objekts, das die Halterungssonde darstellt, kommt in Kontakt
mit der Innenseite der Kartoffel, die ein nicht verunreinigtes Lötmittel
der Wulstsonde darstellt.Analogous
You can get a potato as a bead probe and the potato skin
as surface contaminants,
Imagine radicals or oxides. The potato is on a flat
hard surface
placed. A second object representing a mounting probe
and a flat, hard surface
having a diameter at least as large as the same
The potato is in compression contact with the potato
brought up the surface
the potato starts to deform and flatten. If this
happens, the potato skin is deformed and the flat surface of the
second object, which represents the mounting probe, comes into contact
with the inside of the potato containing a non-contaminated solder
represents the bead probe.
Als
ein beispielhaftes Modell beträgt
die Dehngrenze des Lötmittels
näherungsweise
344,7 Bar (5000psi) oder 2,268 g pro 0,0006452mm2 (0,005 Pfund
pro tausendstel Quadratzoll) oder 2268 mg pro 0,0006452mm2 (0,08 Unzen pro tausendstel Quadratzoll).
Um somit eine typische flache Sonde mit 113,4 g (4 Unzen) zu tragen,
muss der abgeflachte Bereich 32 des Testzugriffspunkts 18 0,03226
mm2 (4/0,08 oder 50 tausendstel Quadratzoll)
betragen. Man nehme einen 127 μm
(5 tausendstel Zoll) breiten mal 508 μm (20 tausendstel Zoll) langen
Wulst 18 an, der näherungsweise
76,2 μm
(3 tausendstel Zoll) hoch ist. Man nehme an, dass, wenn die Halterungssonde
den Wulst 18 erstmals berührt, es keinen abgeflachten
Oberflächenbereich
gibt. Wenn dann die Halterungssonde auf das Lötmittel herunterdrückt, nähert sich
der Bereich, der abgeflacht ist, 32 einer Ellipse mit einem Breite-Länge-Verhältnis von
1:4 an. Wenn sich dieser Be reich vergrößert, beginnt sich die Lötmitteldehnung
zu verlangsamen, bis es eine „Standfläche" von 0,03226 mm2 (50 tausendstel Quadratzoll) oder in etwa
1/2 der Gesamtfläche
des Wulstes selbst gibt. Wenn der Oberflächenbereich einmal groß genug
ist, um die Halterungssondenkraft zu tragen, tritt keine weitere
Verformung auf. Ein nachfolgendes Sondieren erzeugt keine weitere
Verformung.As an exemplary model, the yield strength of the solder is approximately 344.7 bar (5000 psi) or 2.268 g per 0.0006452 mm 2 (0.005 pounds per thousandth of a square inch) or 2268 mg per 0.0006452 mm 2 (0.08 ounces per thousandth of a square inch). Thus, to carry a typical flat-bottomed 113.4 g (4 ounce) probe, the flattened area must 32 the test access point 18 0.03226 mm 2 (4 / 0.08 or 50 thousandths of a square inch). Take a 127 μm (5 mils) wide by 508 μm (20 mils) long ridge 18 which is approximately 76.2 μm (3 mils) high. Suppose that if the bracket probe the bead 18 first touched, there is no flattened surface area. Then, when the retainer probe presses down on the solder, the area that is flattened approaches 32 to an ellipse with a width-to-length ratio of 1: 4. As this area increases, the solder elongation begins to slow until there is a "footprint" of 0.03226 mm 2 (50 mils) or about 1/2 of the total area of the bead itself, if the surface area is once large enough no further deformation occurs to support the probe force, and subsequent probing will not cause any further deformation.
Ein
Wulst 18, der zu klein ist, verflacht sich bis zu dem Punkt,
bei dem die Verformung katastrophal ist, wobei bewirkt wird, dass
der Wulst „sich
pilzmäßig ausbreitet" und sich auf die
Lötmittelmaske verflacht.
Als ein Ergebnis können
Teile derselben abbrechen. Falls jedoch ein Wulst 18 zu
groß ist,
ist die Größe einer
Verformung klein und die Oberflächenverunreinigungsstoffe
werden eventuell nicht genug verlagert, um einen guten elektrischen
Kontakt zu ergeben. Somit ist die Größe des Wulstes 18 mit
Bezug auf die erwartete Sondierungskraft ein wichtiger Entwurfsparameter.
Die Erfinder haben bestimmt, dass die Größe einer Verformung, die bei dem
obigen Beispiel vorgeschlagen wird, und das unten beschriebene Herstellungsverfahren
hervorragende Ergebnisse für
eine Langlebigkeit und einen Kontaktwiderstand des Testzugriffspunkts
(des Wulstes) 18 ergeben.A bead 18 which is too small flattens to the point where the deformation is catastrophic, causing the bead to "mushroom" and flatten onto the solder mask. As a result, parts thereof may break off bead 18 is too large, the amount of deformation is small and the surface contaminants may not shift enough to give good electrical contact. Thus, the size of the bead 18 an important design parameter with respect to the expected exploratory force. The inventors have determined that the amount of deformation proposed in the above example and the manufacturing method described below are excellent in longevity and contact resistance of the test access point (the bead). 18 result.
Ein
Verfahren zum Herstellen von Wulstsonden wird mit Bezug auf 8A – 8C, 9A – 9B und 10 erörtert. Bei
einem exemplarischen Verfahren zur Herstellung des Testzugriffspunkts 28 der
Erfindung wird eine gedruckte Schaltungsplatine mit Leiterbahnen
gemäß einem
herkömmlichen
Fertigungsverfahren bei einem Schritt 71 gefertigt. Eine
erwünschte
Testposition (erwünschte
Testpositionen) entlang der Leiterbahn (Leiterbahnen) auf einer
gedruckten Schaltungsplatine wird (werden) bei einem Schritt 72 bestimmt
und als länglich
abgerundete Testzugriffspunktlöcher
implementiert. Ein Testzugriffspunkt sollte einen vorbestimmten
minimalen Abstand weg von anderen Testzugriffspunkten und Vorrichtungen,
die an der gedruckten Schaltungsplatine befestigt sind, sein, mit einer
vorbestimmten Sicherheitsspanne, um sicherzustellen, dass die Halterungssonde,
die verwendet wird, um den Testzugriffspunkt 28 zu berühren, andere
Testzugriffspunkte, Halterungssonden, die andere Testzugriffspunkte
berühren,
oder andere Vorrichtungen, die an der gedruckten Schaltungsplatine
befestigt sind, nicht stört.
Der Abstand zwischen Testzugriffspunkten ist weitgehend durch die
Größe der Halterungssonde
bestimmt, die verwendet wird, um die verschiedenen Testzugriffspunkte
an der gedruckten Schaltungsplatine zu berühren.A method for producing bead probes will be described with reference to FIG 8A - 8C . 9A - 9B and 10 discussed. In an exemplary method of making the test access point 28 The invention is a printed circuit board with printed conductors according to a conventional manufacturing method in one step 71 manufactured. A desired test position (desired test positions) along the trace (s) on a printed circuit board will be taken in one step 72 determined and implemented as oblong rounded test access point holes. A test access point should be a predetermined minimum distance away from other test access points and devices attached to the printed circuit board with a predetermined margin of safety to secure verify that the mount probe used is the test access point 28 Do not disturb other test access points, mounting probes touching other test access points, or other devices attached to the printed circuit board. The distance between test access points is largely determined by the size of the mounting probe used to contact the various test access points on the printed circuit board.
Wie
es oben erörtert
ist, wird (werden) bei Schritt 72 ein länglich abgerundetes (ein Rechteck mit
abgerundeten Enden) Loch (länglich
abgerundete Löcher) 27 (mittels
einer standardmäßigen photooptischen
Verarbeitung) in der Lötmittelmaske 26 über der
Leiterbahn 22 auf der gedruckten Schaltungsplatine (nicht
gezeigt) gebildet. Das länglich
abgerundete Loch 27 kann eine Breite W und eine Länge L aufweisen,
wobei L von der Mitte der zwei kreisförmigen Enden gemessen ist,
wie es in 9A gezeigt ist. Das länglich abgerundete
Loch 27 kann eine Gesamtlänge von L + W aufweisen und
sollte im Wesentlichen die gleiche Breite wie die Leiterbahn 22 direkt
unter demselben aufweisen. Die Länge
des länglich
abgerundeten Lochs kann vorzugsweise entlang der Leiterbahn verlaufen.
Falls die Leiterbahn breiter als 76,2 – 127 μm (3 – 5 tausendstel Zoll) ist,
kann das länglich
abgerundete Loch schmaler als die Leiterbahn sein, um zu verhindern,
dass der Lötmittelwulst
zu groß ist.As discussed above, will (become) at step 72 an oblong rounded (a rectangle with rounded ends) hole (oblong rounded holes) 27 (by standard photo-optical processing) in the solder mask 26 over the track 22 formed on the printed circuit board (not shown). The oblong rounded hole 27 may have a width W and a length L, where L is measured from the center of the two circular ends as shown in FIG 9A is shown. The oblong rounded hole 27 may have a total length of L + W and should be substantially the same width as the track 22 directly below it. The length of the oblong rounded hole may preferably extend along the conductor track. If the trace is wider than 76.2 - 127 μm (3 - 5 mils), the oblong rounded hole may be narrower than the trace to prevent the solder bead from being too large.
Bei
einem Schritt 73 wird ein im Wesentlichen quadratisches
Loch 31 in einer Lötmittelschablonenmaske 30 mittels
standardmäßigen photooptischen, Ätz- oder
Laserbohrprozessen gebildet. Eine Seite des quadratischen Lochs 31 kann
eine Länge
D aufweisen, wie es in 9B gezeigt ist. Bei einem Schritt 74 wird
die Lötmittelschablone 30 auf
die Lötmittelmaske 26 aufgebracht,
wobei die Diagonale des quadratischen Lochs 31 der Lötmittelschablone 30 an
der Mittellinie des länglich
abgerundeten Lochs 27 in der Lötmittelmaske 26 zentriert
ist, wie es in 8C gezeigt ist. Während andere
Konfigurationen und Ausrichtungen möglich sind, maximiert dieses Layout
die Menge an Lötmittelpaste,
die sich schließlich
in einem direkten Kontakt mit der Signalleiterbahn 22 befindet.
Bei einem Schritt 75 wird Lötmittelpaste durch standardmäßige Pastensiebdruckprozesse über der
Lötmittelschablone 30 aufgebracht. Etwas
Lötmittelpaste
kann auf jeder Seite der Signalleiterbahn 22 auf die Lötmittelmaske 26 aufgebracht werden.
Bei einem Schritt 76 wird die Lötmittelschablone 30 von
der Lötmittelmaske 26 entfernt.
Bei einem Schritt 77 wird das Lötmittel durch standardmäßige Lötaufschmelzverfahren
aufgeschmolzen. Die Zentrierung der Diagonale des quadratischen
Lochs 31 maximiert die Fläche der Leiterbahn 22,
die mit einer Lötmittelpaste
bedeckt ist, während
die mögliche „Bewegung", die sich das geschmolzene
Lötmittel bewegen
muss, um während
des Aufschmelzprozesses die Leiterbahn 22 vollständig zu
bedecken, reduziert wird.At one step 73 becomes a substantially square hole 31 in a solder mask mask 30 formed by standard photooptical, etching or laser drilling processes. One side of the square hole 31 may have a length D, as in 9B is shown. At one step 74 becomes the solder mask 30 on the solder mask 26 applied, with the diagonal of the square hole 31 the solder mask 30 at the midline of the oblong rounded hole 27 in the solder mask 26 centered as it is in 8C is shown. While other configurations and orientations are possible, this layout maximizes the amount of solder paste that eventually comes into direct contact with the signal trace 22 located. At one step 75 Solder paste is applied by standard paste screen printing processes over the solder mask 30 applied. Some solder paste may be on each side of the signal trace 22 on the solder mask 26 be applied. At one step 76 becomes the solder mask 30 from the solder mask 26 away. At one step 77 The solder is melted by standard solder reflow processes. The centering of the diagonal of the square hole 31 maximizes the area of the track 22 which is covered with a solder paste, while the possible "movement" that the molten solder must move to during the reflow process, the trace 22 completely covered, is reduced.
Wenn
das Lötmittel
aufgeschmolzen ist, breitet sich dasselbe aufgrund der Affinität desselben
für Kupfer
und anderes leitfähiges
Material an der Leiterbahn 22 aus und tritt aufgrund der
fehlenden Affinität desselben
für das
Maskenmaterial aus der Lötmittelmaske 26 aus.
Somit bildet das geschmolzene Lötmittel
einen Wulst an der freigelegten Leiterbahn aus Kupfer oder einem
anderen leitfähigen
Material. Das quadratische Muster der Lötmittelpaste ermöglicht, dass
Lötmittelpaste
während
eines Schablonierens zuverlässiger
an der Platine klebt und sich nicht ablöst, wenn die Lötmittelschablone 30 von
der Platine entfernt wird. Die Länge
D sollte vorzugsweise nicht kleiner als der Wert sein, der Lötmittel
zuverlässig
auf die Platine aufbringen kann.When the solder is fused, it spreads to the trace due to its affinity for copper and other conductive material 22 due to the lack of affinity thereof for the mask material from the solder mask 26 out. Thus, the molten solder forms a bead on the exposed conductive trace of copper or other conductive material. The square pattern of solder paste allows solder paste to more reliably stick to the board during stenciling and not peel off when the solder stencil 30 removed from the board. The length D should preferably not be less than the value that can reliably apply solder to the board.
Die
Abmessungen der Lötmittelmasken-
und der Schablonenmaskenlöcher
können
verwendet werden, um die Höhe
und die Länge
des Wulstes 18 zu berechnen. Die Höhe des resultierenden Wulstes 18 kann
durch die Fläche
des länglich
abgerundeten Lochs 17 der Lötmittelmaske und das Volumen
der Lötmittelpaste,
das auf die Platine aufgebracht wird, oder der Vor-Aufschmelz-Lötmittelpaste
bestimmt werden. Die Fläche
des länglich
abgerundeten Lochs 17 in der Lötmittelmaske 16 beträgt: Fläche = W·L + n·(W/2)2. Das Vor-Aufschmelz-Lötmittelpastenvolumen ist die
Fläche
des Lötmittelschablonenlochs 31 multipliziert
mit der Schablonendicke T. Das heißt, das Vor-Aufschmelz-Lötmittelpastenvolumen
= T·D2. Da die Lötmittelpaste volumenmäßig näherungsweise
zu 50 % Flussmittel ist, wird in etwa 50 % des Pastenvolumens nach
dem Aufschmelzprozessschritt als ein Lötmittelwulst 18 übrig sein.
Das heißt,
das Nach-Aufschmelz-Lötmittelvolumen
des Wulstes 18 = T·D2/2. Die Höhe H des Wulstes 18 kann
derart sein, dass der resultierende Wulst 18, der auf der
darunter liegenden Signalleiterbahn 12 steht, um 50,8 bis
76,2 μm
(2 bis 3 tausendstel Zoll) über
die Lötmittelmaske 16 vorsteht.
Die Höhe
H des Wulstes 18 ist näherungsweise
das Nach-Aufschmelz-Lötmittelvolumen
geteilt durch die Lötmittelmaskenöffnungsfläche oder: H = (T·D2/2)/(W·L
+ π·(W/2)2) The dimensions of the solder mask and stencil mask holes can be used to determine the height and length of the bead 18 to calculate. The height of the resulting bead 18 can through the area of the oblong rounded hole 17 the solder mask and the volume of the solder paste applied to the board or the pre-fusing solder paste are determined. The area of the oblong rounded hole 17 in the solder mask 16 is: area = W * L + n * (W / 2) 2 . The pre-fusing solder paste volume is the area of the solder template hole 31 multiplied by the stencil thickness T. That is, the pre-fusing solder paste volume = T * D 2 . Since the solder paste is approximately 50% flux by volume, about 50% of the paste volume after the reflow process step becomes a solder bead 18 to be left over. That is, the post-reflow solder volume of the bead 18 = T * D2 / 2. The height H of the bead 18 may be such that the resulting bead 18 that is on the underlying signal trace 12 is 50.8 to 76.2 μm (2 to 3 mils) across the solder mask 16 protrudes. The height H of the bead 18 is approximately the post-reflow solder volume divided by the solder mask opening area or: H = (T · D 2 / 2) / (W * L + π * (W / 2) 2 )
Die
Schablonendicke T, den Schablonenlochdurchmesser D, die Lötmittelmaskenöffnungsbreite
W und die Wulsthöhe
H vorausgesetzt, ist die Wulstlänge
L näherungsweise: L = ((T·D2/2)/(H·W)) – π·W/4 Given the template thickness T, the template hole diameter D, the solder mask opening width W, and the bead height H, the bead length L is approximately: L = ((T · D 2 / 2) / (H · W)) - π · W / 4
11 stellt
eine seitliche Querschnittsansicht einer Halterungssonde dar, die
eine Testzugriffspunktstruktur berührt, gemäß der Erfindung. Wie es in 11 gezeigt
ist, weist eine gedruckte Schaltungsplatine 21 ein Substrat 25,
eine Masseebene 24 und zumindest eine dielektrische Schicht 23 mit
zumindest einer gedruckten Leiterbahn 22 auf, die auf derselben
aufgebracht oder anderweitig an derselben angebracht ist. Eine Lötmittelmaske 26 mit
einem Loch, das über
der Leiterbahn 22 bei einer Position gebildet ist, wo eine
Testzugriffspunktstruktur 28 ist, ist über den freiliegenden Oberflächen der
dielektrischen Schicht 23 und der Leiterbahnschicht 22 positioniert.
Die Testzugriffspunktstruktur 28 ist leitfähig an der
Leiterbahn 22 innerhalb des Lötmittelmaskenlochs 27 bei
dem Testzugriffspunkt angebracht. Die Testzugriffspunktstruktur 28 steht über die
freiliegenden umgebenden Oberflächen
der Lötmittelmaske 26 vor,
um einen freiliegenden örtlich
begrenzten hohen Punkt auf der Leiterbahn 22 zu bilden,
der während
eines Testens der gedruckten Schaltungsplatine 21 durch
eine Halterungssonde 35 elektrisch als ein Testziel berührt werden
kann. 11 FIG. 12 illustrates a side cross-sectional view of a mounting probe contacting a test access point structure according to the invention. FIG. As it in 11 has a printed circuit board 21 a substrate 25 , a ground plane 24 and at least one dielectric layer 23 with at least one printed conductor 22 mounted on or otherwise attached to the same. A solder mask 26 with a hole over the track 22 is formed at a position where a test access point structure 28 is over the exposed surfaces of the dielectric layer 23 and the wiring layer 22 positioned. The test access point structure 28 is conductive to the track 22 inside the solder mask hole 27 attached to the test access point. The test access point structure 28 stands over the exposed surrounding surfaces of the solder mask 26 in front of an exposed localized high point on the track 22 during testing of the printed circuit board 21 through a mounting probe 35 can be touched electrically as a test target.
Wie
es oben erörtert
und in 11 gezeigt ist, wird, wenn die
Halterungssonde 35 in einen anfänglichen Kompressionskontakt
mit der Testzugriffspunktstruktur 28 gebracht wird, die
Testzugriffspunktstruktur verformt und bildet eine im Wesentlichen
flache obere Oberfläche 32,
was irgendein mögliches Oberflächenoxid,
Reste oder Verunreinigungsstoffe bewegt und einen guten elektrischen
Kontakt zwischen der Halterungssonde 35 und der Testzugriffspunktstruktur 28 gestattet.
Die Druckkraft zwischen der Halterungssonde und der Testzugriffspunktstruktur 28 kann
von irgendeiner bekannten Einrichtung sein, wie beispielsweise einer
federbelasteten Halterungssonde 35 mit einem Schaft 36,
einem Federkraftmechanismus 37 und einem im Wesentlichen flachen
Kontaktbereich 38. Derartige Sonden sind von Halterungssondenherstellern
erhältlich,
wie beispielsweise Interconnect Devices, Inc., aus Kansas City,
Kansas.As discussed above and in 11 is shown when the mounting probe 35 in an initial compression contact with the test access point structure 28 is brought, deforms the test access point structure and forms a substantially flat top surface 32 which moves any surface oxide, residues or contaminants and good electrical contact between the mounting probe 35 and the test access point structure 28 allowed. The compressive force between the mounting probe and the test access point structure 28 may be any known device, such as a spring-loaded mount probe 35 with a shaft 36 , a spring mechanism 37 and a substantially flat contact area 38 , Such probes are available from mount probe manufacturers, such as Interconnect Devices, Inc. of Kansas City, Kansas.
Aktuelle
Leiterbahnbreiten sind typischerweise 76,2 – 127 μm (3 – 5 tausendstel Zoll) breit,
aber können
auch 508 μm
(20 tausendstel Zoll) breit sein. Testzugriffspunktstrukturen oder
Wulstsondenstrukturen 28 können näherungsweise 76,2 – 127 μm (3 – 5 tausendstel
Zoll) breit mal 381 – 508 μm (15 – 20 tausendstel
Zoll) lang sein und können
25,4 – 76,2 μm (1 – 3 tausendstel
Zoll) über
die freiliegende Oberfläche
der gedruckten Schaltungsplatine vorstehen.Current trace widths are typically 76.2 - 127 μm (3 - 5 mils) wide, but may also be 508 μm (20 mils) wide. Test access point structures or bead probe structures 28 may be approximately 76.2 - 127 μm (3-5 thousandths of an inch) wide by 381 - 508 μm (15-20 thousandths of an inch) long and may be 25.4 - 76.2 μm (1-3 mils) over the exposed Protruding surface of the printed circuit board.
Die
Halterungssonde 35 kann irgendeine bekannte Halterungssonde
mit einer im Wesentlichen flachen oder glatten Oberfläche sein,
wie beispielsweise eine standardmäßige plattierte Rundkopf-/Flachflächen-Halterungssonde
mit 889 μm
(35 tausendstel Zoll). Aktuelle Entwürfe für Testrichtlinien für ICT (In-Circuit-Tester)
erfordern eine Testanschlussfläche
von mindestens 762 μm
(30 tausendstel Zoll) Durchmesser, die durch eine Meißel- oder Speerspitzensonde
sondiert wird. Moderne ICT-Halterungen können zuverlässig Ziele mit bis zu 584,2 μm (23 tausendstel
Zoll) Durchmesser sondieren. Somit können die kleinen Testzugriffspunktstrukturen oder
Wulststrukturen 18 mit irgendwelchen Industrienorm-Sonden
mit einem flachen Kopf von optimal näherungsweise 584,2 – 889 μm (23 – 35 tausendstel Zoll)
Durchmesser sondiert werden.The mounting probe 35 may be any known mounting probe having a substantially flat or smooth surface, such as a standard 889 μm (35 mils) plated round head / flat mounting probe. Current designs for test guidelines for ICT (in-circuit testers) require a test pad of at least 762 μm (30 mils) diameter probed by a chisel or spearhead probe. Modern ICT mounts can reliably probe targets up to 584.2 μm (23 mils) in diameter. Thus, the small test access point structures or bead structures 18 are probed with any of the industry standard probes with a flat head of optimally approximately 584.2 - 889 μm (23 - 35 thousandths of an inch) diameter.
Eine
andere wichtige Erwägung
ist die Koplanarität
der Oberfläche
der gedruckten Schaltungsplatine und der Fläche der flachen Halterungssonde. Die
Fläche
der Halterungssonde ist eventuell vor einem Herstellen eines Kontakts
mit dem Wulst 28 nicht parallel zu der gedruckten Schaltungsplatine. Falls
der Winkel zu steil ist, kann die Kante der Halterungssonde vor
einem Herstellen eines Kontakts mit dem Wulst 28 auf die
gedruckte Schaltungsplatine auftreffen, was in einem schlechten
Kontakt oder keinem Kontakt resultiert. Eine typische gedruckte Schaltungsplatine
biegt sich leicht, wenn die Halterungssonden in der Halterung einen
Druck auf die gedruckte Schaltungsplatine ausüben. Halterungen sind typischerweise
sehr sorgfältig
entworfen, um diese Biegung innerhalb von Spezifikationen zu halten,
um zu garantieren, dass alle Sonden sich auf zwischen ein Drittel
und zwei Drittel der gesamten Bewegung derselben für einen
zuverlässigen
Kontakt mit Testpunkten an der gedruckten Schaltungsplatine komprimieren.
Eine Bewegung einer Standard-ICT-Sonde ist näherungsweise 6350 μm (250 tausendstel
Zoll), so dass eine Halterung entworfen ist, um sicherzustellen,
dass alle Sonden zwischen 2032 und 4064 μm (80 und 160 tausendstel Zoll) komprimiert
werden.Another important consideration is the coplanarity of the surface of the printed circuit board and the surface of the flat mount probe. The surface of the mounting probe may be prior to making contact with the bead 28 not parallel to the printed circuit board. If the angle is too steep, the edge of the mounting probe may contact before making contact with the bead 28 impact the printed circuit board, resulting in poor contact or no contact. A typical printed circuit board bends easily when the mounting probes in the bracket exert pressure on the printed circuit board. Mounts are typically designed very carefully to keep this bend within specifications to ensure that all probes compress to between one-third and two-thirds of their total travel for reliable contact with test points on the printed circuit board. A movement of a standard ICT probe is approximately 6350 μm (250 mils), so a bracket is designed to ensure that all probes are compressed between 2032 and 4064 μm (80 and 160 mils).
Wenn
man z. B. eine gedruckte Schaltungsplatine mit 40,64 mal 55,88 cm
(16 mal 22 Zoll) annimmt und die kürzeste Abmessung von 40,64
cm (16 Zoll) nimmt, muss die Koplanarität einer typischen Halterung
besser als (160 – 80)/16000
oder 0,005 oder 0,5 % sein. Bei einer Koplanarität von 0, 5 % nehme man eine
flache Halterungssonde 35 mit 889 μm (35 tausendstel Zoll) Durchmesser
und einen 25,4 μm
(1 tausendstel Zoll) hohen Wulst 28 an. Unter jetziger
Annahme eines Szenarios eines schlimmsten Falls des Wulstes 28 genau
bei der Kante der Halterungssonde ergibt sich eine Koplanarität von 1/35
oder 2,8 %. Somit sollte es bei den meisten heute erhältlichen
Halterungen kein Problem bei der Koplanarität und einem Biegen geben.If you z. For example, assuming a 40.64 by 55.88 cm (16 by 22 inch) printed circuit board and taking the shortest dimension of 40.64 cm (16 inches), the coplanarity of a typical fixture must be better than (160-80) / 16000 or 0.005 or 0.5%. With a coplanarity of 0, 5% take a flat mounting probe 35 with 889 μm (35 mils) diameter and a 25.4 μm (1 mil) high bead 28 at. Now assuming a scenario of worst case of the bulge 28 exactly at the edge of the mounting probe results in a coplanarity of 1/35 or 2.8%. Thus, most copiers available today should have no problem with coplanarity and bending.
Während es
möglich
ist, eine Halterungssonde mit einer Waffel- oder einer anderen strukturierten Oberfläche zu verwenden,
wird eine Halterungssonde mit flacher Oberfläche als besser betrachtet,
da die zuvor erwähnte
Oberflächenverformung
hervorragende elektrische Kontaktergebnisse liefert und bestimmte
Nachteile einer Halterungssonde mit Waffeloberfläche überwindet. Zum Beispiel gräbt sich eine
Halterungssonde mit im Wesentlichen flacher Oberfläche nicht
in die Oberfläche
und sollte deshalb den Wulst 28 bei einem nachfolgenden
Sondieren nicht beschädigen.
Ferner sammelt eine Halterungssonde mit waffelstrukturierter Oberfläche Verunreinigungsstoffe
leichter und ist gleichzeitig schwieriger zu reinigen. Ferner können sich
die scharfen Spitzen einer Halterungssonde mit Waffelstruktur abnutzen, wenn
viele Platinen getestet werden. Eine relativ glatte oder flache
Oberfläche
vermeidet diese Nachteile einer Halterungssonde mit einer Waffel-
oder strukturierten Oberfläche.While it is possible to use a mounting probe with a waffle or other textured surface, a flat surface mount probe is considered to be superior because the aforementioned surface deformation provides excellent electrical contact results and certain disadvantages of a mount probe with wafers surface overcomes. For example, a mounting probe with a substantially flat surface does not dig into the surface and therefore should ridge the bead 28 Do not damage on subsequent probing. Further, a waffle structured surface mounting probe makes contaminants easier to collect and more difficult to clean. Furthermore, the sharp tips of a waffle-type mounting probe may wear out when testing many boards. A relatively smooth or flat surface avoids these disadvantages of a mounting probe with a wafer or textured surface.
Aus
der obigen detaillierten Beschreibung der Erfindung ist ersichtlich,
dass die vorliegende Erfindung die Konfliktprobleme eindeutig löst, die
durch herkömmliche
Techniken für
eine Testzugriffspunktplatzierung auf gedruckten Schaltungsplatinen
angetroffen werden. Insbesondere werden bei dem Beispiel des Stands
der Technik Testzugriffspunkte als „Ziele" auf einer gedruckten Schaltungsplatine
behandelt, die durch Sonden getroffen werden. Bei dem hierin präsentierten
neuen Beispiel sind die Sonden in die gedruckte Schaltungsplatine
selbst unter Verwendung von Lötmittelwulsten
oder einer erhöhten Leiterbahndicke
integriert und die Halterungssonden werden als die Ziele behandelt.
Da bei der Erfindung die Störungen
von Leiterbahnen in die x- und die y-Abmessung minimiert sind und
die z-Abmessung der Leiterbahn verwendet wird, um Testzugriffspunkte
zu implementieren, können
Testzugriffspunkte beinahe überall
entlang der Leiterbahn platziert werden. Dies ermöglicht,
dass die Platzierungsentscheidung der Testzugriffspunkte auf der
Platine gemäß den Positionen
der Halterungssonden einer gegebenen Testhalterung getroffen werden
kann und nicht umgekehrt wie beim Stand der Technik.Out
the above detailed description of the invention is evident
that the present invention clearly solves the conflict problems that
by conventional
Techniques for
a test access point placement on printed circuit boards
be encountered. In particular, in the example of the state
In the art test access points as "targets" on a printed circuit board
treated by probes. In the case presented here
A recent example is the probes in the printed circuit board
even using solder beads
or an increased conductor track thickness
integrated and the mounting probes are treated as the targets.
As in the invention, the interference
of printed conductors in the x and y dimensions are minimized and
The z dimension of the trace is used to test access points
to implement
Test access points almost everywhere
be placed along the track. This makes possible,
that the placement decision of the test access points on the
Board according to the positions
of the mounting probes of a given test fixture
can and not vice versa as in the prior art.
Obwohl
dieses bevorzugte Ausführungsbeispiel
der vorliegenden Erfindung für
darstellende Zwecke offenbart wurde, ist Fachleuten auf dem Gebiet
ersichtlich, dass verschiedene Modifikationen, Hinzufügungen und
Substitutionen möglich
sind, ohne von dem Schutzbereich und der Wesensart der Erfindung
abzuweichen, wie es in den zugehörigen Ansprüchen definiert
ist. Zum Beispiel können
die Testzugriffsziele durch eine gewisse andere Einrichtung als
durch einen Kontakt mit den Halterungssonden verformt werden. Ferner
können
Wulstsonden auf einer oder beiden Seiten einer zweiseitigen gedruckten
Schaltungsplatine implementiert werden. Es ist ferner möglich, dass
andere Vorteile oder Verwendungen der gegenwärtig offenbarten Erfindung mit
der Zeit offensichtlich werden.Even though
this preferred embodiment
of the present invention for
for illustrative purposes is one of skill in the art
It can be seen that various modifications, additions and
Substitutions possible
are without departing from the scope and spirit of the invention
deviate as defined in the accompanying claims
is. For example, you can
the test access targets by some means other than
be deformed by contact with the mounting probes. Further
can
Bead probes printed on one or both sides of a two-sided
Circuit board to be implemented. It is also possible that
Other advantages or uses of the presently disclosed invention
the time will be obvious.