JPH0477499B2

JPH0477499B2 -

Info

Publication number: JPH0477499B2
Application number: JP56162369A
Authority: JP
Inventors: Sunao Nagashima
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1981-10-12
Filing date: 1981-10-12
Publication date: 1992-12-08
Also published as: JPS5862757A

Description

【発明の詳細な説明】

本発明は入力された画像処理のためのデータを
処理する画像処理装置に関する。従来、原稿画像を読み取つて半導体メモリに記
憶させ、記憶した画像データに対して画像処理を
行い、その画像処理された画像を記録紙上に記録
する電子複写装置は、画像データを記憶する半導
体メモリの記憶容量が少ないため、一度に大量の
画像データを入力することができず、半導体メモ
リに記憶されている画像データの画像処理が終わ
るまで次の原稿画像の読み取りを待たせなければ
ならなかつた。また、半導体メモリの記憶容量を大きくすれば
この問題を解決できるが、記憶容量の大きい半導
体メモリはコスト高であり製品化が困難であつ
た。また、磁気デイスクなどは大容量であるが、画
像処理を行う画像処理部は直接磁気デイスクにア
クセスすることができない。そこで、本発明は、夫々種類の異なる第１及び
第２の記憶手段を用いて、画像データを出力する
装置を待たせることなく、入力した画像データに
対して画像処理を行うことのできる画像処理装置
を提供することを目的とし、本発明によれば、画
像処理のためのデータを入力する入力手段と、少
なくとも１頁分の画像処理のためのデータを夫々
記憶可能であり、夫々種類の異なる第１及び第２
の記憶手段と、前記第１の記憶手段に記憶された
画像処理のためのデータを処理する処理手段と、
前記第１又は第２の記憶手段を選択して前記入力
手段から入力された画像処理のためのデータを記
憶せしめ、前記第１の記憶手段が使用不可能であ
るとき前記第２の記憶手段へ記憶せしめる制御手
段と、前記第２の記憶手段に記憶された画像処理
のためのデータを前記第１の記憶手段へ転送する
転送手段と、を有する画像処理装置を提供するこ
とにより上記目的を達成するものである。以下に図面を参照して実施例につき本発明を詳
細に説明する。まず、本発明複写装置による複写系統の例を第
１図に示す。図示の構成において、１は、画像メ
モリコントローラ１０およびプリンタ部１１〜２
０を含む複写装置であり、２は電子複写装置１が
形成した画像の記録紙を分類格納するソータであ
り、３は原稿を読取つて原稿の画像データを出力
する原稿読取り装置であり、４は複写装置１の状
態を表示する陰極線管表示装置であり、５は、文
書作成、事務計算等を行なう汎用計算機であつ
て、図示の系統例においては陰極線管表示装置４
を複写装置１と共用し得るようにしてある。ま
た、６は電話等の通信回線を介して画像データの
送受信を行なう通信装置（フアクシミリ等）であ
る。通常複写装置は原稿読取り装置３からの像デー
タ（画素データ）に従つて複写動作をする。その
例の断面図を第２図に示す。簡単に説明すると原
稿台ガラス上に置かれた原稿１０１は、操作キー
２４の１つのオンにより第１走査ミラー３１と一
体に構成された照明ランプ３０で照射され、その
反射光は、第１走査ミラー３１及び第２走査ミラ
ー３２で走査される。第１走査ミラーと第２走査
ミラーは１：１／２の速比で動くことによりレンズ１０２の前方の光路長が常に一定に保たれたまま
原稿のスリツト露光走査が行なわれる。上記の反射光像は、レンズ１０２を経た後、イ
メージセンサ１０３の受光部に結像される。その
像は１スリツトライン毎にCCDの自己走査機能
によつて電気信号に変化され、バツフアに格納さ
れる。そしてこのバツフアメモリから１スリツト
ライン分のデータをシリアルデータとして出力
し、パラレルに変えてイメージメモリ５９又は６
０（後述）に入力せしめ、メモリの初期アドレス
から順次格納させる。オリジナルの１頁分のデータ格納終了後、メモ
リからそのイメージデータを出力し、バツフアを
介してレーザ部に送る。そしてレーザ光の発振と
その偏向、変調を開始する。レーザ光はポリゴンミラー１４の定速回転によ
り水平方向に掃引され、−θレンズ３３を介し
てドラム２０、帯電器３７で帯電された感光紙３
４の水平方向に照射される。ドラムは定速回転し
て縦方向の走査を行なう。この水平掃引と縦走査
は、ドラムに形成される静電潜像がプラテン上の
オリジナルの大きさと一致するような速度で行な
われる。潜像は現像部３５で現像され、紙は定着
ローラ３６で定着され排出される。この１枚分は
イメージメモリに格納のオリジナルに係る全画素
データが再生されている。もしキー２４の中のテ
ンキーで複数の再生数をプリセツトしているな
ら、１コピー分のビームスキヤンが終了するとメ
モリの読出しを再開し、複数分の読出しをくり返
してビームスキヤンを再開し、潜像を前述の如く
してくり返し形成し、かつシートをその数だけ連
続送りして所望数のコピーを得る。しかして、複写装置１は、内蔵の第１図の中央
演算処理装置３２によりコピー動作全体を制御す
る。尚各装置におけるCPUはマイクロプロセサで
あり、周辺のプログラムメモリROM、データメ
モリRAM、インタフエスＩ／Ｆをプロセスして
所望の動作を行なう周知のマイクロコンピユータ
システムを構成している。複写装置１の中央演算処理装置３２（以下コピ
ープロセサのCPU）は、周知のキーエントリ表
示、コピーシーケンスコントロール等の為のマイ
クロプログラム格納用リードオンリメモリ
（ROM）３１およびワーキングランダムアクセ
スメモリ（RAM）３０を使用して、画像メモリ
コンピユータ１０、プリンタ部１１〜２０および
原稿読取り装置３を、各々インターフエース回路
３３、プリンタ制御回路１７およびインターフエ
ース回路３４をそれぞれ介してそれぞれ制御す
る。また、複写装置１の起動又は停止の操作は操作
キー２４もしくは陰極線管表示装置４内のキーボ
ード２０６によつて行なう。操作キー２４に入力
された制御データ（コピースタート、コピーイン
タラプト、同一像のコピーくり返し数等）は、イ
ンターフエース回路２３を介してコピープロセサ
CPU３２に転送され、解析して複写制御実行に
寄与される。また、表示パネル２６はキー２４に
よるコピー数を表示したり、又複写装置１におけ
る起動、停止、待機、現在のコピー終了数等の動
作状態を操作者に知らせるためのものであり、コ
ピープロセサCPU３２により表示内容を制御す
る。さらに、レーザコントロールの為のプリンタ制
御回路１７およびドラム２０の駆動等の為の本体
駆動系２１は、コピープロセサCPU３２の指令
を受けて、画像メモリコントローラ１０からの画
像データ信号により同期をとりながら、レーザド
ライバ１２を駆動する。画像メモリコントローラ
１０からの画像データ信号は端子０１から出力さ
れ、インターフエース回路１１、レーザドライバ
回路１２、レーザ発生器１３を介し、レーザ光を
コントロールする。レーザ光は、レーザを反射し
て走査させるポリゴンミラー１４とそのポリゴン
ミラー１４を回転駆動するポリゴンモータ１５、
そのポリゴンモータ１５を制御するモータドライ
バ回路１６およびレーザ光の位置を検出するビー
ム検出器１９とにより感光紙２０に画像を記録す
る。なお、コピープロセサのCPU３２と画像メモ
リコントローラ１０との間の制御信号の授受はイ
ンターフエース回路３３を介して行ない、コピー
プロセサCPU３２からは、画像変換等の画像デ
ータ操作のためのコマンド信号、画像メモリ入出
力端子切換え信号（例えばキー２４による信号）、
及び画像データの入力、出力の開始、停止等の例
えばキー２４による指令信号を画像メモリコント
ローラ１０に供給しまた、画像メモリコントロー
ラ１０からは、画像メモリの状態、入出力端子の
使用状態等を表示すべくその情報信号をコピープ
ロセサCPU３２に供給する。つぎに、インターフエース回路３４は、原稿読
取のスタート、ストツプ等の制御の為に原稿読取
り装置３とコピープロセサCPU３２との間の制
御信号の授受を仲介する。以下、各イメージ発生装置（以下入力装置とす
る）につき説明する。原稿読取り装置３は、原稿
自動送り装置（ADP）１００により送られる原
稿１０１をレンズ１０２、固体撮像板（CCD）
１０３によつて読取り、CCDドライバ１０４、
画素制御回路１０５、インターフエース回路１０
６を介して画像データ信号を画像メモリコントロ
ーラ１０のデータ端子Ｉに供給し、さらに、読取
りプロセサCPU１１０、原稿読取コントロール
の為のマイクロプログラム格納用リードオンリメ
モリ（ROM）１１１、作業用ランダムアクセス
メモリ（RAM）１１２、インターフエース回路
１１３，１１４、光学系駆動回路１０７により各
種タイミングを制御し、更に制御回路１０８、イ
ンターフエース回路１０９を介して画像メモリコ
ントローラ１０のコントロール端子CI₁との間で、
装置の種類、その状態等の情報信号の授受を行な
う。つぎに、陰極線管表示装置４は、インターフエ
ース回路２００を介して複写装置１、汎用計算機
５に対する表示用端末装置として使用され、デイ
スプレイプロセサCPU２０１、デイスプレイコ
ントロールの為のマイクロプログラム格納用リー
ドオンリメモリ（ROM）２０２、作業用ランダ
ムアクセスメモリ（RAM）２０３、キーボード
２０６、インターフエース回路２０５、陰極線管
制御回路２０７、グラフイツク制御回路２０８、
キヤラクタ・ジエネレータ２１０、インターフエ
ース回路２０９、陰極線管２１１をもつて構成さ
れ、キー２０６による任意の文字データの入出力
およびCRTによる表示、グラフイツク表示を行
なう。なお、複写装置１により行なう画像変換操作の
手順や複写枚数制御等の定められた定形業務は、
陰極線管表示装置４においてプログラムの形態で
キーボード２０６から入力され、複写装置１にお
いて実行可能な形式の信号にして転送され、イン
ターフエース回路２８を介して磁気バブル記憶装
置２９に記憶させておくことができる。CPU３
２はこのメモリ２９により一連の複写の定形業務
を簡単な操作により自動的に連続して行なうこと
ができるように構成してある。つぎに、汎用計算機５は、ワードプロセサ
CPU３００、ワードプロセスコントロール等の
為のマイクロプログラム格納用リードオンリメモ
リ（ROM）３０１、作業用ランダムアクセスメ
モリ（RAM）３０２、インターフエース回路３
０３を介したフロツピーデイスク３０４、インタ
ーフエース回路３０５を介した磁気デイスク３０
６、CRTオペレータ４のＩ／Ｆ２００に接続の
インターフエース回路３０８により構成され、陰
極線管表示装置４を使用して文書作成や事務計算
を行なう。複写装置１により記録すべき文書や計
算結果は、文字コード信号を画素信号に変換する
キヤラクタ・ジエネレータ３１０、メモリコント
ローラ１０の入力端子Ｉ３に接続のインターフエ
ース回路３１１を介し、画像データ（文字コード
信号ではなく画素信号として）として画像メモリ
コントローラ１０に出力される。なお、コントロ
ーラ１０の入力端子CI₃に接続のインターフエー
ス回路３０９は、画像メモリコントローラ１０と
の間で接続した装置の種類、その状態等の情報信
号の授受を仲介する。つぎに、通信装置６は、通信回線４１２、モデ
ム４０３を介して画像データ信号の送受信を行な
い、中央演算処理装置４００、送受信コントロー
ルの為のマイクロプログラム格納用リードオンリ
メモリ（ROM）４０１、作業用ランダムアクセ
スメモリ（RAM）４０２を有し、受信回路４０
４、受信した帯域圧縮画像データを変換して、画
像メモリコントローラ１０が取扱うデータ形式に
する画素変換回路４０６、コントローラ１０の入
力端子Ｉ２に格納、インターフエース回路４０８
からなる受信部を有し、又コントローラ１０の出
力端子Ｏ２に接続４０９、画像メモリコントロー
ラ１０からのデータを圧縮して通信回線用データ
に変換する画素変換回路４０７、及び送信回路４
０５からなる送信部を有する。又画像メモリコン
トローラ１０との間で、メモリコントローラ１０
のCI２，CO２に接続のインターフエース回路４
１１、制御回路４１０を介して接続入出力装置の
種類、その状態等の情報信号の授受を行なう。
尚、コントローラ１０の出力端子Ｏ１，Ｏ２に接
続のプリンタ部、送信部が出力装置に対応する。上述した複写機、各入力、出力装置からなる第
１図示の複写系統において、画像メモリコントロ
ーラ１０は、原稿読取り装置３、汎用計算機５、
通信装置６、プリンタ部との間で画像データ、制
御信号等の授受を行なわしめる。画像データ信号
の形式、制御信号の形式等は統一して汎用性をも
たせてある。従つてメモリコントローラ１０の例
えばCI３，Ｉ３を読取装置３に接続することも
できる。また、第１図示の構成によつて画像デー
タを発生させる装置、画像データを記憶管理する
装置、画像データを記録する装置等に分割して
各々の間でデータ信号形式をシリアル信号、画素
信号の統一しているので、複写系統の各構成要素
毎の設計が容易である。さらに、将来、新たな端
末装置を必要とした場合には、系統全体の設計変
更を要せずに対処することができる、という長所
を有している。つぎに、上述した構成の複写装置における画像
メモリコントローラ１０の詳細構成の例を第３図
に示す。図示の構成において、Ｉ１，Ｉ２，Ｉ３
は各入力装置からの画像データを入力する端子で
あり、CI１，CI２，CI３は、入力端子Ｉ１，Ｉ
２，Ｉ３にそれぞれ対応する制御信号入出力端子
であり、Ｏ１，Ｏ２は各出力装置へ画像データを
出力する端子であり、Ｃ１，CO２は、出力端子
Ｏ１，Ｏ２にそれぞれ対応する制御信号入出力端
子である。なお、これらの各入出力端子は、それ
ぞれ、第１図示の構成における画像メモリコント
ローラ１０に付記した同一記号の各入出力端子に
対応している。また、Ｉ４，Ｏ３は、画像メモリコントローラ
１０内においてデータ転送に使用する入力端子お
よび出力端子であつて、内部で相互に接続してあ
り、この内部接続した信号経路を介して、互いに
異なる画像メモリチヤネル間のデータ転送を行な
うことができる。通常は入力端子Ｉ１からの画素データは、チヤ
ネル端子ICH１を介してシステムバス６２に送
り、メモリ５９又は６０に格納する。格納完了
後、自動的に又はキー入力に従つてバス６２チヤ
ネル端子OCH１を介して出力されプリントアウ
トされる。画像メモリチヤネルとしては、システムバス６
２を介して中央演算処理装置（以下メモリプロセ
サのCPU）５５の制御のもとに画像編集等の画
像データ処理を行なうための半導体メモリ素子よ
りなる画像メモリ５９，６０を用いた画像メモリ
チヤネル、像データの長期ストアの為の磁気デ
イスク７１を用いた画像メモリチヤネルおよび
磁気デイスク７５を用いた画像メモリチヤネル
がある。尚、メモリチヤネルはプリント１頁分
のメモリであり、，は大容量のものである。
それらの各チヤネルは、画像データの入出力を行
なうチヤネル入力端子ICH１，ICH２，ICH３お
よびOCH１，OCH２，OCH３をそれぞれ備えて
いる。メモリプロセサのCPU５５は、各メモリの入
出力制御等のための後述の如きフローチヤートに
従つたマイクロプログラムを格納したリードオン
リメモリ（ROM）５６および作業用ランダムア
クセスメモリ（RAM）５７を用いて上述した画
像データ処理を行なう。又CPU５５は画像デー
タ、コントロールデータを伝送するシステムバス
６２およびコントロール信号２₁，２₂等を出力す
る周辺制御回路６３を介して、入出力装置に関す
る情報の入出力のためのインターフエース回路５
０，５１，５２，６６，６７、マルチプレクサ５
３，６５、デイスクの入出力切換スイツチ６８，
７２を制御し、さらに、画像メモリチヤネルお
よびをも制御する。つぎに、シリアル−パラレル変換回路５４は、
ビツトシリアルに構成してあるチヤネル入力端子
ICH１からの画像データ信号（画素信号）をビツ
トパラレルに変換して画像メモリ５９，６０に格
納したうえで、メモリプロセサのCPU５５によ
り処理し得るようにするものである。なお、メモ
リチヤネル，におけるデータ転送には、信号
線の所要数を削減するためにシリアルデータを使
用する。第３図に太く示したシステムバス６２に
より接続する各構成要素の相互間は、データ転送
の頻度が高いので、データ転送の所要時間を短縮
するためにパラレルデータの形態でデータ転送を
行なう。また、パラレル−シリアル変換回路６４は、上
述したところとは逆に、画像メモリ５９，６０か
らのビツトパラレルの画像データをビツトシリア
ルに変換してチヤネル出力端子OCH１から外部
に転送するためのものである。なお、シリアル−
パラレル変換回路５４およびパラレル−シリアル
変換回路６４の使用により、画像メモリチヤネル
も、外部に対してはシリアル入出力の画像メモ
リとして取扱うことができ、また、各画像メモリ
チヤネル相互間においても、データ転送をシリア
ルデータの形態に統一して行なうことができる。つぎに、DMA回路５８は、メモリプロセサの
CPU５５を使用せずに、上述した各変換回路５
４，６４と画像メモリ５９，６０との間の画像デ
ータ転送を高速度で行なうために使用するもので
あり、また、高速演算ユニツト６１は、画像の回
転等の複雑かつ多量の像変換の為の信号演算を必
要とする場合にメモリプロセサのCPU５５の演
算能力を強化するために使用するものである。つぎに、インターフエース回路７６は、第１図
に示したプリンタ制御系のコピープロセサの
CPU３２およびインターフエース回路３３を介
して、メモリプロセサのCPU５５とプリンタ制
御系との間の前述各種制御信号の授受を仲介する
ためのものである。つぎに、画像メモリチヤネル，は磁気デイ
スク７１と７５とを用いて同一の形態に構成して
あり、入出力切換えスイツチ６８，７２を有し、
又入出力画像データを磁気デイスク７１，７５に
記憶するとき画像データと同期をとる同期回路６
９，７３及び磁気デイスク７１，７５を制御する
デイスク制御回路７０，７４を有している。その
うち、入出力切換えスイツチ６８，７２は、磁気
デイスク７１，７５に画像データを記憶させると
きにはチヤネル入力端子ICH２，ICH３を各デイ
スクに接続し、磁気デイスク７１，７５から画像
データを再生するときにはチヤネル出力端子
OCH２，OCH３を各デイスクに接続するための
ものである。従つてデイスクメモリの場合直接プ
リンタ部へシリアルな画素データを送ることがで
きる。つぎに、マルチプレクサ５３は、各チヤネル入
力端子ICH１，ICH２，ICH３と各入力端子Ｉ
１，Ｉ２，Ｉ３，Ｉ４との相互間を破線で図示す
るように切換え接続するものであり、チヤネル入
力端子ICH１，ICH２，ICH３のそれぞれに対し
て入力端子Ｉ１，Ｉ２，Ｉ３，Ｉ４を制御信号α
１により選択的に接続したり、切換えたりする。
例えば、チヤネル入力端子ICH１に対して入力端
子Ｉ１，Ｉ２を重複して接続することは、２画像
データ間の同期が困難であるために禁止するが、
逆に入力端子Ｉ１に対してチヤネル入力端子ICH
１，ICH２を重複して接続することは、同一画像
データを重複記憶するのであるから可能とする。
つまり入力装置による読取像を半導体メモリとデ
イスクメモリに記憶することができる。つぎに、マルチプレクサ６５は、各チヤネル出
力端子OCH１，OCH２，OCH３と各出力端子Ｏ
１，Ｏ２，Ｏ３との相互間を制御信号α２により
破線で図示するように切換え接続するものであ
り、マルチプレクサ５３につき上述したと同様
に、チヤネル出力端子OCH１，OCH２，OCH３
に対し、Ｏ１，Ｏ２，Ｏ３を制御信号α２により
選択的に接続したり切換えたりする。又例えば、
OCH１をＯ１，Ｏ２両方に重複して接続は可能
であるが、例えば出力端子Ｏ１にOCH１，OCH
２を重複して接続は禁止してある。なお、マルチプレクサ５３，６５の接続切換え
は以下の情報（コントロールデータ）に基づきメ
モリプロセサCPU５５によつて行ない、又重複
接続の可能、禁止の別も自動的に判断して所要の
接続を行ない得るように制御される。つぎに、各制御信号入出力端子CI１，CI２，
CI３およびCO１，CO２につき説明する。これ
ら、いずれも、８ビツト構成の制御信号線を接続
するように構成してあり、それらの信号線はそれ
ぞれつぎのように設定してある。 (1) 制御信号線０〜２接続されている入出力装置の種類を判別する
制御信号線であつて、それぞれつぎの第１表に
示すように設定してあり、情報の転送は表記の
各装置とメモリプロセサのCPU５５との間で
行なう。

【表】 (2) 制御信号線３各使用装置と画像メモリチヤネル間の像デー
タの流れを示す信号線であり、情報転送は各装
置とイメージプロセサのCPU５５との相互間
で行なわれる。（２−ａ）制御信号線３が１のとき画像データは各装置から画像メモリ
チヤネルに転送される。（２−ｂ）制御信号線３が０のとき画像データは画像メモリチヤネルか
ら各装置に転送される。 (3) 制御信号線４各装置が使用可能の状態にあるか否かを確認
するための信号線である。（３−ａ）制御信号線４が１のとき各装置が使用可能である。（３−ｂ）制御信号線４が０のとき各装置が使用不能である。 (4) 制御信号線５各装置が動作中であるか否かをメモリプロセ
サのCPU装置５５が確認するための信号線で
ある。（４−ａ）制御信号線５が１のとき各装置が動作中である。（４−ｂ）制御信号線５が０のとき各装置が非動作中である。 (5) 制御信号線６各装置からメモリプロセサのCPU５５に対
して動作開始を要求するための信号線であつ
て、後述する制御信号線７がその応答信号線と
なる。（５−ａ）制御信号線６が１のときメモリプロセスの動作開始を要求す
る。（５−ｂ）制御信号線６が０のとき動作開始を要求せず。 (6) 制御信号線７制御信号線６に対するメモリプロセサの
CPU５５からの応答信号線である。（６−ａ）制御信号線７が１のときメモリプロセスの動作開始を許可す
る。（６−ｂ）制御信号線７が０のとき動作開始を禁止する。以上のようにそれぞれ設定した各制御信号線を
使用することにより、メモリプロセサのCPU５
５は、画像データ入力端子CI１，CI２，CI３お
よび画像データ出力端子Ｏ１，Ｏ２，Ｏ３に対し
て、それぞれ、どの装置が接続されているかを知
ることができ、また、各装置の制御が可能とな
る。これらの情報はRAM５７に記憶され、CPU
５５はチヤネル選択時又は切換時にこのコントロ
ールデータを判断して、種々の制御を行なう。つぎに、第１図示の系統における陰極線管表示
装置４による状態等表示の例をつぎの第２表、第
３表にそれぞれ示す。これらの表示内容は、
RAM５７に記憶されているコントロールデータ
による。前述の如くＩ／Ｆ７６，３３，３５，２
００を順に介してCRTデイスプレイ４のCRT２
１１にて表示される。

【表】

【表】これらはキーボード２０６の操作によつて表示
指示することにより、上述した種々の表示を行な
うことができ、したがつて、画像メモリコントロ
ーラ、各装置およびソータ等の使用状態、割当て
の状態等を容易に目視することができるので、作
業効率を向上させることができる。なお、上述した実施例においては、表示を行な
うために陰極線管表示装置を使用したが、通常の
プリンタ等の文字記録装置を使用し、必要に応じ
て種々の情報を表示し得るようにすることもでき
る。メモリプロセサのCPU５５による制御を更に
詳しく、第４，５図を参照に説明を行なう。これ
らのフローチヤートはROM５６に格納されたプ
ログラムでありCPU５５によりプロセスされる。
複写装置１は、原稿読み取り装置３、汎用計算機
５、通信装置６からの画像データ入力要求が発生
すると、これをメモリプロセサCPU５５が受け
て、これを複写したり又はデータの中継を行な
う。第４図は、プログラムの大略を示すフローチヤ
ートである。まず、CPU５５は、パワーオンに
よりRESETされ、その直後、ステツプSP１で
RAM５７のリセツトと初期化、周辺制御回路６
３のリセツトと初期化を行なう。例えば、マルチプレクサ５３，６５を非接続の
状態にし、制御ラインCI１，CI２，CI３，CO
１，CO２からの信号を読み取り、接続された装
置の種類とその装置の状態をRAM５７に記憶す
る。ステツプSP２では、CPU３２からCPU５５に
対し、接続された装置に関する情報転送要求コマ
ンド、画像編集に関する画像転送コマンドがある
か否かを判断し、コマンド入力があつた場合にコ
マンドに対して後述の動作を行なう。ステツプSP３は、CI１，CI２，CI３に接続さ
れた機器からCPU５５に対しデータ入力要求が
あるか否かを判断し、データ入力要求があつた場
合には、後述の動作を行なう。ステツプSP４は、ステツプSP３で入力装置の
像データ送り動作が終了したか否かを判断し、終
了した場合には後述の動作を行なう。ステツプSP５は、１，２に対してキー２
４又はRAM５７による画像データ出力の要求が
あるか判断し、要求がある場合にはプリント動作
が可能か、送信動作が可能か否か判断し、もし可
能なら出力装置の１又は２の動作を開始させ
る。ステツプSP６は、ステツプSP５で動作させた
Ｏ１または２に対する像データ送りが完了した
か否か判断し、完了時出力動作、コピー動作を停
止し、次の動作要求にそなえる。上記のステツプ
SP２〜SP６は繰り返し実行される。次に、第５−１図〜第５−４図を使つて、第４
図のフローチヤートをさらに詳細に説明する。第５−１図は、コマンド処理のフローチヤート
で、操作キー２４等によるコマンド入力があつた
場合に実行される。ステツプSP１０、ステツプSP１１では、コピ
ープロセサのCPU３２からのＩ／Ｆ７６を介し
たコマンドの内容を判別し、不当なコマンドの場
合には、ステツプSP１２に進み、エラーメツセ
ージの表示等のエラー処理を行なう。ステツプSP１３は、画像変換処理コマンドを
入力した場合に実行され、既にメモリ，，
に格納されている画像の移動、回転、重複、消去
等の処理を高速演算ユニツト６１を使用して行な
う。上記の画像変換処理の方法は、一般に広く知ら
れているので、説明を省略する。また上記画像変
換処理中は、処理中であることをRAM５７に記
憶しておき必要に応じて表示パネル２６、CRT
２１１等に表示を行なう。ステツプSP１４は、情報転送コマンドを入力
した場合に実行され、RAM５７上に記憶されて
いる入出力各端子Ｉ１，Ｉ２，Ｉ３，Ｏ１，Ｏ２
に接続された各装置、および画像メモリ５９，６
０、磁気デイスク７１，７５等のメモリの接続状
態及び動作状態をコピープロセサのCPU３２に
対し転送する。CPU３２では、この情報を陰極
線管表示装置４に転送し、CRT２１１に表示、
または複写装置１の表示パネル２６に表示するこ
とによりユーザーに対して情報の伝達を行なう。
この表示内容は先述の第２、３表示に明らか。こ
れらの情報はRAM５７に常に記憶されているの
で必要に応じＩ／Ｆ７６を介して引き出される。第５−２図は、像データ入力の前処理のフロー
チヤートで、CI１，CI２，CI３における制御信
号線６が１のときに実行される。ステツプSP２０からステツプSP２３の順に、
画像メモリ５９、画像メモリ６０、磁気デイスク
７１、磁気デイスク７５が未使用の場合には、
CI１，CI２，CI３に対し、対応したメモリを割
当てる。また、すべてのメモリが使用中の場合に
は、ステツプSP２４に進み、入力不許可状態で
あるので、CI１，CI２，CI３の動作開始要求に
対する答の制御信号線７を０にする。即ち、画像メモリ５９が未使用の時には、ステ
ツプSP２５に進み画像メモリ５９に関する接続、
使用データ入力装置、動作中等の情報をRAM５
７にセツトし、CPU３２からの上記情報転送コ
マンドに備える。ステツプSP２６ではDMA５８
をセツトし、画像データのDMA転送に備える。画像メモリ６０が未使用の時には、同様にステ
ツプSP２７、ステツプSP２８を実行する。磁気デイスク７１が未使用の場合には、ステツ
プSP２９に進み、RAM５７に磁気デイスク７１
に関する情報をセツトする。ステツプSP３０で
はデイスク制御７０をセツトし、切り換えスイツ
チ６８をICH２側に切り換え画像データ入力に備
える。同様に磁気デイスク７２が未使用の場合には、
ステツプSP３１、ステツプSP３２を実行する。ステツプSP３３では、入力側のマルチプレク
サ５３を切り換え対応するメモリと要求を出した
データ入力装置を接続する。ステツプSP３４で
は、そのデータ入力装置に関する情報をRAM５
７にセツトし、ステツプ１４で状態表示用のデー
タを変更させる。又制御信号線７を１にし画像デ
ータのメモリコントローラ１０への入力を開始さ
せる。以上、第５−２図のフローチヤートによれば、
順番に画像メモリ５９、画像メモリ６０、磁気デ
イスク７１、磁気デイスク７５の使用状態を見る
ために、この順番がそのまま、メモリの優先順位
となる。第１図の接続例において、CI１の入力要求は
オリジナルの読取の指令により生じ、入力不許可
のときは読取りをさせない。CI２の入力要求は、
信号４１２の送信要求により生じ、入力不許可の
ときは送信をさせない。CI３の入力要求はキー
ボード２０６による文章作成が終了したとき、又
は要求キーのオンにより生じ、入力不許可のとき
は専用のメモリ３０４，３０６に像データを格納
したままにする。今全てのメモリが未使用でしか
もCI１〜CI３のどれもが要求信号６を１にセツ
トした場合、CPU５５はCI１からCI３の順に要
求判定するので、CI１〜CI３からの像データは
各々メモリ５９，６０，７１に格納される。重複ストアの要求がキーにより又は自動的に生
じた場合、ステツプ３５〜３７の如く未使用の複
数メモリを準備し、マルチプレクサ５３を切換え
る。第５−３図は、データ入力後処理のフローチヤ
ートで、画像データの入力が完了した時に実行さ
れる。ステツプSP４０〜ステツプSP４３は、画
像メモリ５９、画像メモリ６０、磁気デイスク７
１、磁気デイスク７５のいずれのメモリが画像デ
ータ入力完になつたかを見るステツプであり、画
像データ入力完の場合には対応するステツプSP
４４〜ステツプSP４７に進む。ステツプSP４４
は、第５−２図のステツプSP２５と同様のRAM
５７に画像メモリ５９に関する情報をセツトする
ステツプである。ステツプSP４５〜ステツプSP
４７も同様である。ステツプSP４８では、画像データ入力を完了
したデータ入力装置に関するRAM５７上の情報
の変更を行ない、対応する制御信号７を０にし、
入力動作を禁止する。ステツプSP４９では、マ
ルチプレクサ５３を切り換え、対応する入力装置
とメモリを切り離す。第５−４図は、データ出力前処理で、各メモリ
から画像データを１，２に出力する必要のあ
る場合に実行される。ステツプSP５０、ステツプSP５１では１，
Ｏ２いずれのデータ出力装置に対する画像データ
の出力かを判定する。メモリへの像データ格納時
RAM５７に出力あて先データが記憶されている
ので、それをCPU５５は判断する。キーにより
あて先を決めることもできる。１に出力要求が
あつた場合は、ステツプSP５２でＣ１の制御
信号線４を見て動作可能か判断しかつ、制御信号
線５を見て、動作中でないことを確認し、１に
出力可能である場合（制御信号線４が１かつ制御
信号線５が０の時）ステツプSP５３を実行する。
ステツプSP５３では、RAM５７の１に関する
情報をセツトし、１の制御信号線７を１にし、
データ出力装置（本実施例においては、レーザ・
ビームプリンタ）の動作を開始させる。ステツプSP５６では、接続するメモリに関す
る情報をRAM５７にセツトし、出力セレクタ６
５を切り換えメモリと接続をする。同様に２に出力要求があつた場合には、ステ
ツプSP５４に進み２に出力可能である場合に
は、ステツプSP５５、ステツプSP５６を実行す
る。また、ステツプSP５６においては、接続され
たメモリによりDMA５８、デイスク制御７０、
デイスク制御７４、切り換えスイツチ６８、切り
換えスイツチ７２のセツトも同時に行なう。出力
Ｏ１が優先する。重複出力要求の場合ステツプ５
７でそれを判定してセレクタを切換制御する。第５−５図は、データ出力後処理のフローチヤ
ートで、各メモリから画像データを１，２に
出力完了した場合に実行される。ステツプSP６０、ステツプSP６１では、Ｃ
１，Ｃ２の制御信号線５を見て、画像データ出
力が完了したか否かを判定し、動作完了の場合ス
テツプSP６２、ステツプSP６３に進む。ステツ
プSP６２、ステツプSP６３では、１，２に
関する情報をRAM５７にセツトし、Ｃ１，Ｃ
Ｏ２の制御信号線７を０にして装置の動作を禁止
する。ステツプSP６４では、接続されたメモリ
に関する情報をRAM５７にセツトし、出力セレ
クタ６４を切り換える。以上説明のプログラムによれば、CPU５５は、
入力画像データを自動的にメモリに蓄え、画像出
力装置の状態により効率良く、画像出力装置を利
用することが可能になつている。また、本実施例においては、マルチプレクサ５
３，６５に、Ｉ４，３の端子があるが、これ
は、互いに接続され、例えば磁気デイスクから画
像メモリ５９に画像データを送るように、メモリ
間の画像データの転送に使用する。また、本実施
例においては、マルチプレクサ５３、マルチプレ
クサ６５の間にメモリを挿入しているが、メモリ
を介さずに直接画像を入力端子から出力端子へ出
力したい場合（高速転送が必要な場合で、メモリ
に記憶・読み出しする分だけ速くなる為に、直接
マルチプレクサ５３、マルチプレクサ６５間を直
結する経路をもうけてもよい。以上、説明した様に、プログラムは実行される
が、上記プログラムを実行するハードウエアの例
を以下説明する。 CPU５５としては、例えばインテル社の
808616ビツト汎用CPUが使用できる。8086はア
ドレス空間が1Mバイトと大きく、また、標準バ
スのマルチバス（インテル社の標準バス）ととも
に、広く普及している。また、8086には、周辺素
子が多数開発されており（例えば、高速演算ユニ
ツト６１として8087、DMA５８として8089）、
マルチバスに結合して使うことが容易になつてい
る。メモリ５９，６０は、大容量になるため8086の
1Mバイトのアドレス能力を越えるので、メモリ
を複数に分割して、メモリバンク・スイッチ切り
換えを行なうことにより実現することができる。
又５９，６０は、メモリ内容をリフレツシユする
ことで保持する。ダイナミツクメモリDRAMを
用いて、ドキユメント、１頁分のイメージを格納
することができる。以上説明したように、本発明によれば、夫々種
類の異なる第１及び第２の記憶手段を選択して入
力手段から入力された画像処理のためのデータを
記憶することができ、第１の記憶手段が使用不可
能であるとき第２の記憶手段へ記憶せしめ、第２
の記憶手段に記憶された画像処理のためのデータ
を第１の記憶手段へ転送することができるので、
安価な構成で、画像データを出力する装置の待機
時間をできるだけ短くした画像処理装置を提供す
ることができる。

【図面の簡単な説明】

第１図は本発明のシステムにおける複写系統の
構成例を示す制御ブロツク線図、第２図は複写機
の断面図、第３図は第１図における画像メモリコ
ントローラの構成例を示す制御回路図、第４図、
第５−１〜第５−５図は第３図における制御フロ
ーチヤートである。図中、１は複写装置、３は原稿読取装置、４は
デイスプレイ装置、５はワードプロセサ、６は通
信装置、１０はメモリコントローラである。

Claims

【特許請求の範囲】１画像処理のためのデータを入力する入力手段
と、少なくとも１頁分の画像処理のためのデータを
夫々記憶可能であり、夫々種類の異なる第１及び
第２の記憶手段と、前記第１の記憶手段に記憶された画像処理のた
めのデータを処理する処理手段と、前記第１又は第２の記憶手段を選択して前記入
力手段から入力された画像処理のためのデータを
記憶せしめ、前記第１の記憶手段が使用不可能で
あるとき前記第２の記憶手段へ記憶せしめる制御
手段と、前記第２の記憶手段に記憶された画像処理のた
めのデータを前記第１の記憶手段へ転送する転送
手段と、を有することを特徴とする画像処理装置。