JP2502478B2

JP2502478B2 - 計算装置の制御方法

Info

Publication number: JP2502478B2
Application number: JP6144613A
Authority: JP
Inventors: 直長島
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-06-27
Filing date: 1994-06-27
Publication date: 1996-05-29
Anticipated expiration: 2011-05-29
Also published as: JPH0779308A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力した画像に対して
編集処理を行い、編集処理された画像をシート上に形成
する画像形成装置がインターフェイスを介して接続さ
れ、オペレータがコマンドを入力するための操作部及び
種々の情報を表示する表示部を有し、文書作成や事務計
算を行う計算装置の制御方法に関する。

【０００２】

【従来技術】従来、画像メモリに記憶した画像データに
より画像を電子的に記憶する電子複写装置があった。

【０００３】このような電子複写装置は画像メモリを用
いて様々な画像処理を行なうことが可能である。

【０００４】

【発明が解決しようとしている課題】しかしながら、こ
の電子複写装置の原稿読取り装置やプリンタ部と汎用計
算機や通信装置を接続して多機能化し、かつ上述の画像
メモリを用いた画像処理を行なわせようとする場合、例
えば汎用計算機を操作し、次に原稿読取り装置を操作し
た後、プリンタ部を操作しなければならず、使用者にと
ってとても煩しいものであった。特に、汎用計算機と電
子複写装置が離れて設置されていることが多く、非常に
不便であった。

【０００５】

【課題を解決するための手段】上記問題を解決するた
め、本発明は、入力した画像に対して編集処理を行い、
編集処理された画像をシート上に形成する画像形成装置
がインターフェイスを介して接続され、オペレータがコ
マンドを入力するための操作部及び種々の情報を表示す
る表示部を有し、文書作成や事務計算を行う計算装置の
制御方法において、前記画像形成装置における編集処理
または画像形成の制御情報を前記操作部から入力し、入
力した前記制御情報を前記画像形成装置において実行可
能な形式の制御信号に変換し、前記制御信号を前記イン
ターフェイスを介して前記画像形成装置へ出力すること
を特徴とする計算装置の制御方法を提供するものであ
る。

【０００６】

【実施例】以下に図面を参照して実施例につき本発明を
詳細に説明する。

【０００７】まず、本発明複写装置による複写系統の例
を図１に示す。図示の構成において、１は画像メモリコ
ントローラ１０及びプリンタ部１１〜２０を含む複写装
置であり、２は電子複写装置１が形成した画像の記録紙
を分類格納するソータであり、３は原稿を読み取って原
稿の画像データを出力する原稿読取装置であり、４は複
写装置１の状態を表示する陰極線管表示装置であり、５
は文書作成、事務計算等を行う汎用計算機であって、図
示の系統例においては陰極線管表示装置４を複写装置１
と共用し得るようにしてある。また、６は電話等の通信
回線を介して画像データの送受信を行う通信装置（ファ
クシミリ等）である。

【０００８】通常複写装置は原稿読取装置３からの画像
データ（画素データ）に従って複写動作をする。その例
の断面図を図２に示す。簡単に説明すると原稿台ガラス
上に置かれた原稿１０１は、操作キー２４の１つのオン
により第１走査ミラー３１と一体に構成された照明ラン
プ３０で照射され、その反射光は、第１走査ミラー３１
及び第２走査ミラー３２で走査される。第１走査ミラー
と第２走査ミラーは１：１／２の速比で動くことにより
レンズ１０２の前方の光路長が常に一定に保たれたまま
原稿のスリット露光走査が行われる。

【０００９】上記の反射光像は、レンズ１０２を経た
後、イメージセンサ１０３の受光部に結像される。その
像は１スリットライン毎にＣＣＤの自己走査機能によっ
て電気信号に変化され、バッファに格納される。そして
このバッファメモリから１スリットライン分のデータを
シリアルデータとして出力し、パラレルに変えてイメー
ジメモリ５９または６０（後述）に入力せしめ、メモリ
の初期アドレスから順次格納させる。

【００１０】オリジナルの１頁分のデータ格納終了後、
メモリからそのイメージデータを出力し、バッファを介
してレーザ部に送る。そしてレーザ光の発振とその偏
向、変調を開始する。

【００１１】レーザ光はポリゴンミラー１４の定速回転
により水平方向に掃引され、ｆ−θレンズ３３を介して
ドラム２０、帯電器３７で帯電された感光紙３４の水平
方向に照射される。ドラムは定速回転して縦方向の走査
を行う。この水平掃引と縦走査は、ドラムに形成される
静電潜像がプラテン上のオリジナルの大きさと一致する
ような速度で行われる。潜像は現像部３５で現像され、
紙は定着ローラ３６で定着され排出される。この１枚分
はイメージメモリに格納のオリジナルに係る全画素デー
タが再生されている。もしキー２４の中のテンキーで複
数の再生数をプリセットしているなら、１コピー分のビ
ームスキャンが終了するとメモリの読み出しを再開し、
複数分の読み出しを繰り返してビームスキャンを再開
し、潜像を前述の如くして繰り返し形成し、かつシート
をその数だけ連続送りして所望数のコピーを得る。

【００１２】しかして、複写装置１は、内蔵の図１の中
央演算処理装置３２によりコピー動作全体を制御する。

【００１３】尚各装置におけるＣＰＵはマイクロプロセ
ッサであり、周辺のプログラムメモリＲＯＭ、データメ
モリＲＡＭ、インタフェースＩ／Ｆをプロセスして所望
の動作を行う周知のマイクロコンピュータシステムを構
成している。

【００１４】複写装置１の中央演算処理装置３２（以下
コピープロセッサのＣＰＵ）は、周知のキーエントリ表
示、コピーシーケンスコントロール等のためのマイクロ
プログラム格納用リードオンメモリ（ＲＯＭ）３１及び
ワーキングランダムアクセスメモリ（ＲＡＭ）３０を使
用して、画像メモリコントローラ１０、プリンタ部１１
〜２０及び原稿読取装置３を、各々インターフェース回
路３３、プリンタ制御回路１７及びインターフェース回
路３４をそれぞれ介してそれぞれ制御する。

【００１５】また、複写装置１の起動または停止の操作
は操作キー２４もしくは陰極線管表示装置４内のキーボ
ード２０６によって行う。操作キー２４に入力された制
御データ（コピースタート、コピーインタラプト、同一
像のコピー繰り返し数等）は、インターフェース回路２
３を介してコピープロセッサＣＰＵ３２に転送され、解
析して複写制御実行に寄与される。また、表示パネル２
６はキー２４によるコピー数を表示したり、また複数装
置１における起動、停止、待機、現在のコピー終了数等
の動作状態を操作者に知らせるためのものであり、コピ
ープロセッサＣＰＵ３２により表示内容を制御する。

【００１６】更に、レーザコントロールのためのプリン
タ制御回路１７及びドラム２０の駆動等のための本体駆
動系２１は、コピープロセッサＣＰＵ３２の指令を受け
て、画像メモリコントローラ１０からの画像データ信号
により同期をとりながら、レーザドライバ１２を駆動す
る。画像メモリコントローラ１０からの画像データ信号
は端子Ｏ１から出力され、インターフェース回路１１、
レーザドライバ回路１２、レーザ発生器１３を介し、レ
ーザ光をコントロールする。レーザ光は、レーザを反射
して走査させるポリゴンミラー１４とそのポリゴンミラ
ー１４を回転駆動するポリゴンモータ１５、そのポリゴ
ンモータ１５を制御するモータドライバ回路１６及びレ
ーザ光の位置を検出するビーム検出器１９とにより感光
ドラム２０に画像を記録する。

【００１７】尚、コピープロセサのＣＰＵ３２と画像メ
モリコントローラ１０との間の制御信号の授受はインタ
ーフェース回路３３を介して行い、コピープロセサＣＰ
Ｕ３２からは、画像変換等の画像データ操作のためのコ
マンド信号、画像メモリ入出力端子切換え信号（例えば
キー２４による信号）、及び画像データの入力、出力の
開始、停止等の例えばキー２４による指令信号を画像メ
モリコントローラ１０に供給し、また、画像メモリコン
トローラ１０からは、画像メモリの状態、入出力端子の
使用状態等を表示すべくその情報信号をコピープロセサ
ＣＰＵ３２に供給する。

【００１８】つぎに、インターフェース回路３４は、原
稿読み取りのスタート、ストップ等の制御のために原稿
読取装置３とコピープロセサＣＰＵ３２との間の制御信
号の授受を仲介する。

【００１９】以下、各イメージ発生装置（以下入力装置
とする）につき説明する。原稿読取装置３は、原稿自動
送り装置（ＡＤＦ）１００により送られる原稿１０１を
レンズ１０２、固体撮像板（ＣＣＤ）１０３によって読
み取り、ＣＣＤドライバ１０４、画素制御回路１０５、
インターフェース回路１０６を介して画像データ信号を
画像メモリコントローラ１０のデータ端子Ｉ１に供給
し、更に、読取プロセサＣＰＵ１１０、原稿読取コント
ロールのためのマイクロプログラム格納用リードオンリ
メモリ（ＲＯＭ）１１１、作業用ランダムアクセスメモ
リ（ＲＡＭ）１１２、インターフェース回路１１３、１
１４、光学系駆動回路１０７により各種タイミングを制
御し、更に制御回路１０８、インターフェース回路１０
９を介して、画像メモリコントローラ１０のコントロー
ル端子ＣＩ₁ との間で、装置の種類、その状態等の情報
信号の授受を行う。

【００２０】つぎに、陰極線管表示装置４は、インター
フェース回路２００を介して複写装置１、汎用計算機５
に対する表示用端末装置として使用され、ディスプレイ
プロセッサＣＰＵ２０１、ディスプレイコントロールの
ためのマイクロプログラム格納用リードオンリメモリ
（ＲＯＭ）２０２、作業用ランダムアクセスメモリ（Ｒ
ＡＭ）２０３、キーボード２０６、インターフェース回
路２０５、陰極線管制御回路２０７、グラフィック制御
回路２０８、キャラクタ・ジェネレータ２１０、インタ
ーフェース回路、陰極線管２１１をもって構成され、キ
ー２０６による任意の文字データの入出力及びＣＲＴに
よる表示、グラフィック表示を行う。

【００２１】尚、複写装置１により行う画像変換操作の
手順や複写枚数制御等の定められた定形業務は、陰極線
管表示装置４においてプログラムの形態でキーボード２
０６から入力され、複写装置１において実行可能な形式
の信号にして転送され、インターフェース回路２８を介
して磁気バブル記憶装置２９に記憶させておくことがで
きる。ＣＰＵ３２はこのメモリ２９により一連の複写の
定形業務を簡単な操作により自動的に連続して行うこと
ができるように構成してある。

【００２２】つぎに、汎用計算機５は、ワードプロセサ
ＣＰＵ３００、ワードプロセスコントロール等のための
マイクロプログラム格納用リードオンリメモリ（ＲＯ
Ｍ）３０１、作業用ランダムアクセスメモリ（ＲＡＭ）
３０２、インターフェース回路３０３を介したフロッピ
ーディスク３０４、インターフェース回路３０５を介し
た磁気ディスク３０６、ＣＲＴオペレータ４のＩ／Ｆ２
００に接続のインターフェース回路３０８により構成さ
れ、陰極線管表示装置４を使用して文書作成や事務計算
を行う。複写装置１により記録すべき文書や計算結果
は、文字コード信号を画素信号に変換するキャラクタ・
ジェネレータ３１０、メモリコントローラ１０の入力端
子Ｉ３に接続のインターフェース回路３１１を介し、画
像データ（文字コード信号ではなく画素信号として）と
して画像メモリコントローラ１０の入力端子ＣＩ₃ に接
続のインターフェース回路３０９は、画像メモリコント
ローラ１０との間で接続した装置の種類、その状態等の
情報信号の授受を仲介する。

【００２３】つぎに、通信装置６は、通信回線４１２、
モデム４０３を介して画像データ信号の送受信を行い、
中央演算処理装置４００、送受信コントロールのための
マイクロプログラム格納用リードオンリメモリ（ＲＯ
Ｍ）４０１、作業用ランダムアクセスメモリ（ＲＡＭ）
４０２を有し、受信回路４０４、受信した帯域圧縮画像
データを変換して、画像メモリコントローラ１０が取扱
うデータ形式にする画素変換回路４０６、コントローラ
１０の入力端子Ｉ₂ に格納、インターフェース回路４０
８からなる受信部を有し、またコントローラ１０の出力
端子Ｏ₂ に接続４０９、画像メモリコントローラ１０か
らのデータを圧縮して通信回線用データに変換する画素
変換回路４０７、及び送信回路４０５からなる送信部を
有する。また画像メモリコントローラ１０との間で、メ
モリコントローラ１０のＣＩ₂ 、ＣＯ₂ に接続のインタ
ーフェース回路４１１、制御回路４１０を介して接続入
出力装置の種類、その状態等の情報信号の授受を行う。
尚、コントローラ１０の出力単端子Ｏ₁ 、Ｏ₂ に接続の
プリンタ部、送信部が出力装置に対応する。

【００２４】上述した複写機、各入力、出力装置からな
る図１図示の複写系統において、画像メモリコントロー
ラ１０は、原稿読取装置３、汎用計算機５、通信装置
６、プリンタ部との間で画像データ、制御信号等の授受
を行わしめる。画像データ信号の形式、制御信号の形式
等は統一して汎用性をもたせてある。従ってメモリコン
トローラ１０の例えばＣＩ₃ 、Ｉ₃ を読取装置３に接続
することもできる。また、図１図示の構成によって画像
データを発生させる装置、画像データを記憶管理する装
置、画像データを記録する装置等に分割して各々の間の
データ信号形式をシリアル信号、画素信号に統一してい
るので、複写系統の各構成要素毎の設計が容易がであ
る。さらに、将来、新たな端末装置を必要とした場合に
は、系統全体の設計変更を要せずに対処することができ
る、という長所を有している。

【００２５】つぎに、上述した構成の複写装置における
画像メモリコントローラ１０の詳細構成の例を図３に示
す。図示の構成において、Ｉ₁ 、Ｉ₂ 、Ｉ₃ は各入力装
置からの画像データを入力する端子であり、ＣＩ₁ 、Ｃ
Ｉ₂ 、ＣＩ₃ は、入力端子Ｉ₁ 、Ｉ₂ 、Ｉ₃ にそれぞれ
対応する制御信号入出力端子であり、Ｏ₁ 、Ｏ₂ は各入
出力装置へ画像データを出力する端子であり、ＣＯ₁ 、
ＣＯ₂ は、出力端子Ｏ₁ 、Ｏ₂ にそれぞれ対応する制御
信号入出力端子である。尚、これらの各入出力端子は、
それぞれ、図１図示の構成における画像メモリコントロ
ーラ１０に付記した同一記号の各入出力端子に対応して
いる。

【００２６】また、Ｉ₄ 、Ｏ₃ は、画像メモリコントロ
ーラ１０内においてデータ転送に使用する入力端子およ
び出力端子であって、内部で相互に接続してあり、この
内部接続した信号経路を介して、互いに異なる画像メモ
リチャネル間のデータ転送を行うことができる。

【００２７】通常は入力端子Ｉ₁ からの画素データは、
チャネル端子ＩＣＨ₁ を介してシステムバス６２に送
り、メモリ５９または６０に格納する。格納完了後、自
動的にまたはキー入力に従ってバス６２チャネル端子Ｏ
ＣＨ₁ を介して出力されプリントアウトされる。

【００２８】画像メモリチャネルとしては、システムバ
ス６２を介して中央演算処理装置（以下メモリプロセサ
のＣＰＵ）５５の制御のともに画像編集等の画像データ
処理を行うための半導体メモリ素子によりなる画像メモ
リ５９、６０を用いた画像メモリチャネルＩ、画像デー
タの長期ストアのための磁気ディスク７１を用いた画像
メモリチャネルＩＩ及び磁気ディスク７５を用いた画像
メモリチャネルＩＩＩがある。尚、メモリチャネルＩは
プリント１頁分のメモリであり、ＩＩ、ＩＩＩは大容量
のものである。それらの各チャネルは、画像データの入
出力を行うチャネル入力端子ＩＣＨ₁ 、ＩＣＨ₂ 、ＩＣ
Ｈ₃ 及びＯＣＨ₁ 、ＯＣＨ₂ 、ＯＣＨ₃をそれぞれ備え
ている。

【００２９】メモリプロセサのＣＰＵ５５は、各メモリ
の入出力制御等のための後述の如きフローチャートに従
ったマイクロプログラムを格納したリードオンリメモリ
（ＲＯＭ）５６及び作業用ランダムアクセスメモリ（Ｒ
ＡＭ）５７を用いて上述した画像データ処理を行う。ま
たＣＰＵ５５は画像データ、コントロールデータを伝送
するシステムバス６２及びコントロール信号α₁、α₂
等を出力する周辺制御回路６３を介して、入出力装置に
関する情報の入出力のためのインターフェース回路５
０、５１、５２、６６、６７、マルチプレクサ５３、６
５、ディスクの入出力切換スイッチ６８、７２を制御
し、更に、画像メモリチャネルＩＩ及びＩＩＩをも制御
する。

【００３０】つぎに、シリアル―パラレル変換回路５４
は、ビットシリアルに構成してあるチャネル入力端子Ｉ
ＣＨ₁ からの画像データ信号（画素信号）をビットパラ
レルに変換して画像メモリ５９、６０に格納したうえ
で、メモリプロセサのＣＰＵ５５により処理し得るよう
にするものである。尚、メモリチャネルＩＩ、ＩＩＩに
おけるデータ転送には、信号線の所要数を削減するため
にリアルデタを使用する。図３に太くしたシステムバス
６２により接続する各構成要素の相互間は、データ転送
の頻度が高いので、データ転送の所要時間を短縮するた
めにパラレルデータの形態でデータ転送を行う。

【００３１】また、パラレル―シリアル変換回路６４
は、上述したところとは逆に、画像メモリ５９、６０か
らのビットパラレルの画像データをビットシリアルに変
換してチャネル出力端子ＯＣＨ₁ から外部に転送するた
めのものである。尚、シリアル―パラレル変換回路５４
及びパラレル―シリアル変換回路６４の使用により、画
像メモリチャネルＩも、外部に対してはシリアル入出力
の画像メモリとして取扱うことができ、また、各画像メ
モリチャネル相互間においても、データ転送をシリアル
データの形態に統一して行うことができる。

【００３２】つぎに、ＤＭＡ回路５８は、メモリプロセ
サのＣＰＵ５５を使用せずに、上述した各変換回路５
４、６４と画像メモリ５９、６０との間の画像データ転
送を高速で行うために使用するものであり、また、高速
演算ユニット６１は、画像の回転等の複雑かつ多量の像
変換のための信号演算を必要とする場合にメモリプロセ
サのＣＰＵ５５の演算能力を強化するために使用するも
のである。

【００３３】つぎに、インターフェース回路７６は、図
１に示したプリンタ制御系のコピープロセサのＣＰＵ３
２およびインターフェース回路３３を介して、メモリプ
ロセサのＣＰＵ５５とプリンタ制御系との間の前述各種
制御信号の授受を仲介するためのものである。

【００３４】つぎに、画像メモリチャネルＩＩ、ＩＩＩ
は磁気ディスク７１と７５とを用いて同一の形態に構成
してあり、入出力切換えスイッチ６８、７２を有し、ま
た入出力画像データを磁気ディスク７１、７５に記憶す
るとき画像データと同期をとる同期回路６９、７３及び
磁気ディスク７１、７５を制御するディスク制御回路７
０、７４を有している。そのうち、入出力切換えスイッ
チ６８、７２は、磁気ディスク７１、７５に画像データ
を記憶させるときにはチャネル入力端子ＩＣＨ₂ 、ＩＣ
Ｈ₃ を各ディスクに接続し、磁気ディスク７１、７５か
ら画像データを再生するときにはチャネル出力端子ＯＣ
Ｈ₂ 、ＯＣＨ₃ を各ディスクに接続するためのものであ
る。従ってディスクメモリの場合直接プリンタ部へシリ
アルな画素データを送ることができる。

【００３５】つぎに、マルチプレクサ５３は、各チャネ
ル入力端子ＩＣＨ₁ 、ＩＣＨ₂ 、ＩＣＨ₃ と各入力端子
Ｉ₁ 、Ｉ₂ 、Ｉ₃ 、Ｉ₄ との相互間を破線で図示するよ
うに切換え接続するものであり、チャネル入力端子ＩＣ
Ｈ₁ 、ＩＣＨ₂ 、ＩＣＨ₃ のそれぞれに対して入力端子
Ｉ₁ 、Ｉ₂ 、Ｉ₃ 、Ｉ₄ を制御信号α₁ により選択的に
接続したり、切換えたりする。例えば、チャネル入力端
子ＩＣＨ₁ に対して入力端子Ｉ₁ 、Ｉ₂ を重複して接続
することは、２画像データ間の同期が困難であるために
禁止するが、逆に入力端子Ｉ₁ に対してチャネル入力端
子ＩＣＨ₁ 、ＩＣＨ₂ を重複して接続することは、同一
画像データを重複記憶するのであるから可能とする。つ
まり入力装置による読取像を半導体メモリとディスクメ
モリＩＩに蓄積することができる。

【００３６】つぎに、マルチプレクサ６５は、各チャン
ネル出力端子ＯＣＨ₁ 、ＯＣＨ₂ 、ＯＣＨ₃ と各出力端
子Ｏ₁ 、Ｏ₂ 、Ｏ₃ との相互間を制御信号α₂ により破
線で図示するように切換え接続するものであり、マルチ
プレクサ５３につき上述したと同様に、チャネル出力端
子ＯＣＨ₁ 、ＯＣＨ₂ 、ＯＣＨ₃ に対し、Ｏ₁ 、Ｏ₂、
Ｏ₃ を制御信号α₂ により選択的に接続したり切換たり
する。また例えば、ＯＣＨ₁ をＯ₁ 、Ｏ₂ 両方に重複し
て接続は可能であるが、例えば出力端子Ｏ₁ にＯＣＨ
₁ 、ＯＣＨ₂ を重複して接続は禁止してある。

【００３７】尚、マルチプレクサ５３、６５の接続切換
えは以下の情報（コントロールデータ）に基づきメモリ
プロセサＣＰＵ５５によって行い、また重複接続の可
能、禁止の別も自動的に判断して所要の接続を行い得る
ように制御される。

【００３８】次に、各制御信号入出力端子ＣＩ₁ 、ＣＩ
₂ 、ＣＩ₃ 及びＣＯ₁ 、ＣＯ₂ につき説明する。これら
は、いずれも、８ビット構成の制御信号線を接続するよ
うに構成してあり、それらの信号線はそれぞれ次のよう
に設定してある。

【００３９】（１）制御信号線０〜２接続されている入出力装置の種類を判別する制御信号線
であって、それぞれ次の第１表に示すように設定してあ
り、情報の転送は表記の各装置とメモリプロセッサのＣ
ＰＵ５５との間で行う。

【００４０】

【表１】

【００４１】（２）制御信号線３各使用装置と画像メモリチャネル間の像データの流れを
示す信号線であり、情報転送は各装置とイメージプロセ
サのＣＰＵ５５との相互間で行われる。

【００４２】（２−ａ）制御信号線３が１のとき画像データは各装置から画像メモリチャネルに転送され
る。

【００４３】（２−ｂ）制御信号線３が０のとき画像データは画像メモリチャネルから各装置に転送され
る。

【００４４】（３）制御信号線４各装置が使用可能の状態にあるか否かを確認するための
信号線である。

【００４５】（３−ａ）制御信号線４が１のとき各装置が使用可能である。

【００４６】（３−ｂ）制御信号線４が０のとき各装置が使用不能である。

【００４７】（４）制御信号線５各装置が動作中であるか否かをメモリプロセサのＣＰＵ
装置５５が確認するための信号線である。

【００４８】（４−ａ）制御信号線５が１のとき各装置が動作中である。

【００４９】（４−ｂ）制御信号線５が０のとき各装置が非動作中である。

【００５０】（５）制御信号線６各装置からメモリプロセサのＣＰＵ５５に対して動作開
始を要求するための信号線であって、後述する制御信号
線７がその応答信号線となる。

【００５１】（５−ａ）制御信号線６が１のときメモリプロセスの動作開始を要求する。

【００５２】（５−ｂ）制御信号線６が０のとき動作開始を要求せず。

【００５３】（６）制御信号線７制御信号線６に対するメモリプロセサのＣＰＵ５５から
の応答信号線である。

【００５４】（６−ａ）制御信号線７が１のときメモリプロセスの動作開始を許可する。

【００５５】（６−ｂ）制御信号線７が０のとき動作開始を禁止する。

【００５６】以上のようにそれぞれ設定した各制御信号
線を使用することにより、メモリプロセサのＣＰＵ５５
は、画像データ入力端子ＣＩ₁ 、ＣＩ₂ 、ＣＩ₃ 及び画
像データ出力端子Ｏ₁ 、Ｏ₂ 、Ｏ₃ に対して、それぞ
れ、どの装置が接続されているかを知ることができ、ま
た、各装置の制御が可能となる。これらの情報はＲＡＭ
５７に記憶され、ＣＰＵ５５はチャネル選択時または切
換時にこのコントロールデータを判断して、種々の制御
を行う。

【００５７】次に、図１図示の系統における陰極線管表
示装置４による状態等表示の例をつぎの第２表、第３表
にそれぞれ示す。これらの表示内容は、ＲＡＭ５７に記
憶されたコントロールデータによる。前述の如くＩ／Ｆ
７６、３３、３５、２００を順に介してＣＲＴディスプ
レイ４のＣＲＴ２１１にて表示される。

【００５８】

【表２】

【００５９】

【表３】

【００６０】これらはキーボード２０６の操作によって
表示指示することにより、上述した種々の表示を行うこ
とができ、従って、画像メモリコントローラ、各装置及
びソータ等の使用状態、割当ての状態等を容易に目視す
ることができるので、作業効率を向上させることができ
る。

【００６１】尚、上述した実施例においては、表示を行
うために陰極線管表示装置を使用したが、通常のプリン
タ等の文字記録装置を使用し、必要に応じて種々の情報
を表示し得るようにすることもできる。

【００６２】メモリプロセサのＣＰＵ５５による制御を
更に詳しく、図４、図５を参照に説明を行う。これらの
フローチャートはＲＯＭ５２に格納されたプログラムで
ありＣＰＵ５５によりプロセスされる。複写装置１は、
原稿読取装置３、汎用計算機５、通信装置６からの画像
データ入力要求が発生すると、これをメモリプロセサ１
０が受けて、これを複写したりまたはデータの中継を行
う。

【００６３】図４は、プログラムの大略を示すフローチ
ャートである。まず、ＣＰＵ５５は、パワーオンにより
リセットされ、その直後、ステップＳＰ１でＲＡＭ５７
のリセットと初期化、周辺制御回路６３のリセットと初
期化を行う。

【００６４】例えば、マルチプレクサ５３、６５を非接
続の状態にし、制御ラインＣＩ₁ 、ＣＩ₂ 、ＣＩ₃ 、Ｃ
Ｏ₁ 、ＣＯ₂ からの信号を読み取り、接続された装置の
種類とその装置の状態をＲＡＭ５７に記憶する。

【００６５】ステップＳＰ２では、ＣＰＵ３２からＣＰ
Ｕ５５に対し、接続された装置に関する情報転送要求コ
マンド、画像編集に関する画像転送コマンドがあるか否
かを判断し、コマンド入力があった場合にコマンドに対
して後述の動作を行う。

【００６６】ステップＳＰ３は、ＣＩ₁ 、ＣＩ₂ 、ＣＩ
₃ に接続された機器からＣＰＵ５５に対しデータ入力要
求があるか否かを判断し、データ入力要求があった場合
には、後述の動作を行う。

【００６７】ステップＳＰ４は、ステップＳＰ３で入力
装置の像データ送り動作が終了したか否かを判断し、終
了した場合には後述の動作を行う。

【００６８】ステップＳＰ５は、Ｏ₁ 、Ｏ₂ に対してキ
ー２４またはＲＡＭ５７による画像データ出力の要求が
あるか判断し、要求がある場合にはプリント動作が可能
か、送信動作が可能か否か判断し、もし可能なら出力装
置のＯ₁ またはＯ₂ の動作を開始させる。

【００６９】ステップＳＰ６は、ステップＳＰ５で動作
させたＯ₁ またはＯ₂ に対する画像データ送りが完了し
たか否か判断し、完了時出力動作、コピー動作を停止
し、次の動作要求に備える。上記のステップＳＰ２〜Ｓ
Ｐ６は繰り返し実行される。

【００７０】次に、図５〜図８を使って、図４のフロー
チャートをさらに詳細に説明する。

【００７１】図５は、コマンド処理のフローチャート
で、操作キー２４等によるコマンド入力があった場合に
実行される。

【００７２】ステップＳＰ１０、ステップＳＰ１１で
は、コピープロセサのＣＰＵ３２からのＩ／Ｆ７６を介
したコマンドの内容を判別し、不当なコマンドの場合に
は、ステップＳＰ１２に進み、エラーメッセージの表示
等のエラー処理を行う。

【００７３】ステップＳＰ１３は、画像変換処理コマン
ドを入力した場合に実行され、既にメモリＩ、ＩＩ、Ｉ
ＩＩに格納されている画像の移動、回転、重複、消去等
の処理を高速演算ユニット６１を使用して行う。

【００７４】上記の画像変換処理の方法は、一般に広く
知られているので、説明を省略する。また上記画像変換
処理中は、処理中であることをＲＡＭ５７に記憶してお
き必要に応じて表示パネル２６、ＣＲＴ２１１等に表示
を行う。

【００７５】ステップＳＰ１４は、情報転送コマンドを
入力した場合に実行され、ＲＡＭ５７上に記憶されてい
る、入出力各端子Ｉ₁ 、Ｉ₂ 、Ｉ₃ 、Ｏ₁ 、Ｏ₂ に接続
された各装置、及び画像メモリ５９、６０、磁気ディス
ク７１、７５等のメモリの接続状態及び動作状態をコピ
ープロセサのＣＰＵ３２に対し転送する。ＣＰＵ３２で
は、この情報を陰極線管表示装置４に転送し、ＣＲＴ２
１１に表示、または複写装置１の表示パネル２６に表示
することによりユーザーに対して情報の伝達を行う。こ
の表示内容は先述の第２表、第３表に示されるように明
らかである。これらの情報はＲＡＭ５７に常に記憶され
ているので必要に応じＩ／Ｆ７６を介して引き出され
る。

【００７６】図６は、像データ入力の前処理のフローチ
ャートで、ＣＩ₁ 、ＣＩ₂ 、ＣＩ₃における制御信号線
６が１のときに実行される。

【００７７】ステップＳＰ２０からステップＳＰ２３の
順に、画像メモリ５９、画像メモリ６０、磁気ディスク
７１、磁気ディスク７５が未使用の場合には、ＣＩ₁ 、
ＣＩ₂ 、ＣＩ₃ に対し、対応したメモリを割当てる。ま
た、すべてのメモリが使用中の場合には、ステップＳＰ
２４に進み、入力不許可状態であるので、ＣＩ₁ 、ＣＩ
₂ 、ＣＩ₃ の動作開始要求に対する答のための制御信号
線７を０にする。

【００７８】即ち、画像メモリ５９が未使用の時には、
ステップＳＰ２５に進み画像メモリ５９に関する接続、
使用データ入力装置、動作中等の情報をＲＡＭ５７にセ
ットし、ＣＰＵ３２からの上記情報転送コマンドに備え
る。ステップＳＰ２６ではＤＡＭ５８をセットし、画像
データのＤＭＡ転送に備える。

【００７９】画像メモリ６０が未使用の時には、同様に
ステップＳＰ２７、ステップＳＰ２８を実行する。

【００８０】磁気ディスク７１が未使用の場合には、ス
テップＳＰ２９に進み、ＲＡＭ５７に磁気ディスク７１
に関する情報をセットする。ステップＳＰ３０ではディ
スク制御７０をセットし、切換スイッチ６８をＩＣＨ２
側に切り換え画像データ入力に備える。

【００８１】同様に磁気ディスク７２が未使用の場合に
は、ステップＳＰ３１、ステップＳＰ３２を実行する。

【００８２】ステップＳＰ３３では、入力側のマルチプ
レクサ５３を切り換え対応するメモリと要求を出したデ
ータ入力装置を接続する。ステップＳＰ３４では、その
データ入力装置に関する情報をＲＡＭ５７にセットし、
ステップ１４で状態表示用のデータを変更させる。また
制御信号線７を１にし画像データのメモリコントローラ
１０への入力を開始させる。

【００８３】以上、図６のフローチャートによれば、順
番に画像メモリ５９、画像メモリ６０、磁気ディスク７
１、磁気ディスク７５の使用状態を見るために、この順
番がそのまま、メモリの優先順位となる。

【００８４】図１の接続例において、ＣＩ₁ の入力要求
はオリジナルの読み取りの指令により生じ、入力不許可
のときは読み取りをさせない。ＣＩ₂ の入力要求は、信
号４１２の送信要求により生じ、入力不許可のときは送
信をさせない。ＣＩ₃ の入力要求はキーボード２０６に
よる文章作成が終了したとき、または要求キーのオンに
より生じ、入力不許可のときは専用のメモリ３０４、３
０６に画像データを格納したままにする。今全てのメモ
リが未使用でしかもＣＩ₁ 〜ＣＩ₃ のどれもが要求信号
６を１にセットした場合、ＣＰＵ５５はＣＩ₁ からＣＩ
₃ の順に要求判定するので、ＣＩ₁ 〜ＣＩ₃ からの画像
データは各々メモリ５９、６０、７１に格納される。

【００８５】重複ストアの要求がキーによりまたは自動
的に生じた場合、ステップ３５〜３７の如く未使用の複
数メモリを準備し、マルチプレクサ５３を切り換える。

【００８６】図７は、データ入力後処理のフローチャー
トで、画像データの入力が完了した時に実行される。ス
テップＳＰ４０〜ステップＳＰ４３は、画像メモリ５
９、画像メモリ６０、磁気ディスク７１、磁気ディスク
７５のいずれのメモリが画像データ入力完了になったか
を見るステップであり、画像データ入力完了の場合には
対応するステップＳＰ４４〜ステップＳＰ４７に進む。
ステップＳＰ４４は、図６のステップＳＰ２５と同様の
ＲＡＭ５７に画像メモリ５９に関する情報をセットする
ステップである。ステップＳＰ４５〜ステップＳＰ４７
も同様である。

【００８７】ステップＳＰ４８では、画像データ入力を
完了したデータ入力装置に関するＲＡＭ５７上の情報の
変更を行い、対応する制御信号線７を０にし、入力動作
を禁止する。ステップＳＰ４９では、マルチプレクサ５
３を切り換え、対応する入力装置とメモリを切り離す。

【００８８】図８は、データ出力前処理で、各メモリか
ら画像データをＯ₁ 、Ｏ₂ に出力する必要のある場合に
実行される。

【００８９】ステップＳＰ５０、ステップＳＰ５１では
Ｏ₁ 、Ｏ₂ いずれのデータ出力装置に対する画像データ
の出力かを判定する。メモリへの像データ格納時ＲＡＭ
５７に出力あて先データが記憶されているので、それを
ＣＰＵ５５は判断する。キー入力によりあて先を決める
こともできる。Ｏ₁ に出力要求があった場合は、ステッ
プＳＰ５２でＣＯ₁ の制御信号線４を見て動作可能か判
断しかつ、制御信号線５を見て、動作中でないことを確
認し、Ｏ₁ に出力可能である場合（制御信号線４が１か
つ制御信号線５が０の時）ステップＳＰ５３を実行す
る。ステップＳＰ５３では、ＲＡＭ５７のＯ₁ に関する
情報をセットし、Ｏ₁ の制御信号線７を１にし、データ
出力装置（本実施例においては、レーザ・ビームプリン
タ）の動作を開始させる。

【００９０】ステップＳＰ５６では、接続するメモリに
関する情報をＲＡＭ５７にセットし、出力セレクタ６５
を切換メモリと接続をする。

【００９１】同様にＯ₂ に出力要求があった場合には、
ステップＳＰ５４に進みＯ₂ に出力可能である場合に
は、ステップＳＰ５５、ステップＳＰ５６を実行する。

【００９２】また、ステップＳＰ５６においては、接続
されたメモリによりＤＭＡ５８、ディスク制御７０、デ
ィスク制御７４、切換スイッチ６８、切換スイッチ７２
のセットも同時に行う。出力Ｏ₁ が優先する。重複出力
要求の場合ステップ５７でそれを判定してセレクタを切
換制御する。

【００９３】図９は、データ出力後処理のフローチャー
トで、各メモリから画像データをＯ₁ 、Ｏ₂ に出力完了
した場合に実行される。

【００９４】ステップＳＰ６０、ステップＳＰ６１で
は、ＣＯ₁ 、ＣＯ₂ の制御信号線５を見て、画像データ
出力が完了したか否かを判定し、動作完了の場合ステッ
プＳＰ６２、ステップ６３に進む。ステップＳＰ６２、
ステップ６３では、Ｏ₁ 、Ｏ₂に関する情報をＲＡＭ５
７にセットし、ＣＯ₁ 、ＣＯ₂ の制御信号線７を０にし
て装置の動作を禁止する。ステップＳＰ６４では、接続
されたメモリに関する情報をＲＡＭ５７にセットし、出
力セレクタ６４を切り換える。

【００９５】以上説明のプログラムによれば、ＣＰＵ５
５は、入力画像データを自動的にメモリに蓄え、画像出
力装置の状態により効率良く、画像出力装置を利用する
ことが可能になっている。

【００９６】また、本実施例においては、マルチプレク
サ５３、６５に、Ｉ₄ 、Ｏ₃ の端子があるが、これは、
互いに接続され、例えば、磁気ディスクから画面メモリ
５９に画像データを送るように、メモリ間の画像データ
の転送に使用する。また、本実施例においては、マルチ
プレクサ５３、マルチプレクサ６５の間にメモリを挿入
しているが、メモリを介さずに直接画像を入力端子から
出力端子へ出力したい場合（高速転送が必要な場合で、
メモリに記憶・読み出しする分だけ速くなるために、直
接マルチプレクサ５３、マルチプレクサ６５間を直結す
る経路をもうけてもよい。

【００９７】以上、説明した様に、プログラムは実行さ
れるが、上記プログラムを実行するハードウエアの例を
以下説明する。

【００９８】ＣＰＵ５５としては、例えばインテル社の
８０８６１６ビット汎用ＣＰＵが使用できる。８０８
６はアドレス空間が１Ｍバイトと大きく、また、標準バ
スのマルチバス（インテル社の標準バス）とともに、広
く普及している。また、８０８６には、周辺素子が多数
開発されており（例えば、高速演算ユニット６１として
８０８７、ＤＭＡ５８として８０８９）、マルチバスに
結合して使うことが容易になっている。

【００９９】メモリ５９、６０は、大容量になるため８
０８６の１Ｍバイトのアドレス能力を超えるので、メモ
リを複数に分割して、メモリバンク・スイッチ切り換え
を行うことにより実現することができる。また５９、６
０は、メモリ内容をリフレッシュすることで保持する。
ダイナミックメモリＤＲＡＭを用いて、ドキュメント、
１頁分のイメージを格納することができる。

【発明の効果】以上説明したように、本発明によれば、
入力した画像に対して編集処理を行い、編集処理された
画像をシート上に形成する画像形成装置がインターフェ
イスを介して接続され、オペレータがコマンドを入力す
るための操作部及び種々の情報を表示する表示部を有
し、文書作成や事務計算を行う計算装置において、画像
形成装置における編集処理または画像形成の制御情報を
操作部から入力し、入力した制御情報を画像形成装置に
おいて実行可能な形式の制御信号に変換し、制御信号を
インターフェイスを介して画像形成装置へ出力するの
で、文書作成や事務計算を行う計算装置がたとえ画像形
成装置から離れた場所に設置されていたとしても、オペ
レータは画像形成装置の設置されている場所まで一々行
かずに、画像形成装置における編集処理や画像形成の指
示を計算装置から入力することが可能になる。

【図面の簡単な説明】

【図１】本発明のシステムにおける複写系統の構成例を
示す制御ブロック線図である。

【図２】複写機の断面図である。

【図３】図１における画像メモリコントローラの構成例
を示す制御回路図である。

【図４】制御フローチャートである。

【図５】制御フローチャートである。

【図６】制御フローチャートである。

【図７】制御フローチャートである。

【図８】制御フローチャートである。

【図９】制御フローチャートである。

【符号の説明】

１複写装置３原稿読取装置４ディスプレイ装置５ワードプロセサ６通信装置１０メモリ

Claims

(57)【特許請求の範囲】

【請求項１】入力した画像に対して編集処理を行い、
編集処理された画像をシート上に形成する画像形成装置
がインターフェイスを介して接続され、オペレータがコ
マンドを入力するための操作部及び種々の情報を表示す
る表示部を有し、文書作成や事務計算を行う計算装置の
制御方法において、前記画像形成装置における編集処理または画像形成の制
御情報を前記操作部から入力し、入力した前記制御情報を前記画像形成装置において実行
可能な形式の制御信号に変換し、前記制御信号を前記インターフェイスを介して前記画像
形成装置へ出力することを特徴とする計算装置の制御方
法。