JPH0472723U - - Google Patents
Info
- Publication number
- JPH0472723U JPH0472723U JP11737790U JP11737790U JPH0472723U JP H0472723 U JPH0472723 U JP H0472723U JP 11737790 U JP11737790 U JP 11737790U JP 11737790 U JP11737790 U JP 11737790U JP H0472723 U JPH0472723 U JP H0472723U
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- channel mos
- transistor
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第1図は、本考案の一実施例を示すラツチ回路
の回路図、第2図は、第1図と異なる実施例を示
すラツチ回路の回路図、第3図は、従来のラツチ
回路の一例を示す回路図である。
1……一方のCMOSトランジスタ、2……他
方のCMOSトランジスタ、11……第1のMO
Sトランジスタ、12……第2のMOSトランジ
スタ、Q1〜Q4……トランジスタ、D/……
入力信号、A……第1のノード、B……第2のノ
ード。
Fig. 1 is a circuit diagram of a latch circuit showing an embodiment of the present invention, Fig. 2 is a circuit diagram of a latch circuit showing an embodiment different from Fig. 1, and Fig. 3 is an example of a conventional latch circuit. FIG. 1... One CMOS transistor, 2... Other CMOS transistor, 11... First MO
S transistor, 12... second MOS transistor, Q1 to Q4... transistor, D/...
Input signal, A...first node, B...second node.
Claims (1)
ランジスタと他方のCMOSトランジスタとを有
するラツチ回路において、 上記一方のCMOSトランジスタを構成するp
チヤンネルのMOSトランジスタのゲートとnチ
ヤンネルのMOSトランジスタのゲートとの間に
接続された第1のMOSトランジスタと、 上記他方のCMOSトランジスタを構成するp
チヤンネルのMOSトランジスタのゲートとnチ
ヤンネルのMOSトランジスタのゲートとの間に
接続された第2のMOSトランジスタとを具備す
ることを特徴とするラツチ回路。[Claims for Utility Model Registration] In a latch circuit having one CMOS transistor and the other CMOS transistor arranged in parallel,
a first MOS transistor connected between the gate of the channel MOS transistor and the gate of the n-channel MOS transistor;
A latch circuit comprising a second MOS transistor connected between a gate of a channel MOS transistor and a gate of an n-channel MOS transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11737790U JPH0472723U (en) | 1990-11-07 | 1990-11-07 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11737790U JPH0472723U (en) | 1990-11-07 | 1990-11-07 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0472723U true JPH0472723U (en) | 1992-06-26 |
Family
ID=31865278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11737790U Pending JPH0472723U (en) | 1990-11-07 | 1990-11-07 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0472723U (en) |
-
1990
- 1990-11-07 JP JP11737790U patent/JPH0472723U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0472723U (en) | ||
JPH03123322U (en) | ||
JPS62159024U (en) | ||
JPH0293834U (en) | ||
JPS62203529U (en) | ||
JPS6381518U (en) | ||
JPS6155296U (en) | ||
JPH0431832U (en) | ||
JPH01177615U (en) | ||
JPH0449884U (en) | ||
JPH0290535U (en) | ||
JPS601033U (en) | Voltage controlled oscillator circuit | |
JPH0429240U (en) | ||
JPH0223119U (en) | ||
JPH0334328U (en) | ||
JPH0463087U (en) | ||
JPH0480050U (en) | ||
JPH0365326U (en) | ||
JPH02147934U (en) | ||
JPH02100327U (en) | ||
JPS6170254U (en) | ||
JPS5942646U (en) | input circuit | |
JPS6283299U (en) | ||
JPH038451U (en) | ||
JPH01133823U (en) |