JPH0472584A - 集積回路試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は集積回路試験装置（以下テスタと記す）に関し
、特に半導体集積回路（以下ＩＣと記す）の開発評価及
び製造ラインにおいて動作性能試験を行うテスタに関す
る。

［従来の技術］ 従来、この種のテスタにおいては、その性能を示す重要
なファクタの一つとしてのタイミング精度がある。タイ
ミング精度とはそのテスタの有する全てのドライバ間に
存在する出力タイミングのばらつきを示すドライバ間ス
キュー及び絶対０秒からの各ドライバの出力誤差の幅を
示す絶対スキューの２種類が定義されている。通常、両
スキューを併せてドライバスキューと称し、テスタの性
能を現わしている。また、テスタの有する全てのコンパ
レータに同一タイミングの波形を入力した場合の全コン
パレータの判定タイミング誤差を総称してコンパレータ
スキューと称し、上記ドライバスキューと同様にテスタ
の性能を現わす。ドライバスキュー及びコンパレータス
キューを合わせたものを総合タイミング精度と称し、テ
スタの総合的なタイミング精度を現わしている。

従来のテスタにおいてはこれらタイミング精度を向上す
べく各種回路的改善／補正手段等が施され、過去、その
精度は段階を追って向上してきており、現在では総合ス
キューにおいて±０．７ｎＳ〜±１．ＯｎＳが実現され
ている。

第４図は従来のテスタのドライバ信号経路及びコンパレ
ータ信号経路を示す概略図である。

第４図において、タイミング発生器（以下ＴＧ）　１に
よって発生されたタイミングクロックは第１のスキュー
補正回路２でタイミング補正後、フォーマツタ３におい
てパターン発生器４から発生されたるパターン信号と論
理演算され、更に第２のスキュー補正回路５によるタイ
ミング補正後、ドライバ６を経由して被測定集積回路（
以下ＤＵＴ　）の入力端子に印加される。図中、１４は
レイトジェネレータである。ドライバ６からの出力波形
は仮に、全波形とも同一タイミングがプログラムされた
とするとＤＵＴの入力端子において正確にそのリーディ
ングエツジのタイミングが各々ドライバ間で正確に揃っ
ていなければならない。スキュー補正回路２，５は信号
の遅延回路であって設定されたる遅延データにより遅延
時間を変更し、以降のタイミングをずらすことが可能と
なっている。テスタはオシロスコープによるドライバ波
形観測、或はオートデスキュー等の手段により前述のド
ライバ波形が同一タイミングでＤＵＴ端子に印加される
ようにスキュー補正回路２，５の遅延データが選ばれて
いる。

第４図において、ＤＵＴの出力はＨＩＧＨコンパレータ
７及びＬＯＷコンパレータ８に入力される。各コンパレ
ータでコンパレートされた信号はＨＩＧＨラッチ９及び
ＬＯＷラッチ１０において、スキュー補正回路１１によ
りタイミング補正された判定ストローブ信号のタイミン
グでラッチされる。ＮＧコントローラＩ２では期待値に
よってｔ（ＩＧ）Ｉラッチ９の出力、或はＬＯＷラッチ
１０の出力を選択し、判定結果としてテスタコントロー
ラ１３に出力する。複数存在するコンパレータ全てに同
一ライズアツプ波形を入力した場合、全て同一タイミン
グで判定を行わなければならない。しかし、各コンパレ
ータ、配線。

ラッチ回路等の微妙な特性の差により、そのままでは必
ずしも全判定が同一タイミングとはならない。

二のためにテスタでは個々の判定ストローブのスキュー
補正回路１１の補正データを適切にすることにより各ラ
ッチ９，１０に到達する判定ストローブのタイミングを
各コンパレータの特性に併せて遅延させ、判定タイミン
グを揃えている。

〔発明が解決しようとする課題１ 上述の従来のテスタにおいては、テスタの総合タイミン
グ精度を向上するためにドライバ／コンパレータに各々
スキュー補正回路を有している。

現在ではこれらの回路工夫、さらには仕様する回路部品
の改良等により±０．７〜±１．０ｎＳの総合タイミン
グ精度が実現されている。

一方、ＩＣ量産等においてはテスタ測定部へのＤＵＴ接
続／測定後の分類の目的でハンドラをテスタ測定部と接
続して用いている。第５図はハンドラの概略図である。

供給部１５に収納された被測定ＩＣは個別に測定部１６
に移動し、測定ソケット１７に接続される。測定ソケッ
ト１７にはテスタのテストヘッド１８から、ドライバ信
号／コンパレータ入力部が接触子１９及びテストボード
２０等の手段により接続されている。測定ソケット１７
においてドライバ信号／コンパレータ入力部に接続され
た被測定ＩＣはテスタからハンドラに送られた分類信号
に従い、被測定ＩＣを収納部２ｊに分類収納する。

−船釣にはＩＣの高温動作保証のため、テストは高温状
態においても行われる。また、Ｉｃの性能の１つである
出力アクセス時間に関して高温状態におけるアクセス時
間別にグレード分類が行われている。このため、ハンド
リング装置の測定部１６には恒温槽２２が設けられ、測
定部１６の測定ソケットＩ７に接続された被測定ＩＣの
周辺雰囲気温度を高温に保持する構造となっている。

恒温槽２２の内部はヒータブロア２３により高温エアに
満たされており、恒温槽２２内に設置された温度センサ
２４による温度モニタによりヒータブロア２３から吐出
されるエアの温度を温度コントローラ２６でコントロー
ルすることにより恒温槽２２内を設定温度に保つ構造と
なっている。

ＩＣの出力アクセス時間はＩＣが曝されている周辺雰囲
気温度の影響を強く受ける。通常ハンドラ測定部の恒温
槽の温度精度は現在の技術ではコスト的な制限もあり±
３℃程度である。この場合、被測定ＩＣの出力アクセス
時間は１．５〜２．ＯｎＳ変化する。

つまり、テスタ本体のタイミング精度とハンドラの温度
精度によるＩＣ自体の出力アクセス時間変動を合わせる
と、総合的には＋２ｎＳ程度の誤差が生ずる可能性があ
ると言える。言い替えれば複数のテストシステム間に最
大４ｎＳの差が生じるといえる。

つまり、テスタ本体のタイミング精度を高精度にしても
システムとして共に使用されるハンドラの温度精度が向
上しないかぎり実使用上の総合精度は向上しない。しか
しながら前述の如くハンドラの温度精度向上は技術的／
コスト的に容易には実現しない。

本発明の目的は被測定ＩＣの出力アクセス時間の変動に
影響されることなくテスタのタイミング精度で測定を行
うことができるようにした集積回路試験装置を提供する
ことにある。

〔課題を解決するための手段〕

前記目的を達成するため、本発明に係る集積回路試験装
置においては、測定手段と、算出手段と、加算手段とを
有し、半導体集積回路の動作試験を行う集積回路試験装
置であって、 測定手段は、被測定集積回路の周辺雰囲気温度を測定す
るものであり、 算出手段は、測定された周辺雰囲気温度より、該温度に
おける被測定集積回路の出力応答時間の基準温度におけ
る出力応答時間との差を算出するものであり、 加算手段は、算出された出力応答時間の差に応じて高力
判定回路の判定結果にオフセット時間を加えるものであ
る。

［作用〕 被測定集積回路の周辺雰囲気温度を測定し、その測定さ
れた周辺雰囲気温度より、該温度における被測定集積回
路の出力応答時間の基準温度における出力応答時間との
差を算出し、その算出された出力応答時間の差に応じて
高力判定回路の判定結果にオフセット時間を加える。こ
れにより、テスタの判定タイミングを被測定ＩＣの出力
アクセスの変動に合せてずらすこととなり、テスタのタ
イミング精度での測定が可能となる。

［実施例］ 次に本発明について図面を参照して説明する。

（実施例１） 第１図は本発明の実施例１を示す概略図である。

図において、恒温槽２２の内部に設けられた温度センサ
２５は測定ソケット１７に接続された被測定１ｃの近傍
の周辺雰囲気温度を測定するためのものである。該温度
センサ２５で測定された温度はテスタコントローラ１３
に取り込まれる。

一般に、ＩＣの出力アクセス時間は第３図の如く雰囲気
温度が高くなれば遅れる。雰囲気温度とアクセス時間の
関係は微少範囲においてはリニアであると見なすことが
できる。温度計数をＫ（ｎｓ／’Ｃ）。

基準温度をＴ（’Ｃ）、雰囲気温度をｔ　（℃）とする
と、雰囲気温度の場合の基準温度からの出力アクセス時
間の遅延Ｔｄ（ｎｓ）は Ｔｄ＝ｋ　（Ｔ−ｔ） より得られる。ここでの基準温度とはスプツク保証条件
であり、被測定ＩＣが本来テストされるべき雰囲気温度
でハンドラに設定される温度である。

温度センサ２５で測定された温度情報を取り込んだテス
タコントローラ１３は、予めプログラム等の手段により
設定されたる温度計数Ｋ及び基準温度Ｔから、上式によ
り被測定ＩＣの出力アクセス時間の遅れ（或は進み）を
算出する。一方、テストプログラムにより測定される測
定データ　（ＥＶＡＬＵＡＴＩＯＮＤＡＴＡ或はＣＨＡ
ＲＡＣＴＥＲＩＺＡＴＩＯＮ　ＤＡＴＡ）には温度依存
性のあるものと無いものとが存在する。よってテストプ
ログラム中の各データの算出ルーチンにおいて、温度依
存性のあるものについては温度補正を行う旨の処理をコ
マンドによって指定しておく構造となっている。

テスタコントローラ１３はテストプログラムの該コマン
ドの実行に際して該コマンドの記述されているテストル
ーチンで指定されたデータに前記手段によって得られた
被測定ＩＣの出力アクセス時間の遅れ（進み）を加減す
る構造となっており、その出力をテスタ本体２７に出力
する。

（実施例２） 第２図は本発明の実施例２を示す概略図である。

図において、ハンドラの温度コントローラ２６は温度セ
ンサ２４で測定した恒温槽２２内の温度が一定になるよ
うにヒータブロア２３の吐出する温風温度をコントロー
ルすると共に、温度センサ２４で測定した温度情報をテ
スタ本体２７のテスタコントローラ１３に出力する。温
度情報を受は取ったテスタ側の構造及び動作は実施例１
と同一となっている。

［発明の効果］ 以上説明したように本発明は、被測定ＩＣの雰囲気温度
を測定し基Ｉ＄湿温度らの出力アクセス時間からのずれ
を算出し、判定ストローブに前記ずれ量に相当するオフ
セットをのせ、テスタの判定タイミングを被測定ＩＣの
出力アクセスの変動に合わせてずらす構造となっている
ことにより、ハンドラの温度精度が現状の如く±３℃で
あってもそれによる被測定ＩＣの出力アクセス時間の変
動に影響されることなくテスタのタイミング精度で測定
を行うことができる。

【図面の簡単な説明】

第１図は本発明の実施例１を示す概略図、第２図は本発
明の実施例２を示す概略図、第３図は周辺雰囲気温度と
出力アクセス時間の関係を示す図、第４図は従来のテス
タを示す概略図、第５図は従来のハンドリング装置を示
す概略図である。

Claims (1)

【特許請求の範囲】
1. （１）測定手段と、算出手段と、加算手段とを有し、半
   導体集積回路の動作試験を行う集積回路試験装置であっ
   て、 測定手段は、被測定集積回路の周辺雰囲気温度を測定す
   るものであり、 算出手段は、測定された周辺雰囲気温度より、該温度に
   おける被測定集積回路の出力応答時間の基準温度におけ
   る出力応答時間との差を算出するものであり、 加算手段は、算出された出力応答時間の差に応じて出力
   判定回路の判定結果にオフセット時間を加えるものであ
   ることを特徴とする集積回路試験装置。