JPH0471364A - 昇圧電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 （ａ）本発明の一実施例（第２図） （ｂ）本発明の他の実施例（第３図） 発明の効果 〔概要〕 入力される電圧レベルを昇圧して出力する昇圧電源回路
に関し、 入力電圧に対する出力電圧の昇圧効率を向上させること
ができる昇圧電源回路を提供することを目的とし、 高電位電源と低電位電源との間に、上記高電位電源に対
して順方向のダイオード、コンデンサ、上記高電位電源
に対して順方向のダイオード及び充電制御用のトランジ
スタを直列接続して形成される充電回路と、上記高電位
電源と出力端子との間に、放電制御用のトンジスタ、上
記コンデンサ及び上記出力端子に対して逆方向のダイオ
ードを直列接続して形成される放電回路と、上記出力端
子をトランジスタの制御端子及び上記ダイオードとトラ
ンジスタとの接続点に各々接続する接続回路とを備え、
上記トランジスタの制御端子に接続される制御入力端子
へ入力される制御信号に基づいて上記充電回路のコンデ
ンサへの充電を制御すると共に、上記放電回路の出力電
圧に基づいて上記トランジスタをオン・オフ制御して放
電回路のコンデンサの放電を制御するものである。

〔産業上の利用分野〕

本発明は入力される電圧レベルを昇圧して出力する昇圧
電源回路に関し、特に電圧レベルの昇圧効率を向上させ
る昇圧電源回路に関する。

近年、昇圧電源回路は負荷をハイサイドスイッチで駆動
する駆動回路等に電圧を供給する回路として設けられ、
上記負荷へ電圧を供給する電源から供給される電圧レベ
ルを昇圧して上記駆動回路等に出力する。この出力電圧
の昇圧分が不十分な場合には、負荷側の動作が不安定と
なり、特に負荷をハイサイドでスイッチングする素子と
して２ＳＫタイプパワ−ＭＯ８ＦＥＴ等のトランジスタ
をスイッチングするための使用される場合にはトランジ
スタのスイッチング損失が大きくなり、発熱によるトラ
ンジスタの破壊等の虞れがある。

従って、昇圧電源回路は入力電圧に対して出力電圧を十
分高い昇圧効率で出力することが必要となる。

〔従来の技術〕

従来、この種の昇圧電源回路として第４図に示すものが
あった。この第４図は従来の昇圧電源回路の構成回路図
である。

同図において従来の昇圧電源回路は、高電位側電源■。

０と接地側ＧＮＤとの間にダイオードＤ１１コンデンサ
Ｃ１ダイオードＤ２及びトランジスりＴ＋２を直列接続
して形成される充電回路１と、上記高電位側電源■　と
出力端子■　　との間にＣＣｏｎ トランジスタＴ、１、上記コンデンサＣＩ及びダイオー
ドＤ３を直列接続して形成される放電回路２とを備え、
上記充電回路１及び放電回路２の双方に共通して含まれ
るコンデンサＣ１の充・放電を上記トランジスタＴ＋Ｉ
、Ｔ＋２のオン・オフ制御に基づいて行なう構成である
。

上記ダイオードＤ　　、Ｄ　　は、充電回路１において
高電位側電源■。０に対して各々順方向に接続される。

上記ダイオードＤ３は、放電回路２において高電位側電
源■。０に対して順方向に接続される。また、上記ダイ
オードＤ３及び出力端子■ｏｌ１１の接続点と接地側Ｇ
ＮＤとの間にはコンデンサＣ２が接続され、上記放電回
路２から出力される出力電圧を平滑化するように構成さ
れる。

次に、上記構成に基づ〈従来回路の動作について説明す
る。まず、制御入力端子Ｄ　から“Ｈ”レベルの制御信
号が入力された場合には、トランジスタＴＴ２がターン
オン状態となり、高電位電源ｖｏｏから充電回路１を介
して接地側ＧＮＤに電流が流れてコンデンサＣ１に電荷
が蓄積されて充電動作を実行する。上記充電状態におい
ては、トランジスタＴ、１はベース端子に“Ｌ”レベル
の制御信号が印加されることから、ターンオフ状態を維
持する。

さらに、上記制御入力端子り、に“Ｌ”レベルの制御信
号が入力された場合には、トランジスタＴ＋２はターン
オフ状態となり、充電回路１の充電動作が終了する。上
記トランジスタ”＋２のターンオフにより、上記トラン
ジスタ”＋ｌはベース端子の電位レベルが上昇してター
ンオン状態となり放電動作を開始する。

上記放電動作は、コンデンサＣ１に蓄積された電荷によ
る電位とターンオン状態のトランジスタＴ＋２における
エミッタ側の電位との和で求められる電圧を出力端子■
。ｕｌから出力する。

上記出力端子■。ｌｌｌからの出力電圧は具体的数値に
より以下のようにし求めることができる。

回路中における各素子間電圧の具体的数値は次の通りと
する。高電位電源Ｖ。ｏ＝１０■、ダイオードＤ　のＶ
　　　＝０．６Ｖ、ダイオードＤ２の１川 Ｖ　　　＝０．６Ｖ、トランジスタ”＋２の”　ＣＥ２
Ｄ２ ０．２■、トランジスタＴ　のペース抵抗Ｒ１＝１．２
にΩ、ダイオードＤ（７）Ｖ　　　＝０．６Ｖ３　　　
　　ＦＤ３ とする。

コンデンサＣへの充電電圧ｖｃ１は、 Ｖ　　　＝Ｖ　　　−Ｖ　　　　　−（Ｖ　　　　　＋
Ｖ　　　　　）ＣＩ　　　　　ＣＣＦＤＩ　　　　　　
　ＦＤ２　　　　　ＣＥ２＝１０−０．　６＋−（０，
６＋０．　２）−８，６Ｖ　　　　　　　　　　　　　
　　　・・・　（１）また、放電する際における損失電
圧■、は、トランジスタＴｎｌの■ＣＥ＋及びダイオー
ドＤ２の■　　である。■　　はＶ　　　＝０．６Ｖよ
り小ＦＤ２　　　　　　ＣＥＩ　　　ＤＥＩさくできず
、Ｒ−１，２に９時はＶ　　　＝ＩＶＩ　　　　　　　
　　　ＣＥＩ となる。これより、 Ｖ＝Ｖ＋Ｖ Ｌ　　　ＣＥＩ　　　　ＦＤ３ ＝１＋０．６ −１．　６Ｖ　　　　　　　　　　　　　　　　・・・
　（２）上記（１）、（２）式より昇圧分電圧■１は、
Ｖ、＝８．６−１．６ ＝７Ｖ　　　　　　　　　　　　　　　　　　・・・　
（３）従って■ｃｃがＩＯＶから■Ｈだけ上昇すること
から、放電回路２からの出力電圧Ｖ　　は、ｕｔ ■　　＝ｖＣＣ＋■Ｈ ＯＵ） 一１０Ｖ＋７Ｖ ＝　１７　Ｖ　　　　　　　　　　　　　　　・・・　
（４）となる。

〔発明が解決しようとする課題〕

従来の昇圧電源回路は以上のように構成されていたこと
から、汲み上げ用に設けられた放電制御用のトランジス
タＴ、１のスイッチング損失が大きくなり、出力電圧の
汲み上げ損失が大きくなるという課題を有していた。

また、従来の昇圧電源回路の出力端子Ｖ　　にｕｔ 負荷のハイサイドをスイッチングする素子として２ＳＫ
タイプのパワーＭＯ８ＦＥＴ等のスイッチング素子を接
続し、昇圧した出力電圧によりスイッチング素子を駆動
する場合には、スイッチング素子のスイッチング損失が
大きくなり、素子抵抗値の増大に伴う発熱によりスイッ
チング素子自体が破壊に至るという課題を有していた。

即ち、上記パワーＭＯ８ＦＥＴを駆動させるには１４■
（昇圧骨４Ｖ）のゲート電圧で駆動させることができる
が、スイッチング損失（オン抵抗）を小さくするには１
８■（昇圧骨８Ｖ）のゲート電圧で駆動する必要があり
、従来技術の出力電圧１７Ｖ（（４）式を参照）では不
十分であった。

本発明は上記課題を解決するためになされたもので、入
力電圧に対する出力電圧の昇圧効率を向上させることが
できる昇圧電源回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図を示す。

同図において本発明に係る昇圧電源回路は、高電位電源
と低電位電源との間に、上記高電位電源に対して順方向
のダイオードＤ　１コンデンサＣ１上記高電位電源に対
して順方向のダイオ−ドＤ２及び充電制御用のトランジ
スタＴ＋２を直列接続して形成される充電回路１と、上
記高電位電源と出力端子■　　との間に、放電制御用の
トンｕｔ ジスタＴＢ１上記コンデンサＣ１及び上記出力端子■　
　に対して逆方向のダイオードＤ３を直列ｕｔ 接続して形成される放電回路２と、上記出力端子■　　
をトランジスタＴ＋Ｉの制御端子及び上記ダｕｔ イオードＤ２とトランジスタＴｔ２との接続点に各々接
続する接続回路３とを備え、上記トランジス夕Ｔ＋２の
制御端子に接続される制御入力端子ＤｌｌＩへ入力され
る制御信号に基づいて上記充電回路１のコンデンサＣ１
への充電を制御すると共に、上記放電回路２の出力電圧
に基づいて上記トランジスタＴ＋ｌをオン・オフ制御し
て放電回路２のコンデンサＣ１の放電を制御するするも
のである。

〔作用〕

本発明においては、充電回路１の充電動作後に、放電回
路２から出力される昇圧された出力電圧■　　を放電回
路２を制御するトランジスタＴ＋１ｕｔ の制御端子に制御電圧として人力することにより、トラ
ンジスタＴ＋ｌのスイッチング損失（オン抵抗）を極力
減少させることとなり、入力電圧に対する出力電圧の昇
圧効率を向上させる。

〔実施例〕

（ａ）本発明の一実施例 以下、本発明の一実施例を第２図に基づいて説明する。

この第２図は本実施例構成回路図を示す。

同図において本実施例に係る昇圧電源回路は、前記第４
図記載の従来回路と同様に充電回路１、放電回路２を備
えて構成し、上記構成に加え、上記放電回路２の出力側
接続点Ｂを放電回路２のトランジスタＴ　のベース側に
抵抗Ｒ１を介して接続すると共に、上記充電回路１のダ
イオードＤ２及びトランジスタ”＋２の接続点Ｃに上記
抵抗Ｒ１を介して接続する接続回路３を備える構成であ
る。

次に、上記構成に基づく本実施例昇圧電源回路の動作を
■充電動作と■放電動作とに分けて説明する。

■充電動作 まず、制御入力端子り、から“Ｈ”レベルの制ｎ 御信号が入力されると、トランジスタＴ＋２がターンオ
ン状態となることから、充電回路１が導通状態となり、
高電位電源■。０から接地側ＧＮＤに電流が流れる。こ
の電流により充電回路１のコンデンサＣＩに電荷が蓄積
され、充電動作が実行される。この充電動作はコンデン
サＣ１の容量に相当する電荷量だけ蓄積された後に終了
する。

■放電動作 上記充電動作が終了した後、上記制御入力端子Ｄ　から
Ｌ”　レベルの制御信号が入力されると、トランジスタ
Ｔ＋２はターンオフ状態となることから、トランジスタ
Ｔｒｌのベース側に“Ｈ”レベル（＝Ｖ　　　レベル）
の電圧が印加され、トランジｕｔ スタＴ、＋がターンオン状態となる。このターンオン状
態のトランジスタＴ＋ｌによる接続点Ａの電位とコンデ
ンサＣの蓄積電荷量電位ｖｃ１との和に相当する電圧ｖ
　　　（＝ｖ−ｖ　　　＋ｖｏｕｔ　　　　ＣＣＣＨＣ
Ｉ ■　）が出力端子Ｖ　　から出力されることとなＬ　　
　　　　　　ｏｕす る。

上記Ｖ、は放電回路２における損失電圧であり、前記従
来技術と同様に具体的数値により以下の通り求めること
ができる。

コンデンサＣの充電電圧■ｃ１は、前記（１）式から８
，６ｖである。

また、放電する際における損失電圧ＶＬは、（Ｖ　　＋
ｖＦＤ３）であることから、トランジスＥＩ 夕Ｔ　のコレクターエミッタ間電圧ＶｃＥ１及びダイオ
ードＤ　の■　　を明らかにすることにより３　　　Ｆ
Ｄ３ 求めることができる。

まず、トランジスタＴ＋１のコレクターエミッタ間電圧
Ｖ　　は次の通りである。本実施例では、ＥＩ Ｉ　　＝３００ｍＡＳ　ＩＢ＝３０ｍＡのときＶ　　　
（ｓａｔ　）　＝０．　１５Ｖ即ち、増幅率ｈＦＥＥ１ １０のときＶ　　　＝０．１５ＶのトランジスタをＥＩ 使用する。

ここで、コレクタ電流ＩＣは、制御信号のパルス周波数
ｆが１．５ＫＨｚでパルスのデユーティ比５０％のとき
のパルス幅＝３３．３μｓｅｃ。

コンデンサＣの容ｉＣ，＝２．２μＦとすると、ｒ　ｃ
　＝　２．　２μＦ／３３．３μｓｅｃ−６６ｍＡ　　
　　　　　　　　　　　　　・・・　（５）仮に、　Ｖ
　　　＝０．２Ｖ　　　　　　　・・・（６）ＥＩ とした場合のベース電流■、は、 Ｉ　　＝Ｖ　　　−（Ｖ　　−Ｖ　　　＋Ｖ　　）／Ｒ
。

Ｂ　　　　　ｏｕｔ　　　　　　　ＣＣＨＩ　　　　　
ＢＥ・・・　（７） ここで、■ｃｃ＝１０■、 ■　　　　二　〇、　２Ｖ。

Ｅ１ ｖＢｏ−０，６Ｖ、 Ｒ，＝１．ＯＫΩ ｖ　　　＝ｖ　　−ｖ　　　＋ｖ　　−ｖｏｕｔ　　　
　　ＣＣＣＨＣＩ　　　　ＦＤ３＝１０−０．　２＋８
．’６−０．　６１７．８Ｖ 上記各値を（７）式に代入すると、 Ｂ ＝１７．８Ｖ−（ＩＯＶ〜０．２Ｖ＋０．６Ｖ）／１．
ＯＫΩ ７．４Ｖ／１．ＯＫΩ −７，４ｍＡ　　　　　　　　　　　　　・・・（８）
（８）式よりＶ　　　（Ｓａｌ）　−〇、　　１５Ｖが
維持でＥＩ きるコレクタ電流■。は、 ７．４ｍＡ　（−１Ｂ）ＸＩＯ（＝ｈＦＥ）＝７４ｍＡ
これを（５）式と比較すると、 ６６ｍＡ＜７４ｍＡとなり条件を満足することから、上
記（６）式で仮定したように■　　＝０．１５Ｖ ＥＩ ≠０．２ｖとなる。

次ニ、タイオードＤ３のｖＦＤ３−０．６、また上記Ｖ
　　　＝０．２Ｖであることから、放電するＣＨ 際における損失電圧■、は、 ＶＬ＝０．２＋０．６ ＝０．　８Ｖ 従って、出力電圧■　　は ｏ＋ｒｔ Ｖ　　　−Ｖ　ｃ　ｃ　＋　Ｖ　ｃ　ＩＶ　Ｌｕｔ １０＋８．６−０．８ １７．８Ｖ　　　　　　　　　・・・（９）上記（９）
式より昇圧分が約８■となり、前記従来回路における昇
圧分電圧ＶＨ＝７Ｖ　（（３）式を参照）より大きな値
であることから、出力電圧の昇圧効率を向上させること
ができることとなる。

（ｂ）本発明の他の実施例 第３図は本発明の他の実施例構成回路図である。

同図においてこの他の実施例は、前記第２図記載の実施
例と同様に昇圧電源回路１００を構成し、上記構成に加
え、上記昇圧電源回路１００の出力端子Ｖ　　　にＰＷ
Ｍ装置２０１．２０２を介してｕｔ パワーＭＯ８ＦＥＴ　　Ｔ　　　Ｔ　　のゲート端子を
＋３ゝ　＋４　　・ 接続し、パワーＭＯ８ＦＥＴ　　Ｔ　　　Ｔ　　又は＋
３ゝ　＋６ パワーＭＯ８ＦＥＴ　　Ｔ　　　Ｔ　　のいずれかを＋
４ゝ　＋５ 制御信号Ｓ　−８４に基づいて駆動させて電動機３００
の回転方向を制御する構成である。即ち、パワーＭＯ８
ＦＥＴＴ、、Ｔ＋４は電動機３００のハイサイドスイッ
チとなる。

次に、上記構成に基づく他の実施例の動作について説明
する。上記昇圧電源回路１００は上記第２図記載実施例
回路と同様にバッテリー電源からの電源Ｖ、８の供給を
受けて充電動作及び放電動作を行なう。

上記放電動作に基づいて出力端子Ｖ。、（から１７．８
Ｖの出力電圧■　　（昇圧公約８Ｖ）をｕｔ 各ＰＷＭ装置２０１．２０２に出力する。この各ＰＷＭ
装置２０１はＰＷＭ制御信号Ｓ１に基づいて上記１７．
８Ｖの出力電圧Ｖ。０（をパルス幅変調してパワーＭＯ
８ＦＥＴ　　Ｔ、のゲートに入力して駆動させ、又、方
向制御信号Ｓ４でパワーＭＯ３ＦＥＴ　　Ｔ、６を駆動
させ、このパワーＭＯ８ＦＥＴ　　Ｔ　　　Ｔ　　の駆
動により電動機ｒ３ゝ　＋６ ３００を一方向に回転制御する。また、上記ＰＷＭ装置
２０２も同様に、パワーＭＯ３ＦＥＴ　　Ｔ、を駆動さ
せ下段側のパワーＭＯ８ＦＥＴ　　Ｔ、５の駆動にあわ
せて電動機３００を他方向に回転制御する。

上記昇圧分が約８■という十分高いパルス幅変調の出力
電圧■。ｕｔをパワーＭＯ８ＦＥＴＴＴ　　のゲートに
入力することにより、パワｒ３ゝ　＋４ −ＭＯ８ＦＥＴ　　Ｔ　　　Ｔ　　のスイッチング損τ
３ゝ　＋４ 失（オン抵抗）を十分低減した状態でパワーＭＯ８ＦＥ
Ｔ　　Ｔ、〜Ｔ＋４を駆動制御できることとなる。

なお、上記実施例においては昇圧電源回路１００をＤＣ
駆動の電動機３００を駆動制御するＨブリッジのパワー
ＭＯ８ＦＥＴ　　Ｔ、〜”＋６のＰＷＭ装置２０１．２
０２に接続する構成として電動式パワーステアリング装
置に使用したが、電動機以外に、ツレイドやランプの駆
動装置、ノ＼イサイドスイッチ駆動電源として使用する
こともできる。

上記実施例においては汲み上げ用（放電制御用）のトラ
ジスタＴ＋Ｉ及び充電制御用のトランジスタＴＴ２を各
々バイポーラトランジスタで構成したが、ＦＥＴ等の他
のトランジスタで構成することもできる。

〔発明の効果〕

以上説明したように本発明においては、充電回路の充電
動作後に、放電回路から出力される昇圧された出力電圧
を放電回路を制御するトランジスタの制御端子に制御電
圧として入力することにより、トランジスタのスイッチ
ング損失（オン抵抗）を極力減少させることとなり、入
力電圧に対する出力電圧の昇圧効率を向上させるという
効果を有する。

第４図は従来の昇圧電源回路の構成回路図である。

１・・・充電回路 ２・・・放電回路 ３・・・接続回路 ＴＴ　　・・・トランジスタ １ゝ　ｒ２ Ｒ１Ｒ２、Ｒ３・・・抵抗 Ｄ　　、Ｄ　　、Ｄ　　・・・ダイオードＣＣ２・・・
コンデンサ Ｄ、・・・制御入力端子 ■　　・・・出力端子 ｕｔ

【図面の簡単な説明】

第１図は本発明の原理説明図、

Claims (1)

1. 【特許請求の範囲】 高電位電源と低電位電源との間に、上記高電位電源に対
   して順方向のダイオード（Ｄ＿１）、コンデンサ（Ｃ＿
   １）、上記高電位電源に対して順方向のダイオード（Ｄ
   ＿２）及び充電制御用のトランジスタ（Ｔ＿ｒ＿２）を
   直列接続して形成される充電回路（１）と、上記高電位
   電源と出力端子（Ｖ＿ｏ＿ｕ＿ｔ）との間に、放電制御
   用のトンジスタ（Ｔ＿ｒ＿１）、上記コンデンサ（Ｃ＿
   １）及び上記出力端子（Ｖ＿ｏ＿ｕ＿ｔ）に対して逆方
   向のダイオード（Ｄ＿３）を直列接続して形成される放
   電回路（２）と、 上記出力端子（Ｖ＿ｏ＿ｕ＿ｔ）をトランジスタ（Ｔ＿
   ｒ＿１）の制御端子及び上記ダイオード（Ｄ＿２）とト
   ランジスタ（Ｔ＿ｒ＿２）との接続点に各々接続する接
   続回路（３）とを備え、 上記トランジスタ（Ｔ＿ｒ＿２）の制御端子に接続され
   る制御入力端子（Ｄ＿ｉ＿ｎ）へ入力される制御信号に
   基づいて上記充電回路（１）のコンデンサ（Ｃ＿１）へ
   の充電を制御すると共に、上記放電回路（２）の出力電
   圧に基づいて上記トランジスタ（Ｔ＿ｒ＿１）をオン・
   オフ制御して放電回路（２）のコンデンサ（Ｃ＿１）の
   放電を制御することを特徴とする昇圧電源回路。