JPH0470366A - ドットプリンタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 「従来の技術」 第３図にドッドプリンタの従来構成を示す。

図において、ドッドプリンタは駆動制御部１０とエンジ
ン部２０とからなる。駆動制御部１０は、バス１４で接
続されたＣＰＵＩＩと、駆動制御プログラム等を格納し
たＲＯＭ１２と、ドッドデータとして与えられる印字デ
ータを記憶するＲＡＭ１３等とからなり、印字データは
図示しないホストコンピュータ等から転送される。一方
、エンジン部２０は、印字ヘヅド２１（ドライバー２２
）。

キャリアモータ２３（ドライバー２４）１紙送りモータ
２５（ドライバー２６）等からなる。

ここに、文字・図形等はドッド群として印字されるが、
印字へラド２１のドッド数はスペース的にも電気的・熱
的容量からも、例えば１８．２４ドッドの如く制約され
ている。つまり、単位時間当りに駆動可能なドッド数は
一定値内に制限されている。したがって、ある図形等の
印字データに相当するドッド数を一度に駆動して一気に
印字するわけにはいかない。

すなわち、印字データ（ドッドデータ）の数を計数して
、単位時間当りの駆動ドッド数を一定値内に制限しなが
ら印字処理している。

具体的には、第４図に示す如く、ＲＡＭ１３の印字デー
タ領域（（Ｂｕｆｆｅｒ）内に記憶されたドッドデータ
を読出し、そのドッド数を計数して合計メモリ領域（Ｍ
ｌ）に記憶し、その値かＲＯＭ２に記憶された単位時間
当りのドッド数（−定値）を越える場合には再び計数す
る手順を繰返す、その結果、該ドッドデータは２回、３
回に分けて印字処理が実行される。

このように、ドッドデータの計数は、上記ＣＰＵ１１．
ＲＯＭＩ　２．ＲＡＭＩ　３の協働によりソフトウェア
処理によって行なわれている。

動ドッド数を大幅に増大することは、上記電気的熱的問
題から無理である。また、プリンタに求められる機能も
益々複雑化しソフトウェア処理負担も増大している。

したかって、ドッド数の計数をソフトウェア処理してい
たのでは、プリンタ全体のソフトウェア処理時間に占め
る割合が益々大きくなり、結果として印字速度か低下し
、高速印字要請を満すことができなくなっている。

これに対して、駆動制御部１０の大容量・高速化か考え
られるか、コスト的、スペース的にその現実化は極めて
離しい。

ここに、本発明の目的は、ドッド数の計数に要するソフ
トウェア処理時間を大幅に短縮し、印字高速化を達成で
きるプリンタを桿供することにある。

［発明が解決しようとする課題］ ところで、文字と図形の組合せ印字等々の利用面の拡大
が目覚ましいところ、単位時間当りの駆［課題を解決す
るための手段］ 本発明は、ＣＰＵと印字ヘッド等を駆動制御する制御プ
ログラムを記憶するＲＯＭと印字ッデータをドッドデー
タとして記憶するＲＡＭとを含み、単位時間当りに駆動
するドッド数を一定値内に制御しつつ印字処理するドッ
ドプリンタにおいて、パラレルインプット・シリアルア
ウトプット型のシフトレジスタと、このシフトレジスタ
に前記ドッドデータの一定量をパラレルインプットさせ
るコントローラと、シフトレジスタからシリアルアウト
プットされるドッドデータのドッド数を計数するカウン
タと、このカウンタのドッド計数値を読取る読取手段と
を設けたことを特徴とする。

［作　用］ 本発明では、ＲＡＭに記憶された一定量ごとのドッドデ
ータは、コントローラによってシフトレジスタにパラレ
ルイングツトされ、かつシフトレジスタからシリアルア
ウトプットされる。

すると、カウンタはシリアルアウトプットされたドッド
数をカウントする。一方、読取手段は計数されたドッド
数を定期的に読取る。

したかって５ドッドデータの計数作業は、外付ハードに
より実行されるので、ＣＰＵ等からなる駆動制御部のド
ラ）〜計数に要されるソフトウェア処理時間を大幅に短
縮でき印字高速化を図ることができる。

［実施例］ 以下、本発明の一実施例を図面を参照して説明する。

本プリンタは、第１図に示す如く、基本構成か駆動制御
部１０とエンジン部２０とからなる従来構成（第３図参
照）と同一とされ、計数回路３０とダイレクトメモリア
クセス（ＤＭＡ）コントローラ４０とを設けた構成とさ
れている。

したがって、基本構成（１０，２０）については、同一
の符号を付するとともにその説明は省略する。

ここに、計数回＃Ｉ３０は、バス１４で接続されたシフ
トレジスタ３１．カウンタ３２．アンドゲート３３．ク
ロック発生器３４とから構成されている。シフトレジス
タ３１は、バラレルインプット・シリアルアウトプット
型とされ、ＲＡＭ１３の印字データ領域（Ｂｕｆｆｅｒ
）内に記憶されていた一定量のドッドデータ、この実施
例の場合には１アドレス（例えば８ビツト）のドッドデ
ータがＤＭＡコントローラ４０の作用によってパラレル
インプットされると、これをシリアルアウトプットすな
わちＨレベル（例えば黒）、Ｌレベル（例えば白）とし
て出力する。カウンタ３２は、このシリアルアウトプッ
トのデータ（例えばＨレベルのみ）を計数するものであ
り、このドッド計数値は読取手段を形成するＣＰＵＩＩ
によって読取られ、ＲＡＭ１３の合計メモリ領域（Ｍｌ
）に記憶される。

なお、アンドゲート３３とタロツク発生器３４とは、シ
リアルアウトプットされたドッドデータがＨレベルの連
続やＬレベルの連続等である場合に対処するために設け
られている。

かかる構成の本実施例では、図示しないホストコンピュ
ータから転送された印字データ（またはドッドデータ）
は、ドッドデータとしてＲＡＭ　１３の印字データ領域
（Ｂｕｆｆｅｒ）に記憶される。

すると、ＤＭＡコントローラー４０は、Ｂｕｆｆｅｒ　
（１３）に記憶されていたドッドデータを、定時的に１
アドレス分づつバス１４を通してシフトレジスタ３１に
パラレルインプットさせる。

シフトレジスタ３１からシリアルアウトプットされたド
ッドデータは、第２図に示す如く、アンドゲート３３で
クロックと同期されカウンタ３２に入力される。ここに
、カウンタ３２は、駆動制御部１０とは独立してドッド
データを計数する。

この計数値は、読取手段を形成するＣＰｔＪｌｌによっ
て読取られ、ＲＡＭ１３の合計メモリ領域（Ｍｌ）に記
憶される。

したがって、駆動制御部１０は、このようにして計数さ
れたドッドデータに基づき、単位時間当りのトッド数を
制限しつつ印字処理する。

しかして、この実施例によれば、シフトレジスタ３１と
カウンタ３２を含む計数口ｖ＠３０とＤＭＡコントロー
ラ４０と読取手段（１１）とを設け、ドッド数の計数を
駆動制御部１０のソフトウェア処理とは切離して、いわ
ばハードウェア的に計数する構成とされているので、そ
のソフトウェア処理時間を大幅に削減でき、印字高速化
を達成することかできる。

また、シフトレジスタ３１は、パラレルインプット・シ
リアルアウトプット型と形成されているので、ＲＡＭ１
３に記憶されている単位ドッド数（例えば１アドレス分
ビット数）に対応する型式を自由に選択できるから、大
容量・高解像度のプリンタを確立することに貢献するこ
とろ大で、適用性の広いものである。

［発明の効果］ 本発明によれば、パラレルインプット・シリアルアウト
プット型のシフトレジスタ、コントローラ、カウンタ、
読取手段を設け、ドッド計数をハードウェア的に独立し
て実行する構成とされているので、駆動制御部のソフト
ウェア処理時間を大幅に短縮でき、印字高速化を達成で
きる適用性の広い優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は同じ
く動作説明をするためのタイミングチャート、第３図は
従来のプリンタの回路図および第４図は従来のソフトウ
ェア処理により計数動作′を説明するためのフローチャ
ートである。 １０・・・駆動制御部、 １１・・・ＣＰＵ　（読取手段）、 １２・・・ＲＯＭ、 １３・・・ＲＡＭ、 ２０・・・エンジン部、 ２１・・・印字ヘッド、 ３０・・・計数回路、 ３１・・・シフトレジスタ、 ３２・・・カウンタ、 ４０・・・ＤＭＡコントローラ。

Claims (1)

【特許請求の範囲】
1. （１）ＣＰＵと印字ヘッド等を駆動制御する制御プログ
   ラムを記憶するＲＯＭと印字ッデータをドットデータと
   して記憶するＲＡＭとを含み、単位時間当りに駆動する
   ドッド数を一定値内に制限しつつ印字処理するドットプ
   リンタにおいて、パラレルインプット・シリアルアウト
   プット型のシフトレジスタと、 このシフトレジスタに前記ドットデータの一定量をパラ
   レルインプットさせるコントローラと、シフトレジスタ
   からシリアルアウトプットされるドッドデータのドット
   数を計数するカウンタと、このカウンタのドット計数値
   を読取る読取手段とを設けたことを特徴とするドットプ
   リンタ。