JPH0468703A - モノリシックマイクロ波集積回路装置 - Google Patents
モノリシックマイクロ波集積回路装置Info
- Publication number
- JPH0468703A JPH0468703A JP2178271A JP17827190A JPH0468703A JP H0468703 A JPH0468703 A JP H0468703A JP 2178271 A JP2178271 A JP 2178271A JP 17827190 A JP17827190 A JP 17827190A JP H0468703 A JPH0468703 A JP H0468703A
- Authority
- JP
- Japan
- Prior art keywords
- line
- microstrip line
- low impedance
- semi
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 239000002184 metal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明はモノリシックマイクロ波集積回路装置に係り
、特に線路幅を低減した小型化に好適なモノリシックマ
イクロ波集積回路装置に関する。
、特に線路幅を低減した小型化に好適なモノリシックマ
イクロ波集積回路装置に関する。
［従来の技術］
第５図は例えば、文献ｒＭＭＩＣＬｉｎｅ−ａｒ
Ａｍｐｌｉｆｉｅｒｓ−Ｄｅｓｉｇｎａｎｄ Ｆａ
ｂｒｉｃａｔｉｏｎ Ｔｅｃｈｎ −１ｑｕｅｓＪ
（ＭＩＣＲＯＷＡＶＥ ＪＯＵＲ−ＮＡＬＳＭ
ａｒｃｈ １９８１）に示される従来のモノリシック
マイクロ波集積回路装置の斜視図である。図において、
（１）はマイクロ波集積回路を形成するための半絶縁基
板、（３）は半絶縁基板（１）上に構成されるマイクロ
ストリップ線路、（５）は半絶縁基板（１）に−面に配
される接地導体、（７）はマイクロストリップ線路（３
）の途中に設けられ信号波を増幅する半導体素子、（８
）・はマイクロ波信号波の入力端子、（９）はマイクロ
波信号波の出力端子である。
Ａｍｐｌｉｆｉｅｒｓ−Ｄｅｓｉｇｎａｎｄ Ｆａ
ｂｒｉｃａｔｉｏｎ Ｔｅｃｈｎ −１ｑｕｅｓＪ
（ＭＩＣＲＯＷＡＶＥ ＪＯＵＲ−ＮＡＬＳＭ
ａｒｃｈ １９８１）に示される従来のモノリシック
マイクロ波集積回路装置の斜視図である。図において、
（１）はマイクロ波集積回路を形成するための半絶縁基
板、（３）は半絶縁基板（１）上に構成されるマイクロ
ストリップ線路、（５）は半絶縁基板（１）に−面に配
される接地導体、（７）はマイクロストリップ線路（３
）の途中に設けられ信号波を増幅する半導体素子、（８
）・はマイクロ波信号波の入力端子、（９）はマイクロ
波信号波の出力端子である。
以上のような構成において、次にその動作を説明する。
入力端子（８）に入力したマイクロ波の信号波はインピ
ーダンス整合回路を構成するマイクロストリップ線路（
３）を通り半導体素子（７）に入力される。ここで信号
波は増幅されてマイクロストリップ線路（３）に送出さ
れる。ここでもマイクロストリップ線路（３）はインピ
ーダンス整合回路を構成しており、このマイクロストリ
ップ線路（３）か′ら出力端子（９）を通じて増幅され
たマイクロ波が導出される。
ーダンス整合回路を構成するマイクロストリップ線路（
３）を通り半導体素子（７）に入力される。ここで信号
波は増幅されてマイクロストリップ線路（３）に送出さ
れる。ここでもマイクロストリップ線路（３）はインピ
ーダンス整合回路を構成しており、このマイクロストリ
ップ線路（３）か′ら出力端子（９）を通じて増幅され
たマイクロ波が導出される。
［発明が解決しようとする課題］
従来のモノリシックマイクロ波集積回路装置は以上のよ
うに構成されているので、インピーダンス整合用に半導
体素子（７）の入力端子（８）側と出力端子（９）側に
配されるマイクロストリップ線路（３）として低インピ
ーダンスの線路と高インピーダンスの線路が混在するよ
うな構成とする場合、低インピーダンスの線路は高イン
ピーダンスの線路に比べて線路幅が太くなってしまう。
うに構成されているので、インピーダンス整合用に半導
体素子（７）の入力端子（８）側と出力端子（９）側に
配されるマイクロストリップ線路（３）として低インピ
ーダンスの線路と高インピーダンスの線路が混在するよ
うな構成とする場合、低インピーダンスの線路は高イン
ピーダンスの線路に比べて線路幅が太くなってしまう。
このため、マイクロストリップ線路（３）の半絶縁基板
（１）上での占有面積が大きくなってしまい、結果とし
て回路面積が大きくなってしまうという問題がある。そ
して、装置の小型化のためにマイクロストリップ線路（
３）の占有面積の低減が大きな課題となっていた。
（１）上での占有面積が大きくなってしまい、結果とし
て回路面積が大きくなってしまうという問題がある。そ
して、装置の小型化のためにマイクロストリップ線路（
３）の占有面積の低減が大きな課題となっていた。
この発明は上記のような課題を解決するためになされた
もので、低インピーダンス線路を細い線路幅で実現する
ことにより、回路の小型化を達成したモノリシックマイ
クロ波集積回路装置を得ることを目的とする。
もので、低インピーダンス線路を細い線路幅で実現する
ことにより、回路の小型化を達成したモノリシックマイ
クロ波集積回路装置を得ることを目的とする。
［課題を解決するための手段］
上記目的を達成するために、この発明は、−面に接地導
体を配した半絶縁基板と、前記半絶縁基板の接地導体と
反対側の面上に配される誘電体被膜手段と、前記誘電体
被膜手段上に配される基本的に高インピーダンスのマイ
クロ波用の線路手段と、前記半絶縁基板と誘電体被膜手
段の間で前記線路手段の一部で低インピーダンス化した
い部分に対応する位置に配される導体手段と、前記導体
手段と前記接地導体の間を電気的に接続する接地手段を
備えるモノリシックマイクロ波集積回路装置を提供する
ものである。
体を配した半絶縁基板と、前記半絶縁基板の接地導体と
反対側の面上に配される誘電体被膜手段と、前記誘電体
被膜手段上に配される基本的に高インピーダンスのマイ
クロ波用の線路手段と、前記半絶縁基板と誘電体被膜手
段の間で前記線路手段の一部で低インピーダンス化した
い部分に対応する位置に配される導体手段と、前記導体
手段と前記接地導体の間を電気的に接続する接地手段を
備えるモノリシックマイクロ波集積回路装置を提供する
ものである。
［作用］
上記手段において、この発明のモノリシックマイクロ波
集積回路装置は、−面に接地導体を配した半絶縁基板の
接地導体と反対側の面上に配される誘電体被膜手段上に
配されるマイクロ波用の線路手段により高インピーダン
ス線路を形成し、前記半絶縁基板と誘電体被膜手段の間
で前記線路手段に対応する位置に配される導体手段を前
記接地導体の間を電気的に接続する接地手段により接地
することにより前記導体手段に対応する線路手段の一部
を低インピーダンス線路としている。
集積回路装置は、−面に接地導体を配した半絶縁基板の
接地導体と反対側の面上に配される誘電体被膜手段上に
配されるマイクロ波用の線路手段により高インピーダン
ス線路を形成し、前記半絶縁基板と誘電体被膜手段の間
で前記線路手段に対応する位置に配される導体手段を前
記接地導体の間を電気的に接続する接地手段により接地
することにより前記導体手段に対応する線路手段の一部
を低インピーダンス線路としている。
［実施例］
以下、図面を参照しながらこの発明の詳細な説明する。
第１図はこの発明の一実施例に係るモノリシックマイク
ロ波集積回路装置の斜視図、第２図は第１図の構成にお
けるＡ−Ａ’線で得た断面図である。各図において、（
２）は半絶縁基板（１）上に配置された誘電体被膜、（
４）はマイクロストリップ線路（３）の中で低インピー
ダンス化された部分を構成する低インピーダンスマイク
ロストリップ線路、（６）は低インピーダンスマイクロ
ストリップ線路（４）に対応する部分で半絶縁基板（１
）と誘電体被膜（２）の間に配置される第１の金属膜、
（１０）は金属を充填しており接地導体（５）と第１の
金属膜（６）の間を電気的に接続する貫通孔である。
ロ波集積回路装置の斜視図、第２図は第１図の構成にお
けるＡ−Ａ’線で得た断面図である。各図において、（
２）は半絶縁基板（１）上に配置された誘電体被膜、（
４）はマイクロストリップ線路（３）の中で低インピー
ダンス化された部分を構成する低インピーダンスマイク
ロストリップ線路、（６）は低インピーダンスマイクロ
ストリップ線路（４）に対応する部分で半絶縁基板（１
）と誘電体被膜（２）の間に配置される第１の金属膜、
（１０）は金属を充填しており接地導体（５）と第１の
金属膜（６）の間を電気的に接続する貫通孔である。
さて、第３図は一般的な線路の特性インピーダンスの説
明図であり、同図において（１２）は基板（１１）上に
延在するストリップ導体であり、第１図におけるマイク
ロストリップ線路（３）に対応するもの、（１３）は基
板（１１）のストリップ導体（１２）と反対側の一面に
配された接地導体（１３）であり、第１図における接地
導体（５）に対応するものである。同図において、マイ
クロストリップ線路（３）の特性インピーダンスは基板
（１１）の誘電率と基板厚みｈ （１４）並びにストリ
ップ導体（１２）のストリップ導体幅ｗ（１５）とスト
リップ導体厚みｔ（１６）によって決定する。その特性
インピーダンスは基板（１１）の基板厚みｈ （１４）
が薄い程、ストリップ導体（１２）のストリップ導体幅
Ｗ（１５）が太いほど低インピーダンスとなる。
明図であり、同図において（１２）は基板（１１）上に
延在するストリップ導体であり、第１図におけるマイク
ロストリップ線路（３）に対応するもの、（１３）は基
板（１１）のストリップ導体（１２）と反対側の一面に
配された接地導体（１３）であり、第１図における接地
導体（５）に対応するものである。同図において、マイ
クロストリップ線路（３）の特性インピーダンスは基板
（１１）の誘電率と基板厚みｈ （１４）並びにストリ
ップ導体（１２）のストリップ導体幅ｗ（１５）とスト
リップ導体厚みｔ（１６）によって決定する。その特性
インピーダンスは基板（１１）の基板厚みｈ （１４）
が薄い程、ストリップ導体（１２）のストリップ導体幅
Ｗ（１５）が太いほど低インピーダンスとなる。
従って、第２図に示すように、低インピーダンスマイク
ロストリップ線路（４）の誘電体被膜（２）を挾んだ下
に貫通孔（１０）を通じて接地導体（５）に接地された
第１の金属膜（６）を配することにより低インピーダン
スマイクロストリップ線路（４）部分の低インピーダン
ス化を図ることができる。この場合、マイクロストリッ
プ線路（３）の高インピーダンス部分と全く同じ線路幅
のままで低インピーダンス化を行なうことが可能である
。ちなみに、半導体素子（７）だけは半絶縁基板（１）
上に直接構成する必要があるため、誘電体被膜（２）は
半導体素子（７）に対応する位置では凹状に開口してお
り、マイクロストリップ線路（３）はこの開口部に沿っ
て形成され半導体素子（７）に接続される。
ロストリップ線路（４）の誘電体被膜（２）を挾んだ下
に貫通孔（１０）を通じて接地導体（５）に接地された
第１の金属膜（６）を配することにより低インピーダン
スマイクロストリップ線路（４）部分の低インピーダン
ス化を図ることができる。この場合、マイクロストリッ
プ線路（３）の高インピーダンス部分と全く同じ線路幅
のままで低インピーダンス化を行なうことが可能である
。ちなみに、半導体素子（７）だけは半絶縁基板（１）
上に直接構成する必要があるため、誘電体被膜（２）は
半導体素子（７）に対応する位置では凹状に開口してお
り、マイクロストリップ線路（３）はこの開口部に沿っ
て形成され半導体素子（７）に接続される。
以上述べたように、マイクロストリップ線路（３）の高
インピーダンス部分と全く同じ線路幅のままで低インピ
ーダンスマイクロストリップ線路（４）では誘電体波Ｈ
（２）を挟んで配置される第１の金属膜（６）の作用に
より低インピーダンス化を実現しており、従って線路が
細くなった分だけ面積の縮小化を計ることができ、また
回路レイアウトの自由度が高まることによる更なる小面
積化が可能となる。このため、モノリシックマイクロ波
集積回路装置そのものの小型化を容易に実現することが
できる。
インピーダンス部分と全く同じ線路幅のままで低インピ
ーダンスマイクロストリップ線路（４）では誘電体波Ｈ
（２）を挟んで配置される第１の金属膜（６）の作用に
より低インピーダンス化を実現しており、従って線路が
細くなった分だけ面積の縮小化を計ることができ、また
回路レイアウトの自由度が高まることによる更なる小面
積化が可能となる。このため、モノリシックマイクロ波
集積回路装置そのものの小型化を容易に実現することが
できる。
第４図はこの発明の他の実施例に係るモノリシックマイ
クロ波集積回路装置の断面図である。同図の構成の特長
は、半絶縁基板（１）の全面に誘電体被膜（２）を配す
る代わりに、マイクロストリップ線路（３）に続く低イ
ンピーダンスマイクロストリップ線路（４）部分に誘電
体被膜（２）を配置した構成とした点にある。
クロ波集積回路装置の断面図である。同図の構成の特長
は、半絶縁基板（１）の全面に誘電体被膜（２）を配す
る代わりに、マイクロストリップ線路（３）に続く低イ
ンピーダンスマイクロストリップ線路（４）部分に誘電
体被膜（２）を配置した構成とした点にある。
第４図の構成によっても同様に、低インピーダンスマイ
クロストリップ線路（４）部分では対向して貫通孔（１
０）を通じて接地導体（５）に接地された第１の金属膜
（６）か配されるためにマイクロストリップ線路（３）
と同じ線路幅で低インピーダンス化を行なうことができ
、同様の効果を得ることができるものである。
クロストリップ線路（４）部分では対向して貫通孔（１
０）を通じて接地導体（５）に接地された第１の金属膜
（６）か配されるためにマイクロストリップ線路（３）
と同じ線路幅で低インピーダンス化を行なうことができ
、同様の効果を得ることができるものである。
［発明の効果コ
以上のように、この発明によれば、低インピーダンスマ
イクロストリップ線路部分においては誘電体被膜と半絶
縁基板の間に貫通孔を通じて接地導体に接地された第１
の金属膜を設ける構成にしたので、線路幅を細くしたま
まで低インピーダンス線路を形成することができ、線路
幅の低減により回路面積の低減と回路レイアウトの自由
度の向上による回路面積低減により装置を小型化したモ
ノリシックマイクロ波集積回路装置を得られる効果があ
る。
イクロストリップ線路部分においては誘電体被膜と半絶
縁基板の間に貫通孔を通じて接地導体に接地された第１
の金属膜を設ける構成にしたので、線路幅を細くしたま
まで低インピーダンス線路を形成することができ、線路
幅の低減により回路面積の低減と回路レイアウトの自由
度の向上による回路面積低減により装置を小型化したモ
ノリシックマイクロ波集積回路装置を得られる効果があ
る。
第１図はこの発明の一実施例に係るモノリシックマイク
ロ波集積回路装置の斜視図、第２図は第１図のＡ−Ａ’
線で得た断面図、第３図は一般的な線路の特性インピー
ダンスの説明図、第４図はこの発明の他の実施例に係る
モノリシックマイクロ波集積回路装置の断面図、第５図
は従来のモノリシックマイクロ波集積回路装置の斜視図
である。 図において、（１）は半絶縁基板、（２）は誘電体被膜
、（３）はマイクロストリップ線路、（４）は低インピ
ーダンスマイクロストリップ線路、（５）は接地導体、
（６）は第１の金属膜、（７）は半導体素子、（８）は
入力端子、（９）は出力端子、（１０）は貫通孔である
。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 弁理士 吉 １）研 二 （外２名） Ｖ紀縁苓仮 ＠零体被壊 マイクロストリツア！／ＩＪｇ路 イへインじ５ダンスフイ２０ストリップ季印路縛りじ導
体 躬イの金＾壕 〒ヰ併東÷ 言錘Ｊし 箔１図構底゛のＡ−Ａ’情でｆユた断面図第２図 社 ストリップルｌ仔 １Ｆ定ｌｃ本 基板肩街 ｈ ストリップ鳩目岑宇帛Ｗ ストリツア視１イ斗１１みｔ 第３図
ロ波集積回路装置の斜視図、第２図は第１図のＡ−Ａ’
線で得た断面図、第３図は一般的な線路の特性インピー
ダンスの説明図、第４図はこの発明の他の実施例に係る
モノリシックマイクロ波集積回路装置の断面図、第５図
は従来のモノリシックマイクロ波集積回路装置の斜視図
である。 図において、（１）は半絶縁基板、（２）は誘電体被膜
、（３）はマイクロストリップ線路、（４）は低インピ
ーダンスマイクロストリップ線路、（５）は接地導体、
（６）は第１の金属膜、（７）は半導体素子、（８）は
入力端子、（９）は出力端子、（１０）は貫通孔である
。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 弁理士 吉 １）研 二 （外２名） Ｖ紀縁苓仮 ＠零体被壊 マイクロストリツア！／ＩＪｇ路 イへインじ５ダンスフイ２０ストリップ季印路縛りじ導
体 躬イの金＾壕 〒ヰ併東÷ 言錘Ｊし 箔１図構底゛のＡ−Ａ’情でｆユた断面図第２図 社 ストリップルｌ仔 １Ｆ定ｌｃ本 基板肩街 ｈ ストリップ鳩目岑宇帛Ｗ ストリツア視１イ斗１１みｔ 第３図
Claims (1)
- 一面に接地導体を配した半絶縁基板と、前記半絶縁基
板の接地導体と反対側の面上に配される誘電体被膜手段
と、前記誘電体被膜手段上に配されるマイクロ波用の線
路手段と、前記半絶縁基板と誘電体被膜手段の間で前記
線路手段の一部に対応する位置に配される導体手段と、
前記導体手段と前記接地導体の間を電気的に接続する接
地手段を備えることを特徴とするモノリシックマイクロ
波集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178271A JPH0468703A (ja) | 1990-07-04 | 1990-07-04 | モノリシックマイクロ波集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2178271A JPH0468703A (ja) | 1990-07-04 | 1990-07-04 | モノリシックマイクロ波集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0468703A true JPH0468703A (ja) | 1992-03-04 |
Family
ID=16045563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2178271A Pending JPH0468703A (ja) | 1990-07-04 | 1990-07-04 | モノリシックマイクロ波集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0468703A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0592002A3 (en) * | 1992-10-09 | 1995-01-11 | Mitsubishi Electric Corp | Integrated circuit for microwaves. |
| US5903239A (en) * | 1994-08-11 | 1999-05-11 | Matsushita Electric Industrial Co., Ltd. | Micro-patch antenna connected to circuits chips |
| JP2003347407A (ja) * | 1997-03-14 | 2003-12-05 | Toshiba Corp | マイクロ波集積回路素子 |
| JP2019110458A (ja) * | 2017-12-19 | 2019-07-04 | 住友電気工業株式会社 | 増幅回路及び基板 |
-
1990
- 1990-07-04 JP JP2178271A patent/JPH0468703A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0592002A3 (en) * | 1992-10-09 | 1995-01-11 | Mitsubishi Electric Corp | Integrated circuit for microwaves. |
| US5903239A (en) * | 1994-08-11 | 1999-05-11 | Matsushita Electric Industrial Co., Ltd. | Micro-patch antenna connected to circuits chips |
| JP2003347407A (ja) * | 1997-03-14 | 2003-12-05 | Toshiba Corp | マイクロ波集積回路素子 |
| JP2019110458A (ja) * | 2017-12-19 | 2019-07-04 | 住友電気工業株式会社 | 増幅回路及び基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972638B2 (en) | Directional coupler and electronic device using the same | |
| JPH0468703A (ja) | モノリシックマイクロ波集積回路装置 | |
| JP3684524B2 (ja) | 高周波集積回路装置 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2000091801A (ja) | 接続線路基板 | |
| JP2000031708A (ja) | モノリシックマイクロ波集積回路 | |
| JPH0983241A (ja) | 半導体装置 | |
| JPH01300701A (ja) | コプラナー型アンテナ | |
| JP2002124829A (ja) | 発振器およびそれを用いた電子装置 | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JPH01273404A (ja) | 高周波半導体デバイス | |
| JPH11340709A (ja) | 回路基板およびそれを用いた電子装置 | |
| JP3383203B2 (ja) | マイクロ波回路用パッケージ | |
| JP3267996B2 (ja) | ストリップ線路デバイス | |
| JP3224932B2 (ja) | 高周波回路 | |
| JPS6397001A (ja) | マイクロ波半導体装置 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JPH03276745A (ja) | 半導体装置 | |
| JP2002184900A (ja) | 多層高周波パッケージ基板 | |
| JPH06216613A (ja) | マイクロ波結合線路 | |
| JPH06237105A (ja) | 高周波回路装置 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JP2004112466A (ja) | マイクロ波回路 | |
| JPH07154108A (ja) | 高周波整合回路 | |
| JPH04284002A (ja) | 高周波阻止回路 |