JPH0468671A

JPH0468671A - デジタル映像信号処理装置

Info

Publication number: JPH0468671A
Application number: JP2175301A
Authority: JP
Inventors: Masahiro Yamada; 雅弘山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-07-04
Filing date: 1990-07-04
Publication date: 1992-03-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、ＤＳＰ　　（Ｄｉｇｉｔａｌ　Ｓｉｇｎａ
ｌ　ｐｒｏｃｅｓｓｏｒ）を用いたデジタル映像信号処
理に関する。

（従来の技術）近年、テレビ受信機の高画質化の要望に伴って、受信テ
レビジョン信号をデジタル処理するデジタルテレビの開
発が盛んに行われている。信号処理アルゴリズムを実行
するハードウェアは一般的にカスタムＩＣ（集積回路）
が用いられる。この場合、信号処理のアルゴリズムを変
更する度に、新規にカスタムＩＣを開発する必要がある
。

そのためアルゴリズムの変更毎にＩｃを開発しなくても
済むようなりＳＰが利用されるようになりつつある。Ｄ
ＳＰとは、Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　ｐｒｏｃｅ
ｓｓｏｒの略で、ソフトウェアで信号処理手順を遂行さ
せることにより様々な信号処理アルゴリズムを実現する
ことができるのが特徴である。

ここで、ＤＳＰについて説明する。

第７図に、ＤＳＰの内部構造例を示す。入力デタは、入
力レジスタ２０１．２０３を介して、内部レジスタ２０
５と、演算器（以下ＡＬＵと記す）に人力され、更に出
力レジスタ２１３，２１５にも入力される。内部レジス
タ２０５の出力は、ＡＬＵ　２０７と出力レジスタ２１
３．２１５に入力される。ＡＬＵ　２０７の出力は、内
部レジスタ２０５と出力レジスタ２１３，２１５に入力
される。

入力レジスタ２０１，２０３は、それぞれ入力データを
受は取るためのレジスタであり、出力レジスタ２１３，
２１５は、演算したデータを出力するためのレジスタで
ある。

内部レジスタ２０５は、入力データやＡＬＵ２０７で演
算したデータを保存するためのレジスタである。

また、プログラムメモリ２０９は、実行して欲しい命令
を順番に並べて予め格納しておくことができる。プログ
ラムカウンタ２１１は、プログラムメモリ２０９が実行
する次の命令の格納されている場所（プログラムメモリ
の番地）を示し、１命令実行される毎に１づつその値を
ふやして、また次に実行する命令の場所を示していくこ
とができる。

第８図に示すようにＤＳＰにて実行できる命令の例は、
加算（ＡＤＤ　）　、減算（ＳＯＢ　）　、比較（ＣＭ
Ｐ）などの演算命令や、データの移動を行なうＮＯＶ命
令、プログラムカウンタの値を変更するＪＭＰ　。

ＢＲＰＬ、　ＢＲＭＩ命令などの命令を持つ。

第９図にＤＳＰに入力される映像データとＤＳＰの命令
実行の進行との関係を示す。

ここで、入力映像データのサンプルレートを１４゜３　
［ＭＨｚ］、ＤＳＰの動作クロックを１２５［ＭＨｚ］
としてＤＳＰの動作を説明する。動作クロックと入力映
像データのサンプルレートの関係は、１２５／１４．３
−８．７４）８なので、ＤＳＰはデータが１サンプル入
ってくる毎に８命令以上実行できることになる。入力映
像データ１０５０は、命令１００１のタイミングで入力
され、命令１００２，１００３．・・・１００８で処理
され、データ出力を行なう命令１００８で出力映像デー
タ１０６１が出力される。

一般的には、ＤＳＰ　１つだけでは処理能力が不足量・
妃することから、第１０図に示すように縦貢接続の形をと
ってシステムが組まれている。第１０図のシステムを構
成する入力端子９０１は、ＤＳＰＩの入力レジスタに接
続され、ＤＳＰＩの出力レジスタとＤＳＰ２の入力レジ
スタが接続されている。この様に、２個以上の連続する
ＤＳＰ間は、出力レジスタと入力レジスタが接続されて
いる。

今、第１１図に示すような非線形処理が、上記した信号
処理装置で実行される場合について説明する。

これは、入力信号の値が定数ａ以上ではａにクリップさ
れ、定数（−ａ）以下の時は（−ａ）にクリップされる
信号処理である。そのためには、第１２図に示すような
信号の値が定数ａ以上ではａにクリップする信号処理と
、第１３図に示すような定数（−ａ）以下の時は（−ａ
）にクリップする信号処理を縦続して行なえば良い。す
なわち、第１０図のＤＳＰＩで第１２図の処理を、ＤＳ
Ｐ２で第１３図の処理を行ない、その他のＤＳＰでは何
も行わないようにプログラムする。

第１４図、第１５図に、それぞれ第１２図、第１３図の
特性のクリップ処理を実行するプログラムを示し、第７
図のＤＳＰの内部構成例に基づいて説明する。ＤＳＰＩ
では第１４図のプログラムが、ＤＳＰ２では第１５図の
プログラムが実行される。

第１４図のステップ１３１では入力レジスタ＋１？ｌに
入ってきたデータを内部レジスタ「０に入れステップ１
３２で定数ａと比較し、ステップ１３３でその結果か負
の時すなわち入力データの値が定数ａより小さいときは
ＬＯＣＩに飛び、そうでない時すなわち入力データの値
が定数ａより大きいときは、ステップ１３４を実行し内
部レジスタ「０に定数ａを入れる。ステップ１３５では
内部レジスタｒｏの内容を出力レジスタＯＲＩに入れる
。ステップ１３６のＪＭＰ命令によりＬＯＯＰＩラベル
の示すステップ１３１を次に実行するようにする。この
ようにして、８以上の値をクリップする処理が実現でき
る。（−ａ）にクリップする処理についても同様であり
その命令は第１５図に示すようになる。

第１４図の命令と異なる部分は、定数が（−ａ）となっ
ており、この定数（−ａ）よりも入力データが小さい場
合にクリップ処理が行われる。

このようにして、２個のＤＳＰを用いて第６図のクリッ
プ処理が実現できる。

（発明が解決しようとする課題）上記第１１図のクリップ処理は２個のＤＳＰを使用しな
ければならない。

これは、１個のＤＳＰでの実行可能ステップ数が限られ
ているからである。

そこでこの発明は、従来と同様な映像データ処理を、従
来より少ない数のＤＳＰで行うことができるデジタル映
像信号処理装置を提供することを目的とする。

Ｃ発明の構成コ（課題を解決するための手段）ＦＩＦＯメモリと、垂直または水平もしくはその両方の有効走査期間とブラ
ンキング期間を１別するための信号を入力し、この信号
が有効走査期間を示す場合にのみ入力映像データを前記
ＦＩＦＯメモリに蓄積する手段と、蓄積した有効走査期間の映像データを前記入力映像デー
タのサンプリング間隔より長いサンプリング間隔にて前
記ＦＩＦＯメモリから読み出す手段と、前記ＦＩＦＯメ
モリから読み出した信号を前記入力映像データのサンプ
リング間隔より長い時間をかけて信号処理を行う手段と
を具備したものである。

（作用）上記の手段により、ブランキング期間のサンプリングデ
ータを処理する時間を節約でき、結局有効走査期間の映
像データを１水平走査期間に渡って処理できることにな
る。よって、ＤＳＰ側においては、１サンプル当たりに
かける時間に余裕ができ、多くの命令を実行できる。

（実施例）以下この発明の実施例を図面を参照して説明する。

まず、この発明の具体的な考え方を説明することにする
。

映像信号の有効走査期間は信号処理する必要があるのは
当然であるがブランキング期間では映像処理信号の必要
が無いこと利用する。

すなわち、映像期間とブランキング期間を識別するため
の信号を用意し、この信号が映像期間を示す場合に入力
映像信号をメモリに蓄積する。

例えば、ＮＴＳＣ方式のカラーテレビジョン信号の１水
平期間の時間は１３４［μ５ｅｃｌで１４．３［ＭＨｚ
コである。

このサンプリング周波数での水平サンプル数は９１０個
であり、水平有効走査期間のサンプル数は７６０個であ
る。６４１μｓｅｃ］の期間に７６０個を呼び出すとす
ると、その周波数は１１．８７［ＭＨｚ］となる。動作
クロック＋２５［ＮＨｚ］のＤＳＰで１サンプル期間に
実行できる命令数は、１２５／１１．８７−１０．５で
、１０個の命令が実行可能である。

これに対して１４．３［ＭＨｚ］のサンプリングレート
の信号を動作クロック１２５［Ｍ）ｌｚ］のＤＳＰで実
行すると、８ステツプの命令しか実行できない。ある信
号処理が１０ステツプで実行可能であるとすると、これ
は１個のＤＳＰでは実行できないため２個のＤＳＰを使
用しなければならない。しかも、ｌＯステップが（８４
２）ステップに分けにくい場合は、（５＋５）ステップ
に分けなければならない場合もある。この場合ＤＳＰの
実行できる８ステツプのうち５ステツプしか使えず、Ｄ
ＳＰの能力の５／８の能力しか利用できない。１個のＤ
ＳＰで実行できるステップ数が多ければ、実行できるス
テップ数に対して無駄になるステップ数が相対的に減少
してより高い効率でＤＳＰを利用することができるよう
になる。

第１図は本発明の一実施例である。

映像信号入力端子１０１は書込みコントローラ１０５の
一方の入力端子に接続され、この書込みコントローラ１
０５の他方の入力端子には識別信号入力端子１０２が接
続されている。

書込みコントローラ１０５の出力は、ＦＩＦＯ（高ＤＳ
Ｐｎの出力はＦＩＦＯメモリ１１７に入力されている。

読み出しコントローラ１１５はＦＩＦＯメモリ１１７の
読み出し制御を行い、ＦＩＦＯメモリ１１７から読み出
されたデータは読み出しコントローラ１１５を介して出
力端子１２３に導出される。読み出しコントローラ１１
５には、識別信号入力端子１１９とタロツク入力端子１
２１が接続されている。

書込みコントローラ１０５は第２図に示すような基本構
成であり、識別信号入力端子１０２に有効走査期間を示
すハイレベル“Ｈｏの識別信号が与えられると、スイッ
チ１２５がオンし、入力端子１０１の映像データがＦＩ
ＦＯメモリ１０３に入力される。

読み出しコントローラ１１５は、第３図に示すように構
成されている。

読み出しコントローラ１１５を構成するＤタイプフリッ
プフロップ（ＤＦＦ）の、Ｄ入力端子にはＦＩＦＯメモ
リ１１７からの出力が入力され、Ｑ出力端子には映像信
号出力端子１２３が接続されている。更に、クロック入
力端子はスイッチ１２９を介して、クロック入力端子１
２１に接続されると共に、ＦＩＦＯメモリ１１７のクロ
ック入力端子にも接続されている。このスイッチ１２９
には識別信号入力端子１１９が接続されている。

以下、第４図の波形図に従って説明する。

第４図（ａ）は入力映像データをアナログ的に示し、図
に示した期間１１は有効走査期間、期間ｔ２はブランキ
ング期間を示している。同図（ｂ）は有効走査期間とブ
ランキング期間を識別する識別信号であり、ハイレベル
“Ｈ”は有効走査期間、ローレベル“Ｌ′はブランキン
グ期間を示す。同図（Ｃ）はＦＩＦＯメモリ１０３から
読み出される映像データを示し、同図（ｄ）はＤＳＰで
処理され、ＦＩＦＯメモリ１１７に書込まれた映像デー
タを示している。更に、同図（ｅ）は読み出しコントロ
ーラ１１５の端子１２１に与えられる識別信号であり、
この識別信号は出力側の信号処理に同期させられて、有
効走査期間とブランキング期間を識別している。この識
別信号がハイレベル“Ｈ”の期間に、ＦＩＦＯメモリ１
１７の映像データが読み出される。同図（ｆ）は出力端
子１２３における映像データである。

更に第１図の動作を説明する。

映像信号入力端子１０１に第４図（ａ）の映像信号か入
力される。この信号は約８タロツク毎に入力される。そ
して、書込みコントローラ１０５の識別信号入力端子１
０２に入力される第４図（ｂ）の識別信号がハイレベル
“Ｈｏのときはスイッチ１２５が閉じ、ＤＳＰの動作ク
ロックでＦＩＦＯメモリ１．０３に入力映像データが書
込まれる。

識別信号かローレベル“Ｌ２のときにはスイッチ１２５
が開き、ＦＩＦＯメモリ１０３には書込まれない。　Ｄ
ＳＰＩは、第５図に示すようなプログラムを実行し、第
１１図で示した非線形演算を従来では２個のＤＳＰで実
行していたものを１個のＤＳＰで実行することができる
。

ステップ７０１〜７０４でプラス側のクリップ処理をす
るがこれらの処理は第１４図のステップ１３１〜１３４
と同様なので説明は割愛する。

ステップ７０５では、第１５図の場合と異なり、この時
点ですぐ出力レジスタＯＲＩに出力せず、マイナス側の
クリップ処理へ進む。ステップ７０５〜７０８は、第１
５図のステップ１４２〜１４６と同様である。入力デー
タは入力レジスタＩＲＩがら取り込まれなくても既に内
部レジスタｒｏに存在しているので、ステップ１４１に
相当する命令は必要ない。

ステップ７１０てＬＯＯＰラベルヘジャンブしてステッ
プ７０１からの処理を繰り返す。

ＤＳＰＩでは、１０ステツプで処理が一巡するので、デ
ータはＦＩＦＯメモリ１０３がら１ｏクロツク毎に読み
出されることになる。この様子を第６図に示す。

ＦＩＦＯメモリ１１７には、１ｏクロツク毎にデータが
書込まれることになる。読み出しコントローラ１１５で
は、時間的に伸びた信号を元の時間に戻す操作を行う。

すなわち、入力識別信号がハイレベル″Ｈ″で有効走査
期間を示した場合には、Ｄ、ＰＰ　、１２７にクロック
を与えると同時に、Ｆ’１Ｆ０１１７に読み出しクロッ
クが入力されデータを読み出す。このクロックにより読
み出された信号データはＤＦＰ　１２７のＤ入力端子に
入力され、ＤＦＦ１２７にデータがセットされる。この
データはそのまま映像信号出力端子１２３に出力される
。識別信号入力端子１１９に入力された信号がローレベ
ル“Ｌ“となりブランキング期間を示した場合は、識別
信号がローレベル″Ｌ′になった瞬間以降すなわち有効
走査期間の最後のタイミングでＤＦＰ　１２７に入力さ
れるクロックが停止し、ＤＦＦ　１２７にセットされた
データが映像出力端子１２３に出力され続ける。

［発明の効果コ以上説明したようにこの発明によれば、従来２個のＤＳ
Ｐを使用しなければ実現できなかったようなりリップ処
理を、本発明を用いることにより１個のＤＳＰで実現で
きる。

また、同じ２個のＤＳＰでシステムを組む場合において
は、ＤＳＰの動作クロックを下げることが可能となり、
低速のＩＣ製造プロセスにて製造されたＤＳＰでも使用
可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は本発明で
使用する書込みコントローラを示す図、第３図は本発明
で使用する読み出しコントローラを示す図、第４図は第
１図における各部の波形を示す図、第５図は第１１図の
信号処理のプログラム例を示す図、第６図は第１図の動
作を示す図、第７図はＤＳＰの内部構成を示す図、第８
図はＤＳＰの持つ命令の一例を示す図、第９図は従来の
実施例の動作を示す図、第１０図は従来の実施例を示号
処理例を示す図、第１４図は第１３図の信号処理のプロ
グラム例を示す図、第１５図は第１３図の信号処理のプ
ログラム例を示す図である。１０１．９０１・・・映像入力端子、１０２１１つ・・
・識別信号入力端子、１０３　１１７・・・ＦＩＦＯメ
モリ、１０５・・・書込みコントローラ、１１５・・・
読み出しコントローラ、１２］・・・クロック入力端子
、１２３．９０８・・・映像出力端子、１２５．１２９
・・・スイッチ、１２７・・・ＤＰＦ　。２０１．２０３・・・入力レジスタ、２０５・・・内部
レジスタ、２０７・・・演算器（ＡＬＵ）　　２０９・
・プログラムメモリ、２１１・・・プログラムカウンタ
、２１３．２１５・・・出力レジスタ、１００１〜１０
０８・・・命令データ、１０５０・・・入力映像データ
、１０６１・・・出力映像データ。ＩＦ込みコツトローラ出願人代理人　弁理士　鈴江武彦読み出しコツトロ−ラクロ・・、りｍこづＩＪイ吉セツ第３図ン図第図第図第図第１３図図第図第１５図

Claims

【特許請求の範囲】ＦＩＦＯ（高速書込み高速読出し）メモリと、垂直また
は水平もしくはその両方の有効走査期間とブランキング
期間を識別するための信号が入力され、この信号が有効
走査期間を示す場合にのみ入力映像データを前記ＦＩＦ
Ｏメモリに蓄積する手段と、蓄積した有効走査期間の映像データを前記入力映像デー
タのサンプリング間隔より長いサンプリング間隔にて前
記ＦＩＦＯメモリから読み出す手段と、前記ＦＩＦＯメ
モリから読み出した信号を前記入力映像データのサンプ
リング間隔より長い時間をかけて信号処理を行う手段と
を具備したことを特徴とするデジタル映像信号処理装置
。